JPH066046A - セラミック多層配線基板 - Google Patents
セラミック多層配線基板Info
- Publication number
- JPH066046A JPH066046A JP15663892A JP15663892A JPH066046A JP H066046 A JPH066046 A JP H066046A JP 15663892 A JP15663892 A JP 15663892A JP 15663892 A JP15663892 A JP 15663892A JP H066046 A JPH066046 A JP H066046A
- Authority
- JP
- Japan
- Prior art keywords
- silver
- ceramic
- holes
- palladium
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Abstract
(57)【要約】
【目的】配線抵抗の低いセラミック多層配線基板を得
る。 【構成】各配線層を接続するスルーホール３の導体が銀
で構成されているセラミック多層配線基板において、表
面および裏面に露出するスルーホール３をすべて銀−パ
ラジウム−ガラスの複合体４で覆う。 【効果】銀導体を使用したセラミック多層配線基板にお
けるマイグレーションを抑えることができる。
る。 【構成】各配線層を接続するスルーホール３の導体が銀
で構成されているセラミック多層配線基板において、表
面および裏面に露出するスルーホール３をすべて銀−パ
ラジウム−ガラスの複合体４で覆う。 【効果】銀導体を使用したセラミック多層配線基板にお
けるマイグレーションを抑えることができる。
Description
【０００１】
【産業上の利用分野】本発明はセラミック多層配線基板
に関する。
に関する。
【０００２】
【従来の技術】電子回路の高密度化に伴い、半導体素子
を搭載するセラミック基板も多用されるようになってき
た。セラミック基板には熱伝導率，機械的強度，電気絶
縁性などの点からアルミナ磁器が採用されることが多か
った。しかしながら、アルミナ磁器は焼成温度が１５０
〜１６５０℃と高温であり、配線回路をセラミックの焼
成と同時に形成するため適用できる導体はタングステン
またはモリブデンなどの高融点金属材料に限定される。
タングステンおよびモリブデンは焼結し難い材料であ
り、また温室での電気抵抗も５．２または５．５μΩ・
ｃｍと大きい。また、高密度に回路を形成する場合には
配線幅が小さくなるため配線の単位長さ当りの抵抗が大
きくなってしまう。このため、配線抵抗の上昇に伴う電
圧降下によって信号の伝達速度が遅くなってしまう問題
がある。
を搭載するセラミック基板も多用されるようになってき
た。セラミック基板には熱伝導率，機械的強度，電気絶
縁性などの点からアルミナ磁器が採用されることが多か
った。しかしながら、アルミナ磁器は焼成温度が１５０
〜１６５０℃と高温であり、配線回路をセラミックの焼
成と同時に形成するため適用できる導体はタングステン
またはモリブデンなどの高融点金属材料に限定される。
タングステンおよびモリブデンは焼結し難い材料であ
り、また温室での電気抵抗も５．２または５．５μΩ・
ｃｍと大きい。また、高密度に回路を形成する場合には
配線幅が小さくなるため配線の単位長さ当りの抵抗が大
きくなってしまう。このため、配線抵抗の上昇に伴う電
圧降下によって信号の伝達速度が遅くなってしまう問題
がある。
【０００３】導電性に優れた導体材料としては銀（１．
６μΩ・ｃｍ），銅（１．７μΩ・ｃｍ），金（２．２
μΩ・ｃｍ）が知られている。これらの材料の融点は各
々９６１℃，１０８３℃，１０６３℃である。セラミッ
ク多層配線基板にこれらの導体を使用するためには、こ
の融点よりも低温で焼結できるセラミック材料を選定す
る必要がある。なぜならば、導体材料の融点よりも高温
で焼成すると印刷法により形成された導体が融解し、断
線またはショートをおこす恐れがあるからである。
６μΩ・ｃｍ），銅（１．７μΩ・ｃｍ），金（２．２
μΩ・ｃｍ）が知られている。これらの材料の融点は各
々９６１℃，１０８３℃，１０６３℃である。セラミッ
ク多層配線基板にこれらの導体を使用するためには、こ
の融点よりも低温で焼結できるセラミック材料を選定す
る必要がある。なぜならば、導体材料の融点よりも高温
で焼成すると印刷法により形成された導体が融解し、断
線またはショートをおこす恐れがあるからである。
【０００４】そこで、現在では低温で焼結が可能なガラ
ス−セラミックを使用して前述の導電性に優れた導体材
料を使用ししたセラミック多層配線基板が実用化の段階
に来ている。
ス−セラミックを使用して前述の導電性に優れた導体材
料を使用ししたセラミック多層配線基板が実用化の段階
に来ている。
【０００５】
【発明が解決しようとする課題】上述した従来のセラミ
ック多層配線基板のうち、導電材料に金を用いる場合に
は、金の価格が高いという問題がある。また、銅の場合
には導体を酸化させずにグリーンシートに含まれるバイ
ンダーを焼失させるという問題があり、焼成時に複雑な
雰囲気制御が必要となる。そして、銀の場合にはエレク
トロマイグレーションが発生しやすく信頼性に問題があ
る。エレクトロマイグレーションを防ぐために銀とパラ
ジウムの合金を使用する案もあるが銀にパラジウムを添
加すると導電性が劣化してしまうという問題がある。
ック多層配線基板のうち、導電材料に金を用いる場合に
は、金の価格が高いという問題がある。また、銅の場合
には導体を酸化させずにグリーンシートに含まれるバイ
ンダーを焼失させるという問題があり、焼成時に複雑な
雰囲気制御が必要となる。そして、銀の場合にはエレク
トロマイグレーションが発生しやすく信頼性に問題があ
る。エレクトロマイグレーションを防ぐために銀とパラ
ジウムの合金を使用する案もあるが銀にパラジウムを添
加すると導電性が劣化してしまうという問題がある。
【０００６】
【課題を解決するための手段】本発明の配線基板は、配
線導体層とセラミック層が交互に積層され、各配線層が
銀を主成分とする導体で構成され、さらに各配線層間が
セラミック層に形成されるスルーホールに充填された銀
を主成分とする導体により接続されているセラミック多
層配線基板において、基板の表面および裏面に露出する
すべてのスルーホールが銀とパラジウムとガラスの複合
体で覆われていることを特徴とする。
線導体層とセラミック層が交互に積層され、各配線層が
銀を主成分とする導体で構成され、さらに各配線層間が
セラミック層に形成されるスルーホールに充填された銀
を主成分とする導体により接続されているセラミック多
層配線基板において、基板の表面および裏面に露出する
すべてのスルーホールが銀とパラジウムとガラスの複合
体で覆われていることを特徴とする。
【０００７】
【作用】セラミック多層配線基板に於けるエレクトロマ
イグレーションについて実験を行ったところ、基板の表
面ではマイグレーションが発生するが、基板内部であマ
イグレーションの発生が抑えられ実用上は問題ないこと
がわかった。従って、基板表面および裏面近傍でのマイ
グレーションを抑えることができれば配線抵抗の低い銀
を主成分としつ導体材料を使用することができる。
イグレーションについて実験を行ったところ、基板の表
面ではマイグレーションが発生するが、基板内部であマ
イグレーションの発生が抑えられ実用上は問題ないこと
がわかった。従って、基板表面および裏面近傍でのマイ
グレーションを抑えることができれば配線抵抗の低い銀
を主成分としつ導体材料を使用することができる。
【０００８】そこで、本発明では基板の表面および裏面
に露出するすべてのスルーホールが銀−パラジウム−ガ
ラスの複合体もしくは銅を主成分とする導体で覆うこと
とした。
に露出するすべてのスルーホールが銀−パラジウム−ガ
ラスの複合体もしくは銅を主成分とする導体で覆うこと
とした。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１０】図１は、本発明の一実施例を示す多層配線
基板の断面図であり、図２は本実施例の基板焼成時の温
度プロファイルである。
基板の断面図であり、図２は本実施例の基板焼成時の温
度プロファイルである。
【００１１】図１において、セラミック層２に形成され
たスルーホール３に銀を主成分とする導体が充填され、
各セラミック層間の接続が行われている。すべてのスル
ーホール３は銀−パラジウムとガラスの複合体４によっ
て覆われている。セラミック材料としてはアナルミナと
ホウケイ酸鉛ガラスによるガラス−セラミックを使用し
た。
たスルーホール３に銀を主成分とする導体が充填され、
各セラミック層間の接続が行われている。すべてのスル
ーホール３は銀−パラジウムとガラスの複合体４によっ
て覆われている。セラミック材料としてはアナルミナと
ホウケイ酸鉛ガラスによるガラス−セラミックを使用し
た。
【００１２】このような多層配線基板は、以下のように
して製造される。
して製造される。
【００１３】まず、無機粉末を作成する。平均粒径１．
０〜１．５μｍのアルミナ粉末と平均粒径１．５〜２．
５μｍのホウケイ酸鉛ガラス粉末を混合比が５５：４５
となるように秤量した後、ボールミルにて混合すること
によって無機粉末を得る。
０〜１．５μｍのアルミナ粉末と平均粒径１．５〜２．
５μｍのホウケイ酸鉛ガラス粉末を混合比が５５：４５
となるように秤量した後、ボールミルにて混合すること
によって無機粉末を得る。
【００１４】次に、グリーンシートを作成する。無機粉
末に有機溶剤としてエチルセロソルブ，ブチルカルビト
ールを加えさらに結合剤としてポリビニルブチラールを
加えた後、ホモジナイザーにて混合し、泥しょう（スラ
リー）を作成する。そして、泥しょうをドクターブレー
ド法によってキャリアフィルム上に成膜し、乾燥させた
後１２０ｍｍ×１２０ｍｍに裁断してグリーンシートを
得る。
末に有機溶剤としてエチルセロソルブ，ブチルカルビト
ールを加えさらに結合剤としてポリビニルブチラールを
加えた後、ホモジナイザーにて混合し、泥しょう（スラ
リー）を作成する。そして、泥しょうをドクターブレー
ド法によってキャリアフィルム上に成膜し、乾燥させた
後１２０ｍｍ×１２０ｍｍに裁断してグリーンシートを
得る。
【００１５】そして、グリーンシートに各セラミック多
層配線基板における各セラミック層間の導通を得るため
のスルーホールを形成する。
層配線基板における各セラミック層間の導通を得るため
のスルーホールを形成する。
【００１６】次に、スルーホールに充填する導体ペース
トを作成する。銀粉末にビヒクルを加え３本ロールにて
混練し、銀ペーストを得た。
トを作成する。銀粉末にビヒクルを加え３本ロールにて
混練し、銀ペーストを得た。
【００１７】さらに銀９３重量パーセントに対してパラ
ジウム５重量パーセント，無機粉末に使用したホウケイ
酸鉛ガラス粉末を２重量パーセントを秤取した後、ビヒ
クルを加え３本ロールにて混練し、銀−パラジウム−ガ
ラスペーストを得た。ペーストおよび銀−パラジウム−
ガラスペーストに於けるビヒクル組成としては、溶剤と
してテレピン油を用い、有機バインダーとしてエチルセ
ルロース，可塑剤としてヂ−ｎ−ブチルフタレートを溶
かしたものを使用した。
ジウム５重量パーセント，無機粉末に使用したホウケイ
酸鉛ガラス粉末を２重量パーセントを秤取した後、ビヒ
クルを加え３本ロールにて混練し、銀−パラジウム−ガ
ラスペーストを得た。ペーストおよび銀−パラジウム−
ガラスペーストに於けるビヒクル組成としては、溶剤と
してテレピン油を用い、有機バインダーとしてエチルセ
ルロース，可塑剤としてヂ−ｎ−ブチルフタレートを溶
かしたものを使用した。
【００１８】まず、ルリーンシートのスルーホールに厚
膜印刷法によって銀ペーストを充填する。この充填作業
は必要枚数だけ繰り返す。そして、さに所望の配線パタ
ーンを銀ペーストによって印刷形成する。
膜印刷法によって銀ペーストを充填する。この充填作業
は必要枚数だけ繰り返す。そして、さに所望の配線パタ
ーンを銀ペーストによって印刷形成する。
【００１９】その後、配線パターンを形成したグリーン
シートを所望の順番で積層した後、熱プレスにより一体
化させ積層体サンプルＡを得る。尚、熱プレスの条件は
温度１００℃，圧力１５０ｋｇ／ｃｍ2 とした。
シートを所望の順番で積層した後、熱プレスにより一体
化させ積層体サンプルＡを得る。尚、熱プレスの条件は
温度１００℃，圧力１５０ｋｇ／ｃｍ2 とした。
【００２０】次に、、積層体サンプルＡの表面，裏面に
露出しているすべてのスルーホールを覆うようなパター
ンを表面および裏面に銀−パラジウム−ガラスペースト
によって印刷形成し、サンプルＢを得る。
露出しているすべてのスルーホールを覆うようなパター
ンを表面および裏面に銀−パラジウム−ガラスペースト
によって印刷形成し、サンプルＢを得る。
【００２１】次に両積層体サンプルを図２に示す温度プ
ロファイルによって空気中で加熱・焼成し２種類のセラ
ミック基板Ａ，Ｂを得た。尚、焼成時にサンプルＢにお
いては基板裏面のパターンが焼成台（セッター）と接着
するのを防ぐために基板と焼成台の間に粒径１〜２μｍ
のアルミナ粉末を敷いた。セラミック基板Ａ，Ｂは各セ
ラミック層間を接続するスルーホールおよび配線が銀に
よって構成されており、更にサンプルＢは表面および裏
面のスルーホールがすべて銀−パラジウム−ガラス複合
体によって覆われている。
ロファイルによって空気中で加熱・焼成し２種類のセラ
ミック基板Ａ，Ｂを得た。尚、焼成時にサンプルＢにお
いては基板裏面のパターンが焼成台（セッター）と接着
するのを防ぐために基板と焼成台の間に粒径１〜２μｍ
のアルミナ粉末を敷いた。セラミック基板Ａ，Ｂは各セ
ラミック層間を接続するスルーホールおよび配線が銀に
よって構成されており、更にサンプルＢは表面および裏
面のスルーホールがすべて銀−パラジウム−ガラス複合
体によって覆われている。
【００２２】上記２種類のセラミック基板Ａ，Ｂにおい
てスルーホール間に電圧を加え、プレッシャークッカー
試験をおこなった。その結果、セラミック基板Ａでは２
００時間経過後、エレクトロマイグレーションが原因と
考えられる絶縁抵抗劣化が見られ、１×１０9 Ω以上あ
った絶縁抵抗が１×１０6 まで低下した。しかし、セラ
ミック基板Ｂでは１０００時間経過後も絶縁抵抗の劣化
は見られず良好な結果を得た。尚、プレッシャークッカ
ー試験の保管条件は１２０℃／８５％，印加電圧は３０
０Ｖ／ｍｍである。
てスルーホール間に電圧を加え、プレッシャークッカー
試験をおこなった。その結果、セラミック基板Ａでは２
００時間経過後、エレクトロマイグレーションが原因と
考えられる絶縁抵抗劣化が見られ、１×１０9 Ω以上あ
った絶縁抵抗が１×１０6 まで低下した。しかし、セラ
ミック基板Ｂでは１０００時間経過後も絶縁抵抗の劣化
は見られず良好な結果を得た。尚、プレッシャークッカ
ー試験の保管条件は１２０℃／８５％，印加電圧は３０
０Ｖ／ｍｍである。
【００２３】次に、図１の多層配線基板の他の製造方法
について説明する。
について説明する。
【００２４】グリーンシートおよび銀ペーストは上述し
た方法と同様な方法によって得る。銅ペーストは銅９８
重量パーセントに対して無機粉末に使用したホウケイ酸
鉛ガラス粉末を２重量パーセントを秤取した後、ビヒク
ルを加え３本ロールにて混練して得た。銅ペーストに於
けるビヒクル組成としては、溶剤としてテレピン油を用
いて、有機バインダーとしてアクリル系樹脂を使用し
た。
た方法と同様な方法によって得る。銅ペーストは銅９８
重量パーセントに対して無機粉末に使用したホウケイ酸
鉛ガラス粉末を２重量パーセントを秤取した後、ビヒク
ルを加え３本ロールにて混練して得た。銅ペーストに於
けるビヒクル組成としては、溶剤としてテレピン油を用
いて、有機バインダーとしてアクリル系樹脂を使用し
た。
【００２５】まず、グリーンシートのスルーホールに厚
膜印刷法によって銀ペーストを充填する。この充填作業
は必要枚数だけ繰り返す。そして、さらに所望の配線パ
ターンを銀ペーストによって印刷形成する。
膜印刷法によって銀ペーストを充填する。この充填作業
は必要枚数だけ繰り返す。そして、さらに所望の配線パ
ターンを銀ペーストによって印刷形成する。
【００２６】その後、配線パターンを形成したグリーン
シートを所望の順番で積層した後、熱プレスにより一体
化させ積層体サンプルＡを得る。尚、熱プレスの条件は
温度１００℃，圧力１５０ｋｇ／ｃｍ2 とした。
シートを所望の順番で積層した後、熱プレスにより一体
化させ積層体サンプルＡを得る。尚、熱プレスの条件は
温度１００℃，圧力１５０ｋｇ／ｃｍ2 とした。
【００２７】次に積層体サンプルＡを図２に示す温度プ
ロファイルによって空気中で加熱・焼成しのセラミック
基板Ａを得た。
ロファイルによって空気中で加熱・焼成しのセラミック
基板Ａを得た。
【００２８】次に、セラミック基板Ａの表面，裏面に露
出しているすべてのスルーホールを覆うようなパターン
を表面および裏面に銅ペーストによって印刷形成し、焼
成を行いセラミック基板Ｃを得た。今回の焼成は銅の酸
化を防止するために酸素濃度１０ｐｐｍ以下の窒素雰囲
気中でのピーク温度９００℃，キープ時間１５分で行っ
た。セラミック基板Ｃはセラミック層間を接続するスル
ーホールおよび配線が銀によって構成されており、表面
および裏面のスルーホールがすべて銅とガラスの複合体
によって覆われている。
出しているすべてのスルーホールを覆うようなパターン
を表面および裏面に銅ペーストによって印刷形成し、焼
成を行いセラミック基板Ｃを得た。今回の焼成は銅の酸
化を防止するために酸素濃度１０ｐｐｍ以下の窒素雰囲
気中でのピーク温度９００℃，キープ時間１５分で行っ
た。セラミック基板Ｃはセラミック層間を接続するスル
ーホールおよび配線が銀によって構成されており、表面
および裏面のスルーホールがすべて銅とガラスの複合体
によって覆われている。
【００２９】上記のセラミック基板Ｃにおいてスルーホ
ール間に電圧を加え、プレッシャークッカー試験をおこ
なった。その結果、セラミック基板Ｃに於いても１００
０時間経過込も絶縁抵抗の劣化は見られず良好な結果を
得た。尚、プレッシャークッカー試験の保管条件は１２
０℃／８５％，印加電圧は３００Ｖ／ｍｍである。
ール間に電圧を加え、プレッシャークッカー試験をおこ
なった。その結果、セラミック基板Ｃに於いても１００
０時間経過込も絶縁抵抗の劣化は見られず良好な結果を
得た。尚、プレッシャークッカー試験の保管条件は１２
０℃／８５％，印加電圧は３００Ｖ／ｍｍである。
【００３０】
【発明の効果】以上説明したように本発明は、配線導体
層とセラミック層が交互に積層され、各配線層が銀を主
成分とした導体で構成され、さらに各配線層間がスルー
ホールに充填された銀を主成分とする導体により接続さ
れているセラミック多層配線基板において、基板の表面
および裏面に露出するすべてのスルーホールを銀−パラ
ジウム−ガラスの複合体もしくは銅とガラスの複合体で
覆うことによって、銀導体のマイグレーションを防止す
るという効果がある。
層とセラミック層が交互に積層され、各配線層が銀を主
成分とした導体で構成され、さらに各配線層間がスルー
ホールに充填された銀を主成分とする導体により接続さ
れているセラミック多層配線基板において、基板の表面
および裏面に露出するすべてのスルーホールを銀−パラ
ジウム−ガラスの複合体もしくは銅とガラスの複合体で
覆うことによって、銀導体のマイグレーションを防止す
るという効果がある。
【図１】本発明の一実施例を示す多層配線基板の積層体
断面図である。
断面図である。
【図２】図１に示した実施例の焼成プロファイルを示す
図である。
図である。
【符号の説明】 １ セラミック多層配線基板 ２ セラミック層 ３ スルーホール ４ 銀−パラジウウ−ガラス複合体 ５ 銀導体 ６ 信号配線
Claims (2)
- 【請求項１】 配線導体層とセラミック層が交互に積層
され、各配線層が銀を主成分とする導体で構成され、さ
らに各配線層間がセラミック層に形成されるスルーホー
ルに充填された銀を主成分とする導体により接続されて
いるセラミック多層配線基板において、基板の表面およ
び裏面に露出するすべてのスルーホールが銀とパラジウ
ムとガラスの複合体で覆われていることを特徴とするセ
ラミック多層配線基板。 - 【請求項２】 基板の表面および裏面に露出するすべて
のスルーホールを覆う導体が銅を主成分とする導体であ
ることを特徴とする請求項１記載のセラミック多層配線
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15663892A JPH066046A (ja) | 1992-06-16 | 1992-06-16 | セラミック多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15663892A JPH066046A (ja) | 1992-06-16 | 1992-06-16 | セラミック多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH066046A true JPH066046A (ja) | 1994-01-14 |
Family
ID=15632046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15663892A Withdrawn JPH066046A (ja) | 1992-06-16 | 1992-06-16 | セラミック多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH066046A (ja) |
-
1992
- 1992-06-16 JP JP15663892A patent/JPH066046A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4795512A (en) | Method of manufacturing a multilayer ceramic body | |
| JPH0326554B2 (ja) | ||
| JPH08161930A (ja) | 導電ペースト並びにそれを用いた導電体および多層セラミック基板 | |
| US9307649B2 (en) | Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices | |
| JPH0812953B2 (ja) | ガラスセラミックス多層回路基板焼結体 | |
| JPH06224556A (ja) | 低温焼成多層基板 | |
| JP2001291959A (ja) | 多層セラミック基板の製造方法および銅系導電性ペースト | |
| JPH0685466A (ja) | 多層回路基板 | |
| JPH066046A (ja) | セラミック多層配線基板 | |
| JP3064047B2 (ja) | 多層セラミック回路基板 | |
| JPH06334351A (ja) | 導体ペーストおよびそれを用いたセラミック多層配線基板 | |
| JPH08298359A (ja) | 銅厚膜回路基板 | |
| JP3222296B2 (ja) | 導電性インキ | |
| JP2006108399A (ja) | フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板 | |
| JP3130914B2 (ja) | 多層回路基板 | |
| JP3176258B2 (ja) | 多層配線基板 | |
| JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ | |
| JPH05315753A (ja) | セラミック多層配線基板 | |
| JPH0320914B2 (ja) | ||
| JPH0467359B2 (ja) | ||
| JPH09172084A (ja) | バイアフィルおよびキャプチュアパッドの形成方法および厚膜組成物 | |
| JPH0632379B2 (ja) | セラミツク配線基板の製造方法 | |
| JPS60132393A (ja) | セラミツク多層配線基板およびその製造方法 | |
| JPH0554718B2 (ja) | ||
| JPH06313137A (ja) | 導電性インキ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |