JP2006108399A - フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板 - Google Patents

フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板 Download PDF

Info

Publication number
JP2006108399A
JP2006108399A JP2004293186A JP2004293186A JP2006108399A JP 2006108399 A JP2006108399 A JP 2006108399A JP 2004293186 A JP2004293186 A JP 2004293186A JP 2004293186 A JP2004293186 A JP 2004293186A JP 2006108399 A JP2006108399 A JP 2006108399A
Authority
JP
Japan
Prior art keywords
ferrite
circuit board
multilayer circuit
powder
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004293186A
Other languages
English (en)
Other versions
JP4024787B2 (ja
Inventor
Shinichi Ogura
晋一 小倉
Hiroshi Ochi
博 越智
Hiromasa Miyoshi
宏昌 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyoto Elex Co Ltd
Original Assignee
Kyoto Elex Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyoto Elex Co Ltd filed Critical Kyoto Elex Co Ltd
Priority to JP2004293186A priority Critical patent/JP4024787B2/ja
Publication of JP2006108399A publication Critical patent/JP2006108399A/ja
Application granted granted Critical
Publication of JP4024787B2 publication Critical patent/JP4024787B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】 フェライトグリーンシートと同時焼成した場合に、得られる導体の密着強度と導電性が良好であって、焼成後の基板の反りの少ないフェライト多層回路基板の導電部形成用導電性ペーストを提供すること。
【解決手段】 Ag粉末に、SnO2またはSiO2から選ばれる少なくとも1種類の無機酸化物を被覆してなる導体粉末を有機ビヒクル中に分散させる。
【選択図】 なし

Description

本発明は高密度実装回路基板や電子部品(フェライト積層素子)の製造に用いられるフェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板に関する。
高密度実装回路基板や電子部品(フェライト積層素子)としてフェライト多層回路基板が幅広く用いられている。そのフェライト多層回路基板は一般にフェライトグリーンシート積層法によって次のような手順で製造される。
まず、複数枚のフェライトグリーンシートに層間接続用のビアホールをパンチング、レーザー加工などで形成した後、それぞれのフェライトグリーンシートのビアホールに導電性ペーストを穴埋め印刷にて充填してビア導体を形成し、その後、各フェライトグリーンシートに導電性ペーストを用いて配線パターンをスクリーン印刷により形成する。次いで、これら複数枚のフェライトグリーンシートを積層・熱圧着した後、各フェライトグリーンシートと印刷導体とを同時焼成してフェライト多層回路基板が製造されている。
フェライト積層素子の電極は電気抵抗が低いことが要求されるので、電極構成材料として低い固有電気抵抗を有する金属を用いる必要がある。そのため、電極形成用導電ペーストの導電成分として、Agが一般的に用いられる。また、フェライトの焼成温度が高くなる場合、高温での焼成に耐えられるAg−Pdが導電成分として用いられる。このように、フェライト多層回路基板の電極には、AgやAg−Pdを導電成分とする導電ペーストが用いられている。しかし、Ag系の導体とフェライトグリーンシートを同時焼成すると、両者の収縮挙動が大きく異なるという不都合がある。すなわち、Ag系の導電性ペーストは、Agが約400℃付近から熱収縮するのに対して、フェライトグリーンシートは約700℃で熱収縮を開始するのが一般的である。このため、Ag系の導体とフェライトグリーンシートを同時焼成すると、両者の収縮率の差が温度上昇に伴って拡大し、両者の接合部に大きな熱応力が発生して焼成基板が反ったり、接合部の接合強度が低下して接合部が剥がれることがある。そこで、導電性ペーストの密着強度を高めるために、AgやAg−Pdを導電成分とする導電ペーストにガラスフリットなどを添加すると、フェライトグリーンシートとの同時焼成の際にフェライト構成成分とガラスの反応により電気特性を劣化させるという問題が生じた。そこで、これらの問題を解決せんとして、例えば、特許文献1には、フェライト積層体の内部電極形成用の導電ペーストとして、Ag粉末とAuレジネートまたはPtレジネートを所定の割合で配合し、これを有機ビヒクルと混練してなる導電ペーストが開示されている。
特開平6−215620号公報
しかしながら、導体中にAuやPtのレジネートを添加した場合、電気抵抗値の上昇につながり性能が低下することや、高価な元素であるAuやPt等を添加することはコストの上昇にもつながるという欠点がある。
本発明は従来の技術の有するこのような問題点に鑑みてなされたものであって、その目的は、フェライトグリーンシートと同時焼成した場合に、得られる導体の密着強度と導電性が良好であって、焼成後の基板の反りの少ないフェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板を提供することにある。
上記目的を達成するために本発明は、Ag粉末に、SnO2またはSiO2から選ばれる少なくとも1種類の無機酸化物を被覆してなる導体粉末を有機ビヒクル中に分散させたことを特徴としている。
Ag粉末を導電成分とする導体とフェライトグリーンシートの同時焼成時の両者の収縮率の差を小さくするためには、Ag粉末に被覆する無機酸化物の種類が重要である。この無機酸化物としては、SnO2またはSiO2が好ましい。SnO2はAgとの親和力が強くてAgと強固に結合するので、AgはSnO2で確実に被覆され、一方、SiO2はフェライトとの親和力が強いから、SnO2またはSiO2いずれの無機酸化物でAg粉末を被覆した場合においても接着成分としての機能を果たし、フェライトとAg粉末の熱収縮挙動が近似したものになることが期待できる。そこで、適正量のSnO2またはSiO2でAg粉末を被覆することにより、フェライトグリーンシートと同時焼成した場合に、得られる導体の密着強度と導電性が良好であって、焼成後の基板の反りが少なくなるのである。
しかし、Ag粉末に対する無機酸化物の被覆量が少なすぎると、フェライトとの収縮率の差を低減する効果が小さく、一方、Ag粉末に対する無機酸化物の被覆量が多すぎると、電気抵抗値の上昇を招くことになる。そこで、無機酸化物の被覆量は、Ag粉末の重量に対して、0.05〜0.80重量%の範囲(Ag粉末と被覆した無機酸化物の合計で100重量%)であるのが好ましい。
Ag粉末の平均粒径が0.3μm未満では、焼成時の熱収縮開始温度が低くなりすぎ、Ag粉末に無機酸化物を被覆しても、フェライトとの収縮率の差が拡大する。そこで、Ag粉末の平均粒径は、0.3μm以上とするのが好ましい。一方、Ag粉末の平均粒径が5.0μmを超えると、微細な配線パターンを形成することが難しくなる。そこで、Ag粉末の平均粒径は、5.0μm以下とするのが好ましい。Ag粉末に無機酸化物であるSnO2またはSiO2を被覆する方法としては、例えば、適切な有機溶媒中で適切な触媒を用いて、Ag粉とSnまたはSi含有有機化合物と水を反応(加水分解と縮合によるゾル・ゲル反応)させて、SnO2 系ゲルコーティング膜またはSiO2系ゲルコーティング膜をAg粉末の表面に形成させ、乾燥させるという方法(以下、本明細書において、「ゾル・ゲル法」という)を採用することができる。乾燥後ケーキ状に凝集していれば、これを粉砕機で粉砕することにより、SnO2またはSiO2を被覆したAg粉末を得ることができるが、この方法以外の他の被覆法を採用することももちろんできる。
なお、本明細書において、平均粒径とは、マイクロトラック社製レーザー回折式粒度分布測定装置で測定した場合の累積グラフにおける50容積%での粒径をいう。
導電性ペーストにおける導体粉末と有機ビヒクルとの割合は、一般的な配合割合が採用できる。例えば、導体粉末重量部:有機ビヒクル重量部=70:30〜90:10が好ましい。導体粉末が70重量部未満(有機ビヒクルが30重量部超)では、導体の電気抵抗値が高くなり、電気特性が低下するので好ましくない。導体粉末が90重量部超(有機ビヒクルが10重量部未満)では、適正なペースト粘度が得られず、ビアホールへの充填および配線パターン形成の作業効率が低下するので好ましくない。
そこで、上記範囲の配合比とすることにより、導体ペーストの粘度がビアホールへの穴埋め充填性と配線パターン印刷性とを両立できる適度な粘度となるとともに、焼成開始から有機物の熱分解開始温度である約400℃近くに昇温するまでの有機物の熱分解による印刷導体の減量が少なく、導体の電気特性を安定化させることができる。
有機ビヒクルは、バインダー樹脂(例えば、エチルセルロース系樹脂、アクリル系樹脂など)と、有機溶剤(例えば、ターピネオール、ブチルカルビトールアセテートなど)を含み、必要に応じて可塑剤を添加することができる。
複数のフェライト焼結層と前記フェライト焼結層の内部および/または表面に形成される導電部分を有するフェライト多層回路基板において、以上のように構成される導電性ペーストを焼成したものが導電部分であれば、基板の反りが発生せず、電気抵抗値の低いフェライト多層回路基板を提供することができる。
本発明によれば、フェライトグリーンシートと同時焼成した場合に、得られる導体の密着強度と導電性が良好であって、焼成後の基板の反りの少ないフェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板を提供することができる。
図1は本実施形態の製造工程で製造するフェライト多層回路基板の一例を示す縦断面図、図2は本実施形態の製造工程の流れを示すフローチャートである。以下、製造工程順に説明する。
(1)グリーンシートの成形
まず、フェライト多層回路基板用のフェライトグリーンシート1を、フェライトのスラリーを用いてドクターブレード法等でテープ成形する。この際、フェライトとしては、40モル%以上のFe23を含むフェライト粉末(MIIO・Fe23、MII=Mn、Co、Ni、Cu、Zn、Mg、Cdなど)を用いることができる。
(2)グリーンシートの切断とビアホールの穴あけ加工
この後、テープ成形したフェライトグリーンシート1を所定の寸法に切断した後、所定の位置にビアホール2、3をパンチング加工する。径の大きい方のビアホール3は、搭載電子部品(図示せず)の熱を放散するためのサーマルビアを形成するビアホールであり、径の小さい方のビアホール2は層間の配線パターン4を接続するビア導体を形成するビアホールである。
(3)ビアホールへの導電性ペーストの穴埋め印刷と配線パターン印刷
本発明の範囲内の特定の平均粒径を有するAg粉末に所定量の無機酸化物(SnO2またはSiO2のうち少なくとも1種類を含むもの)を被覆した導体粉末(例えば、85重量部)に対して、エチルセルロースをターピネオールで溶解した有機ビヒクル(例えば、15重量部)を添加し、3本ロールミルのようなミキシング装置を用いて十分混練・分散することにより、導電性ペーストを得ることができる。
この導電性ペーストを用いて、ビアホール2、3の穴埋め印刷および層間配線パターン4、表層配線パターン5、裏面配線パターン6、部品搭載ランド7の印刷を行う。
本発明の導電性ペーストにガラスフリットやSi、Cu、Mo、Mn等の酸化物や有機化合物を導電性を低下させない程度に添加することは可能で、基板との密着強度の更なる向上や基板とのなじみを改善する上で効果的である。
なお、配線パターン印刷用導体とビアホール穴埋め印刷用導体は、同じ組成とすることも、異なる組成とすることもできる。ビアホールに穴埋め印刷したビア導体とフェライトグリーンシートとの収縮率の差が大きいと、ビア導体と配線パターンとの接合部で断線が発生することがあるので、ビア導体では焼結抑制剤としてのガラスフリットや金属酸化物の配合量を多くすることで、焼成時のビア導体の収縮挙動をフェライトグリーンシートの収縮挙動に近づけてビア導体の断線を防ぐようにし、一方、導体ペースト中のガラスフリットや金属酸化物の配合量を多くすると印刷導体の電気抵抗値が大きくなるため、フェライトグリーンシート上に印刷する配線パターンはガラスフリットや金属酸化物の配合量が少ない導体ペーストを用いて配線抵抗値を小さくすることが好ましい。このような観点から、必要に応じて、配線パターン印刷用導体とビアホール穴埋め印刷用導体を異なる組成にすることができる。
(4)積層・圧着
印刷終了後、各層のグリーンシート1を積層し、この積層体を例えば、60〜150℃、0.1〜30MPaの条件で加熱圧着して一体化する。
(5)焼成
この後、グリーンシート1の積層体を、昇温速度=約10℃/分、焼成ピーク温度=800〜1000℃(好ましくは900℃前後)、ピーク温度で10〜30分保持の条件により空気雰囲気で焼成し、グリーンシート1の積層体を、層間配線パターン4、表層配線パターン5、裏面配線パターン6、部品搭載ランド7およびビアホール2、3穴埋め導体と同時に焼成してフェライト多層回路基板を製造することができる。
なお、焼成工程でグリーンシート1の積層体の上下両面にアルミナグリーンシートを積層し、この状態で積層体を加圧しながら、800〜1000℃(好ましくは、900℃前後)で焼成した後、焼成基板の両面からアルミナグリーンシートの残存物を除去して、フェライト多層回路基板を製造することもできる。この焼成法によれば、焼結温度が高いアルミナグリーンシートは、800〜1000℃程度の温度では熱収縮しないので、フェライトグリーンシート積層体を上下両面で拘束するアルミナグリーンシートが熱収縮抑制シートとして作用し、フェライトグリーンシート積層体を構成する各グリーンシートの水平面内の熱収縮を抑えることができるという利点が期待できる。
以下に、本発明の好ましい実施例を説明するが、本発明は下記実施例に限定されるものではなく、本発明の技術的範囲を逸脱しない範囲において適宜変更と修正が可能である。
下記表1および表2に示すAg粉末に対してゾル・ゲル法でSnO2もしくはSiO2を同表に示す重量%だけ被覆した導電性粉末85重量部(Ag粉末と被覆した無機酸化物の合計で100重量%)に対して、有機ビヒクル(エチルセルロースをターピネオールで溶解したもの)を15重量部添加して、3本ロールミルを用いて十分に混練・分散することにより導電性ペーストを得た。
フェライトグリーンシートとして、MnO・Fe23(Fe23=40モル%)粉末のスラリーをテープ成形してなる厚さ200μmのフィルムを5層積層したものの表面に、表1と表2に示す配合を有する導電性ペーストを用いてアスペクト比220のラインと2mm×2mmのパッドをスクリーン印刷により形成した。スクリーン印刷したフェライトグリーンシートを120℃で10分間乾燥した後、ベルト式焼成炉にて、ピーク温度900℃、ピーク温度保持時間20分の条件で焼成した。そして、得られたフェライト基板の導体シート抵抗値と密着強度と基板の反りを次に説明するような方法で測定した。
(導体シート抵抗)
一般的な2端子法に基づいて各基板の印刷ラインを形成する導体の抵抗値(Ω)を測定し、シート抵抗値(mΩ/□/10μm)は下式により算出した。結果を表1と表2に示す。次式によるシート抵抗値は、2.5mΩ/□/10μm以下であることが好ましい。
シート抵抗(mΩ/□/10μm)
=((測定抵抗値(Ω)×導体幅(mm))/導体長さ(mm))×(導体厚み(μm)/10μm)×1000
(密着強度)
シート抵抗値の測定後、各フェライト基板を脱脂し、希硫酸で洗浄後、触媒化処理し、各フェライト基板の導体上に無電解Niメッキに次いで無電解Auメッキを施した。そして、図3に示すように、フェライトグリーンシート11上のNi−Auメッキを施した導体パッド12に対して、直径0.65mmの軟銅線13を半田14(Sn/Pb=60/40重量比)により固定した。その軟銅線付きフェライトグリーンシートを引張試験機のチャックで把持して軟銅線を20mm/分の速度で引っ張ったときの強度(軟銅線が剥がれるときの引張り強さ)を測定し、下式により密着強度(N/2mm□)を算出した。結果を表1と表2に示す。次式による密着強度は、10N/2mm□以上であることが好ましい。
密着強度(N/2mm□)=引張り強さ(N)/2mm□
(基板の反り)
シート抵抗測定前に、焼成後のフェライト基板を定盤上に載置して、フェライト基板が定盤に密着して浮き上がった部分がないかどうかを目視観察し、フェライト基板が定盤に密着していると認められれば「反り無し」(記号○)と評価し、少しでもフェライト基板が定盤から浮き上がっていると認められれば「反り有り」(記号×)と評価した。結果を表1と表2に示す。
Figure 2006108399
Figure 2006108399
表1、表2に明らかなように、本発明の実施例1〜20に係るものは、密着強度およびシート抵抗ともに良好であり、基板に反りは見られなかった。
しかし、比較例1と3は、Ag粉末が無機酸化物で被覆されていないので密着強度が低く、焼成時のAg粉末の収縮量が大きいので焼成後の基板に反りが見られた。
また、比較例2と4は、Ag粉末に対する無機酸化物の被覆量が多すぎるのでシート抵抗値が高く、多量の無機酸化物によってAg粉末の焼結が阻害されるので密着強度が低く、無機酸化物に囲まれてAg粉末の収縮量が不充分であったので、基板に反りが見られた。
本発明の一実施形態の製造工程で製造したフェライト多層回路基板の一例の断面を模式的に示す図である。 フェライト多層回路基板の製造工程の一例のフローチャートである。 密着強度の測定方法を説明するための図である。
符号の説明
1 フェライトグリーンシート
2 ビアホール
3 ビアホール
4 層間配線パターン
5 表層配線パターン
6 裏面配線パターン
7 部品搭載ランド
11 フェライトグリーンシート
12 導体パッド
13 軟銅線
14 半田

Claims (4)

  1. Ag粉末に、SnO2またはSiO2から選ばれる少なくとも1種類の無機酸化物を被 覆してなる導体粉末を有機ビヒクル中に分散させたことを特徴とするフェライト多層回路基板の導電部形成用導電性ペースト。
  2. 無機酸化物の被覆量が、Ag粉末の重量に対して0.05〜0.80重量%の範囲である請求項1記載のフェライト多層回路基板の導電部形成用導電性ペースト。
  3. Ag粉末の平均粒径が、0.3〜5.0μmである請求項1または2記載のフェライト多層回路基板の導電部形成用導電性ペースト。
  4. 複数のフェライト焼結層と前記フェライト焼結層の内部および/または表面に形成される導電部分を有するフェライト多層回路基板であって、前記導電部分は請求項1または22記載の導電性ペーストを焼成して形成されたものであることを特徴とするフェライト多層回路基板。
JP2004293186A 2004-10-06 2004-10-06 フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板 Expired - Fee Related JP4024787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004293186A JP4024787B2 (ja) 2004-10-06 2004-10-06 フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004293186A JP4024787B2 (ja) 2004-10-06 2004-10-06 フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板

Publications (2)

Publication Number Publication Date
JP2006108399A true JP2006108399A (ja) 2006-04-20
JP4024787B2 JP4024787B2 (ja) 2007-12-19

Family

ID=36377759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004293186A Expired - Fee Related JP4024787B2 (ja) 2004-10-06 2004-10-06 フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板

Country Status (1)

Country Link
JP (1) JP4024787B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978737B1 (ko) 2008-05-01 2010-08-30 주식회사 엘 앤 에프 내약품성 및 부착력이 우수한 pdp 전극용 도전성페이스트 조성물 및 이의 제조방법
JP2012033622A (ja) * 2010-07-29 2012-02-16 Kyocera Corp コイル内蔵配線基板
JP2012094518A (ja) * 2010-10-27 2012-05-17 Samsung Electronics Co Ltd 導電性ペーストおよび太陽電池
CN103996430A (zh) * 2014-04-24 2014-08-20 安徽为民磁力科技有限公司 一种高导电性pcb电路板银浆及其制备方法
CN115862923A (zh) * 2022-12-12 2023-03-28 深圳顺络电子股份有限公司 粉料、导电浆料及磁性器件
JP7471530B1 (ja) 2023-05-12 2024-04-19 三菱電機株式会社 磁性セラミック基板、基板製造方法、及びサーキュレータ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978737B1 (ko) 2008-05-01 2010-08-30 주식회사 엘 앤 에프 내약품성 및 부착력이 우수한 pdp 전극용 도전성페이스트 조성물 및 이의 제조방법
JP2012033622A (ja) * 2010-07-29 2012-02-16 Kyocera Corp コイル内蔵配線基板
JP2012094518A (ja) * 2010-10-27 2012-05-17 Samsung Electronics Co Ltd 導電性ペーストおよび太陽電池
CN103996430A (zh) * 2014-04-24 2014-08-20 安徽为民磁力科技有限公司 一种高导电性pcb电路板银浆及其制备方法
CN115862923A (zh) * 2022-12-12 2023-03-28 深圳顺络电子股份有限公司 粉料、导电浆料及磁性器件
JP7471530B1 (ja) 2023-05-12 2024-04-19 三菱電機株式会社 磁性セラミック基板、基板製造方法、及びサーキュレータ

Also Published As

Publication number Publication date
JP4024787B2 (ja) 2007-12-19

Similar Documents

Publication Publication Date Title
US6826031B2 (en) Ceramic electronic component and production method therefor
KR100377309B1 (ko) 부동태 부품을 매립하는 개선된 방법
JP2006344938A (ja) 厚膜導体組成物ならびにltcc回路およびデバイスにおけるその使用
WO2015141816A1 (ja) 導電性ペースト、積層セラミック部品、プリント配線板、及び電子装置
JP4819516B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板
JP3422233B2 (ja) バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JP4024787B2 (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP6727588B2 (ja) 導電性ペースト
JP3800108B2 (ja) 導電性ペースト
WO2014054671A1 (ja) 導体ペースト及びそれを用いたセラミック基板
JP5385070B2 (ja) ペースト組成物
JP2018152218A (ja) 導電性ペースト、チップ電子部品及びその製造方法
JP4732227B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板並びにそのセラミック多層回路基板の製造方法
JP4544837B2 (ja) セラミック配線基板用銅ペースト、セラミック配線基板及びセラミック配線基板の製造方法
EP2520139B1 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
JP5215914B2 (ja) 抵抗体膜の製造方法、抵抗体膜、及び抵抗器
JP3929989B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。
JP2002043757A (ja) 多層基板及びその製造方法
JP2001291959A (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JP2002362987A (ja) 電子部品およびその製造方法
JP4948459B2 (ja) ペースト組成物
JP4293444B2 (ja) 導電性ペースト
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JP4021787B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071003

R150 Certificate of patent or registration of utility model

Ref document number: 4024787

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141012

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees