JP2002043757A - 多層基板及びその製造方法 - Google Patents

多層基板及びその製造方法

Info

Publication number
JP2002043757A
JP2002043757A JP2000220185A JP2000220185A JP2002043757A JP 2002043757 A JP2002043757 A JP 2002043757A JP 2000220185 A JP2000220185 A JP 2000220185A JP 2000220185 A JP2000220185 A JP 2000220185A JP 2002043757 A JP2002043757 A JP 2002043757A
Authority
JP
Japan
Prior art keywords
glass
electrode
crystallized glass
multilayer substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000220185A
Other languages
English (en)
Other versions
JP3785903B2 (ja
Inventor
Hirotsugu Kawakami
弘倫 川上
Yoshito Niwa
義人 二輪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000220185A priority Critical patent/JP3785903B2/ja
Priority to EP01116441A priority patent/EP1178714A2/en
Priority to US09/903,039 priority patent/US20020034614A1/en
Priority to CN01124864A priority patent/CN1335745A/zh
Priority to KR1020010043769A priority patent/KR20020009441A/ko
Publication of JP2002043757A publication Critical patent/JP2002043757A/ja
Application granted granted Critical
Publication of JP3785903B2 publication Critical patent/JP3785903B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894Materials of the insulating layers or coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Glass Compositions (AREA)

Abstract

(57)【要約】 【課題】 ガラス含有絶縁層への電極の固着強度が大き
く、はんだ付け性が良好な多層基板及びその製造方法を
提供する。 【解決手段】 結晶化前の粘度が106.0Pa・s以下
の結晶化ガラスを含むグリーンシートの表面に電極形成
用の電極ペーストを付与する工程と、電極ペーストを付
与したグリーンシートを積層、圧着して、積層圧着体を
形成する工程と、積層圧着体を焼成する工程を経て多層
基板を製造する。また、グリーンシートとして、結晶化
前の粘度が106.0Pa・s以下の結晶化ガラスとセラ
ミックスを含有し、かつ、結晶化ガラスの割合が45〜
80体積%の範囲にあるグリーンシートを用いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、多層基板及びそ
の製造方法に関し、詳しくは、低温焼成が可能なガラス
セラミック材料を用いてなる多層基板及びその製造方法
に関する。
【0002】
【従来の技術】電子機器の高機能化や小型化にともな
い、より多くの半導体ICやその他の表面実装部品を回
路基板上に実装することが必要になっている。そして、
かかる要請に応えて、電極形成用の電極ペーストを塗布
したセラミックグリーンシートを積層し、焼成すること
により製造された種々のセラミック多層基板が開発さ
れ、広く実用されるに至っている。
【0003】また、近年、低温焼成が可能なガラス又は
ガラス含有材料(例えば、ガラス・セラミック系材料)
を用いてなる多層基板(低温焼成多層基板)が開発さ
れ、広く用いられるようになっている。そして、これら
の低温焼成が可能な多層基板においては、主たる成分と
して、機械的強度が不十分となりやすいガラス系材料を
用いていることから、機械的強度を向上させるために、
ガラス成分として、結晶化ガラスを用いたり、セラミッ
ク系材料を高い割合で配合したりすることが行われてい
る。
【0004】
【発明が解決しようとする課題】ところで、多層基板を
製造するにあたって、電極形成用の電極ペーストとして
は、例えばAgペーストなどが広く用いられている。
【0005】しかしながら、高強度の基板を得るため
に、結晶化ガラスを用い、あるいは結晶化ガラスにセラ
ミック系材料を高い割合で含有させた基板に、Ag粉も
しくはAg粉とケミカルボンド材と称される酸化物で構
成されているAgペーストを付与して同時焼成した場
合、結晶化によるガラス粘度の上昇により、Ag導体と
の濡れが促進されず、電極の基板への固着強度が不十分
になりやすいという問題点がある。
【0006】また、十分な電極固着強度を得るために、
Agペースト中にガラス成分を添加して、基板との濡れ
性を向上させることにより、電極の固着強度を向上させ
る方法も考えられるが、この方法の場合、ガラス成分が
電極表面に浮き上がって、電極のはんだ付け性を低下さ
せるという問題点がある。
【0007】本願発明は、上記問題点を解決するもので
あり、ガラス含有絶縁層への電極の固着強度が大きく、
はんだ付け性が良好な多層基板及びその製造方法を提供
することを目的としている。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、本願発明(請求項1)の多層基板は、表面に電極が
形成されたガラス含有絶縁層が積層された構造を有する
多層基板において、(a)前記ガラス含有絶縁層が結晶化
ガラスを含有するものであり、(b)前記結晶化ガラスの
結晶化前の粘度が106.0Pa・s以下であることを特
徴としている。
【0009】本願発明(請求項1)の多層基板は、ガラ
ス含有絶縁層に、結晶化前の粘度が106.0Pa・s以
下の結晶化ガラスを含有させるようにしているので、焼
成時に、ガラス含有絶縁層に含まれる結晶化ガラスの結
晶化に伴うガラス粘度の上昇による、電極(電極ペース
ト)とガラス含有絶縁層との濡れ性の劣化を抑制するこ
とが可能になる。したがって、電極の、ガラス含有絶縁
層への固着強度を向上させることが可能になるととも
に、電極に多量のガラス成分を含有させておくことが不
要になるため、はんだ付け性が低下することを防止でき
るようになる。なお、本願発明においては、ガラス含有
絶縁層が実質的に結晶化ガラスのみからなる場合、ある
いは結晶化ガラスとセラミックスを含有する材料からな
る場合などに広く適用することが可能である。ただし、
実用的な電気的、機械的特性を確保しようとした場合に
は、ガラス含有絶縁層を構成する材料として、結晶化ガ
ラスとセラミックスを含有する材料を用いることが望ま
しい。
【0010】また、請求項2の多層基板は、(a)前記ガ
ラス含有絶縁層が、結晶化ガラスとセラミックスを含有
し、(b)前記ガラス含有絶縁層中の結晶化ガラスの割合
が45〜80体積%の範囲にあり、かつ、結晶化ガラス
の結晶化前の粘度が106.0Pa・s以下であるととも
に、(c)前記ガラス含有絶縁層が、表面に形成された電
極と同時に焼成されていることを特徴としている。
【0011】ガラス含有絶縁層が、結晶化前の粘度が1
6.0Pa・s以下の結晶化ガラスとセラミックスを含
有しているとともに、結晶化ガラスの割合が45〜80
体積%の範囲にあり、かつ、ガラス含有絶縁層と電極が
同時に焼成された構成とすることにより、結晶化ガラス
の、結晶化によるガラス粘度の上昇を抑制し、電極の、
ガラス含有絶縁層への固着強度を向上させることが可能
になるとともに、電極に多量のガラス成分を含有させる
必要がなくなるため、電極のはんだ付け性を良好に保つ
ことが可能になる。
【0012】また、請求項3の多層基板は、前記結晶化
ガラスの結晶化前の粘度が105.0Pa・s〜106.0
a・sの範囲にあることを特徴としている。
【0013】結晶化ガラスとして、結晶化前の粘度が1
5.0Pa・s〜106.0Pa・sの範囲にあるものを用
いることにより、結晶化ガラスの、結晶化によるガラス
粘度の上昇をより確実に抑制することが可能になる。
【0014】また、請求項4の多層基板は、前記ガラス
含有絶縁層中の結晶化ガラスの結晶化開始温度が800
℃〜900℃の範囲にあることを特徴としている。
【0015】ガラス含有絶縁層中に含有される結晶化ガ
ラスとして、結晶化開始温度が800℃〜900℃のも
のを用いることにより、比較的低い焼成温度で焼成を行
う場合にも、結晶化ガラスの、結晶化によるガラス粘度
の上昇を確実に抑制して、電極のはんだ付け性の低下を
招いたりすることなく、ガラス含有絶縁層への電極固着
強度を向上させることが可能になる。
【0016】また、請求項5の多層基板は、引張り試験
における、前記電極の前記ガラス含有絶縁層への初期固
着強度が、平均で5N/mm以上であることを特徴とし
ている。
【0017】本願発明によれば、電極のガラス含有絶縁
層への初期固着強度を向上させて、引張り試験におけ
る、電極のガラス含有絶縁層への初期固着強度を、平均
で5N/mm以上とすることが可能になる。
【0018】また、請求項6の多層基板は、前記電極
が、Agを主たる導電成分とする電極であることを特徴
としている。
【0019】本願発明においては、電極材料として種々
の材料を用いることが可能であるが、電極材料としてA
gを主たる導電成分とするものを用いるようにした場
合、固着強度に優れた低抵抗の電極を形成することが可
能になり、本願発明をさらに実効あらしめることが可能
になる。
【0020】また、請求項7の多層基板の製造方法は、
表面に電極が形成されたガラス含有絶縁層が積層された
構造を有する多層基板の製造方法であって、結晶化前の
粘度が106.0Pa・s以下の結晶化ガラスを含むグリ
ーンシートの表面に電極形成用の電極ペーストを付与す
る工程と、前記電極ペーストを付与したグリーンシート
を積層、圧着して、積層圧着体を形成する工程と、前記
積層圧着体を焼成する工程とを具備することを特徴とし
ている。
【0021】本願発明の多層基板の製造方法は、結晶化
前の粘度が106.0Pa・s以下の結晶化ガラスを含む
グリーンシートの表面に電極形成用の電極ペーストを付
与する工程と、電極ペーストを付与したグリーンシート
を積層、圧着して、積層圧着体を形成する工程と、積層
圧着体を焼成する工程を経て多層基板を製造するように
しているので、ガラス含有絶縁層への固着強度に優れ、
かつ、十分なはんだ付け性を有する電極を備えた多層基
板を確実に製造することが可能になる。
【0022】また、請求項8の多層基板の製造方法は、
前記結晶化ガラスを含むグリーンシートとして、(a)結
晶化ガラスとセラミックスを含有し、(b)結晶化ガラス
の割合が45〜80体積%の範囲にあり、かつ、(c)結
晶化ガラスの結晶化前の粘度が106.0Pa・s以下で
あるグリーンシートを用いることを特徴としている。
【0023】グリーンシートとして、結晶化前の粘度が
106.0Pa・s以下の結晶化ガラスとセラミックスを
含有し、結晶化ガラスの割合が45〜80体積%の範囲
にあるグリーンシートを用いることにより、結晶化ガラ
スの、結晶化によるガラス粘度の上昇を抑制し、電極と
ガラス含有絶縁層との濡れ性を向上させることが可能に
なり、ガラス含有絶縁層への固着強度に優れ、かつ、十
分なはんだ付け性を有する電極を備えた多層基板を確実
に製造することが可能になる。
【0024】また、請求項9の多層基板の製造方法は、
前記結晶化ガラスとして、結晶化前の粘度が105.0
a・s〜106.0Pa・sの範囲にある結晶化ガラスを
用いることを特徴としている。
【0025】結晶化ガラスとして、結晶化前の粘度が1
5.0Pa・s〜106.0Pa・sの範囲にあるものを用
いることにより、結晶化ガラスの、結晶化によるガラス
粘度の上昇をより確実に抑制することが可能になり、ガ
ラス含有絶縁層への固着強度に優れ、かつ、十分なはん
だ付け性を有する電極を備えた多層基板を確実に製造す
ることが可能になる。
【0026】また、請求項10の多層基板の製造方法
は、前記グリーンシートとして、結晶化ガラスとセラミ
ックスを含有し、かつ、前記結晶化ガラスの結晶化開始
温度が800〜900℃の範囲にあるグリーンシートを
用いることを特徴としている。
【0027】グリーンシートとして、結晶化ガラス、又
は結晶化ガラスとセラミックスを含有し、かつ、結晶化
ガラスの結晶化開始温度が800〜900℃の範囲にあ
るグリーンシートを用いることにより、結晶化ガラス
の、結晶化によるガラス粘度の上昇を確実に抑制して、
電極とガラス含有絶縁層との濡れ性を向上させることが
可能になり、ガラス含有絶縁層への固着強度に優れ、か
つ、十分なはんだ付け性を有する電極を備えた多層基板
を確実に製造することが可能になる。
【0028】また、請求項11の多層基板の製造方法
は、前記電極形成用の電極ペーストとして、Agを主た
る導電成分とする電極ペーストを用いることを特徴とし
ている。
【0029】本願発明においては、電極材料として種々
の材料を用いることが可能であるが、電極材料としてA
gを主たる導電成分とするものを用いるようにした場
合、固着強度に優れた低抵抗の電極を形成することが可
能になり、本願発明をさらに実効あらしめることが可能
になる。
【0030】また、請求項12の多層基板の製造方法
は、前記Agを主たる導電成分とする電極ペーストとし
て、ガラスが含まれていない電極ペーストを用いること
を特徴としている。
【0031】Agを主たる導電成分とする電極ペースト
として、ガラスが含まれていない電極ペーストを用いる
ことにより、低抵抗で、固着強度及びはんだ付け性に優
れた電極を形成することが可能になり、本願発明をより
実効あらしめることができる。
【0032】また、請求項13の多層基板の製造方法
は、前記Agを主たる導電成分とする電極ペーストとし
て、Pb、Bi、Cr、Cu、Mn、Co、Znの少な
くとも1種を含有する電極ペーストを用いることを特徴
としている。
【0033】Agを主たる導電成分とする電極ペースト
として、Pb、Bi、Cr、Cu、Mn、Co、Znの
少なくとも1種を含有する電極ペーストを用いることに
より、さらなる電極固着強度の向上が期待できる。
【0034】また、請求項14の多層基板の製造方法
は、前記積層圧着体を焼成するにあたって、前記積層圧
着体の両面又は片面に、前記積層圧着体の焼成温度では
焼結しない無機系材料からなる拘束層を積層し、その状
態で焼成を行った後、前記拘束層を除去する方法(無収
縮工法)を適用することを特徴としている。
【0035】積層圧着体を焼成するにあたって、上述の
無収縮工法を適用することにより、平面方向の収縮がな
く、しかも、電極固着強度が大きく、かつ、はんだ付け
性に優れた多層基板を製造することが可能になり、この
ようにして製造される多層基板を用いることにより、実
装部品が所望の位置に確実に実装されたハイブリッドI
Cなどの電子部品を効率よく製造することが可能にな
る。
【0036】
【発明の実施の形態】以下、本願発明の実施形態を示し
て、その特徴とするところをさらに詳しく説明する。な
お、この実施形態では、図1に示すような多層基板を例
にとって説明する。
【0037】図1の多層基板2は、その上側主面に、厚
膜抵抗体6、チップ型コンデンサ7、及び半導体デバイ
ス8などが実装された構造を有する多層モジュール1に
向けられるものである。この多層基板2は、図1に示す
ように、ガラス含有絶縁層(絶縁体層)9と電極(内部
電極層)4が積屠された多層構造を有しており、各層の
内部電極層4は、ガラス含有絶縁層(絶縁体層)9に設
けられたビアホール3によって電気的に接続されてい
る。
【0038】また、内部電極層4は、例えば、インダク
タ、コンデンサなどの受動素子を構成する電極、あるい
は、受動素子、グランド、内部の厚膜抵抗体6などを電
気的に接続する配線の役割を果たしている。
【0039】また、多層基板2の上下両主面には、電極
(表面導体層)5が形成されている。電極(表面導体
層)5は、多層基板2の上側の主面では、チップ型コン
デンサ7、半導体デバイス8などの実装部品と多層基板
2とを接続するためのランドとして、あるいは厚膜抵抗
体6を他の素子に接続するための配線として機能する。
また、多層基板2の下側の主面では、多層基板2(多層
モジュール1)をマザーボードなどに接続するための入
出力端子としての機能を果たしている。
【0040】以下、図1に示す多層基板の製造方法につ
いて説明する。 [多層基板用のグリーンシートの作製]まず、多層基板
の製造に用いたグリーンシートの作製方法について以下
に説明する。
【0041】表1の番号1〜4に示すような、組成、
結晶化前の粘度、及び結晶化開始温度を有する結晶化ガ
ラス粉末を用意する。なお、表1の番号1〜3の結晶化
ガラス粉末(SiO−CaO−Al−B
系ガラス粉末)については、成分構成を同じとする一
方、成分割合(組成)を調整して、結晶化前の粘度と結
晶化開始温度を異ならせた。なお、表1において、*印
を付した番号3の結晶化ガラス粉末は、結晶化前の粘度
が106.2Pa・sと、本願発明の範囲(106.0
Pa・s)を超えたものである。
【0042】
【表1】
【0043】表1の各ガラス粉末の、結晶化前のガラス
粘度と、結晶化開始温度は、平行板加圧式粘度計により
粉末ガラスの粘度測定方法を用いて測定したものであ
り、「結晶化前の粘度」は、結晶化前の最も低い粘度値
を示しており、「結晶化開始温度」は、結晶化前の最も
低い粘度値を示すときの温度を示している。なお、測定
は、第40回ガラス及びフォトニクス材料討論会(日本
セラミックス協会)で報告されている「平行板法による
粉末ガラスの粘度測定」に準じて行った。
【0044】それから、表1の番号1〜4の各結晶化
ガラスの粉末と、アルミナ(Al)粉末を、表2
に示すような含有率となるような割合で混合する。
【0045】次に、配合された原料粉末(ガラス・セ
ラミック系原料粉末)に、有機バインダー及びトルエン
(溶媒)を添加、混合し、ボールミルにより十分に混練
して均一に分散させた後、減圧下で脱泡処理することに
より原料スラリーを調製する。なお、バインダー、溶
媒、可塑剤などの有機ビヒクルの構成成分や組成につい
ては、特に制約はなく、種々のものを用いることが可能
である。
【0046】それから、原料スラリーを、例えばドク
ターブレードを用いたキャスティング法により、フィル
ム上にシート成形して、例えば、0.1mm厚のグリーン
シートを作製する。
【0047】次に、このグリーンシートを乾燥させた
後、フィルムから剥離し、これを所定の寸法に打ち抜い
て、多層基板製造用のグリーンシートを得る。
【0048】[拘束層用のグリーンシートの作製]次
に、無収縮工法に用いるための、拘束層用のグリーンシ
ートの製造方法について説明する。なお、拘束層用のグ
リーンシートとは、上述の多層基板用のグリーンシート
の焼成工程では焼結しない無機系材料を主成分とするグ
リーンシートであり、多層基板を構成するグリーンシー
トの積層圧着体の両面又は片面に積層され、その状態で
焼成を行った後、除去されることになる層として機能す
るものである。
【0049】まず、Al粉末を用意し、有機バ
インダー及びトルエン(溶媒)を添加混合して、ボール
ミルにより十分に混練し、均一に分散させて減圧下で脱
泡処理することにより原料スラリーを調製する。なお、
バインダー、溶媒、可塑剤などの有機ビヒクルの構成成
分や組成については、特に制約はなく、種々のものを用
いることが可能である。
【0050】それから、原料スラリーを、例えばドク
ターブレードを用いたキャスティング法により、フィル
ム上にシート成形して、例えば、0.1mm厚のグリーン
シートを作製する。
【0051】次に、このグリーンシートを乾燥させた
後、フィルムから剥離し、これを所定の寸法に打ち抜い
て、拘束層用のグリーンシートを得る。
【0052】[多層基板の作製]次に、多層基板の製造
方法について説明する。 まず、ガラス含有絶縁層(絶縁体層)用のグリーンシ
ートにビアホール用の孔を形成し、孔に導体ペーストや
導体粉を充填してビアホールを形成する。
【0053】その後、各グリーンシート上に、インダ
クタ、キャパシタなどの受動素子を形成するための電極
(ランド)や所定の配線パターンなどを形成するための
電極ペースト(この実施形態ではAgを導電成分とする
電極ペースト)をスクリーン印刷などの方法によって所
定のパターンとなるように印刷、形成するとともに、必
要に応じて、厚膜抗体を形成するための抵抗体材料ペー
ストをスクリーン印刷などの方法によって印刷、形成す
る。なお、この実施形態では、電極ペーストとしてAg
を導電成分とする電極ペーストを用いているが、電極ペ
ーストの種類に特別の制約はなく、Ag/Pt粉末やA
g/Pd粉末などを導電成分とする電極ペーストなど、
種々の電極ペーストを用いることが可能である。
【0054】そして、得られたグリーンシートをそれ
ぞれ所定枚数積層するとともに、その積層体の上下両面
側に、上述のようにして作製した拘束層用のグリーンシ
ートを所定枚数積層した後、圧着し、積層圧着体を形成
する。
【0055】次に、上記積層圧着体を、必要に応じ
て、適当な大きさに切断したり、あるいは分割溝を形成
したりした後、例えば、800〜1100℃程度の温度
条件で焼成する。その後、拘束層を除去することによ
り、図2に示すような多層基板2が得られる。なお、図
2において、図1と同一符号を付した部分は、図1と同
一の部分を示している。
【0056】それから、多層基板2にチップコンデン
サ7や半導体デバイス8などの実装部品を搭載すること
によって、図1に示すような多層モジュール1が得られ
る。
【0057】[特性評価用の試料の作製]図3に示すよ
うに、基板用のグリーンシート12に、はんだ付け性及
び電極固着強度を測定するための、2mm□の電極(ラン
ド)11を形成し、このグリーンシート12を表層に配
置し、下層に電極(ランド)の形成されていない基板用
のグリーンシートを複数枚積層し、圧着成形した後、成
形体を400℃までは1.5℃/minの速度で昇温
し、400℃〜910℃までは20℃/minで昇温す
るとともに、910℃で15min保持して焼成を行っ
た後、拘束層を除去することにより、特性評価用の試料
を得た。
【0058】それから、得られた評価用の試料につい
て、はんだ付け性及び電極固着強度を調べた。その結果
を表2に示す。
【0059】
【表2】
【0060】表2において、試料番号に*印を付したも
のは本願発明の範囲外のものである。はんだ付け性は、
2mm□のランドを溶融はんだ(Sn−Pbはんだ)にデ
ィッピングすることにより評価した。電極固着強度は、
はんだ付け性を評価した2mm□ランドにL字型のリード
線をSn−Pbはんだを用いてはんだ付けした後、引張
り試験を行い、破壊するときの値を電極固着強度とし
た。なお、上記電極固着強度の測定は、島津製オートグ
ラフを用いて行った。
【0061】また、表2におけるはんだ付け性及び電極
固着強度の判断基準は以下の通りである。 (はんだ付け性)はんだ付け性については、ランドのは
んだ濡れ面積がランド面積の95%以上の場合を良好
(○)、95%未満の場合を不良(×)として評価し
た。 (電極固着強度)また、電極固着強度については、ラン
ドにL字型のリード線をSn−Pbはんだを用いてはん
だ付けした後の引張り試験の破壊時の値が20N/2mm
□(5N/mm)以上の場合を良好(○)、20N/2
mm□(5N/mm)未満の場合を不良(×)として評価
した。
【0062】表2より、本願発明の実施形態にかかる試
料については、はんだ付け性及び電極固着強度のいずれ
についても良好な結果が得られることがわかる。すなわ
ち、本願発明によれば、結晶化ガラスの、結晶化による
ガラス粘度の上昇を抑制して、電極の、ガラス含有絶縁
層への固着強度を向上させることが可能になるととも
に、電極に多量のガラス成分を含有させる必要がなくな
るため、電極のはんだ付け性を良好に保つことが可能に
なる。
【0063】一方、結晶化ガラスの結晶化前の粘度が1
6.0Pa・sを超える、表1の番号3の結晶化ガラス
粉末(SiO−CaO−Al−B系のガ
ラスであって,結晶化前の粘度106.2Pa・s、結
晶化開始温度890℃のガラス)を用いた場合(表2の
試料番号3,7,10)には、良好な固着強度を有する
電極が得られないことがわかる。
【0064】なお、表2には示していないが、ガラス含
有絶縁層の、焼成前のガラス成分含有量が80体積%を
超えるとはんだ付け性が低下する傾向があり、また、ガ
ラス含有絶縁層の、焼成前のガラス成分含有量が45体
積%を下回ると、電極固着強度が低下する傾向がある。
さらに、結晶化ガラスの結晶化前の粘度が105.0
a・s以下のガラスを用いた場合には、はんだ付け性が
低下する傾向がある。
【0065】以上の結果から、本願発明において、結晶
化ガラスの割合を、45〜80体積%の範囲とし、結晶
化ガラスの結晶化前の粘度を、105.0Pa・s〜10
6.0Pa・sの範囲とすることが望ましい。
【0066】なお、本願発明は、上記実施形態に限定さ
れるものではなく、ガラス含有絶縁層を構成する材料の
種類や組成、ガラス含有絶縁層中の結晶化ガラスの割
合、電極を構成する導電成分の種類、具体的な焼成条件
などに関し、発明の要旨の範囲内において、種々の応
用、変形を加えることが可能である。
【0067】
【発明の効果】上述のように、本願発明(請求項1)の
多層基板は、ガラス含有絶縁層に、結晶化前の粘度が1
6.0Pa・s以下の結晶化ガラスを含有させるように
しているので、焼成時に、ガラス含有絶縁層に含まれる
結晶化ガラスが結晶化することによるガラス粘度の上昇
を抑制し、電極の、ガラス含有絶縁層への固着強度を向
上させることが可能になるとともに、電極に多量のガラ
ス成分を含有させる必要がなくなるため、電極のはんだ
付け性を良好に保つことが可能になる。
【0068】また、請求項2の多層基板のように、ガラ
ス含有絶縁層が、結晶化前の粘度が106.0Pa・s以
下の結晶化ガラスとセラミックスを含有しているととも
に、結晶化ガラスの割合が45〜80体積%の範囲にあ
り、かつ、ガラス含有絶縁層と電極が同時に焼成された
構成とすることにより、結晶化ガラスの、結晶化による
ガラス粘度の上昇を抑制し、電極の、ガラス含有絶縁層
への固着強度を向上させることが可能になるとともに、
電極に多量のガラス成分を含有させる必要がなくなるた
め、電極のはんだ付け性の低下の防止することができる
ようになる。
【0069】また、請求項3の多層基板のように、結晶
化ガラスとして、結晶化前の粘度が105.0Pa・s〜
106.0Pa・sの範囲にあるものを用いるようにした
場合、結晶化ガラスの、結晶化によるガラス粘度の上昇
をより確実に抑制することが可能になり、電極の、ガラ
ス含有絶縁層への固着強度を向上させることが可能にな
るとともに、電極のはんだ付け性を良好に保つことが可
能になる。
【0070】また、請求項4の多層基板のように、ガラ
ス含有絶縁層を、結晶化ガラス、又は結晶化ガラスとセ
ラミックスから構成するとともに、結晶化ガラスとし
て、結晶化開始温度が800℃〜900℃のものを用い
るようにした場合、結晶化ガラスの、結晶化によるガラ
ス粘度の上昇を確実に抑制して、電極の、ガラス含有絶
縁層への固着強度を向上させることが可能になるととも
に、電極のはんだ付け性を良好に保つことが可能にな
る。
【0071】また、本願発明によれば、電極のガラス含
有絶縁層への初期固着強度を向上させることが可能にな
るので、請求項5のように、引張り試験における、電極
のガラス含有絶縁層への初期固着強度を、平均で5N/
mm以上とすることが可能になる。
【0072】また、本願発明においては、電極材料とし
て種々の材料を用いることが可能であるが、請求項6の
ように、電極材料としてAgを主たる導電成分とするも
のを用いるようにした場合、固着強度に優れた低抵抗の
電極を形成することが可能になり、本願発明をさらに実
効あらしめることが可能になる。
【0073】また、本願発明(請求項7)の多層基板の
製造方法は、結晶化前の粘度が10 6.0Pa・s以下の
結晶化ガラスを含むグリーンシートの表面に電極形成用
の電極ペーストを付与する工程と、電極ペーストを付与
したグリーンシートを積層、圧着して、積層圧着体を形
成する工程と、積層圧着体を焼成する工程を経て多層基
板を製造するようにしているので、ガラス含有絶縁層へ
の固着強度に優れ、かつ、十分なはんだ付け性を有する
電極を備えた多層基板を確実に製造することができるよ
うになる。
【0074】また、請求項8の多層基板の製造方法のよ
うに、グリーンシートとして、結晶化前の粘度が10
6.0Pa・s以下の結晶化ガラスとセラミックスを含有
し、結晶化ガラスの割合が45〜80体積%の範囲にあ
るグリーンシートを用いるようにした場合、結晶化ガラ
スの、結晶化によるガラス粘度の上昇を抑制し、電極と
ガラス含有絶縁層との濡れ性を向上させることが可能に
なり、ガラス含有絶縁層への固着強度に優れ、かつ、十
分なはんだ付け性を有する電極を備えた多層基板を確実
に製造することが可能になる。
【0075】また、請求項9の多層基板の製造方法のよ
うに、結晶化ガラスとして、結晶化前の粘度が105.0
Pa・s〜106.0Pa・sの範囲にあるものを用いる
ようにした場合、結晶化ガラスの、結晶化によるガラス
粘度の上昇をより確実に抑制することが可能になり、ガ
ラス含有絶縁層への固着強度に優れ、かつ、十分なはん
だ付け性を有する電極を備えた多層基板を確実に製造す
ることができるようになる。
【0076】また、請求項10の多層基板の製造方法の
ように、グリーンシートとして、結晶化ガラス、又は結
晶化ガラスとセラミックスを含有し、かつ、結晶化ガラ
スの結晶化開始温度が800〜900℃の範囲にあるグ
リーンシートを用いることにより、結晶化ガラスの、結
晶化によるガラス粘度の上昇を確実に抑制して、電極と
ガラス含有絶縁層との濡れ性を向上させることが可能に
なり、ガラス含有絶縁層への固着強度に優れ、かつ、十
分なはんだ付け性を有する電極を備えた多層基板を確実
に製造することができるようになる。
【0077】また、本願発明においては、電極材料とし
て種々の材料を用いることが可能であるが、請求項11
の多層基板の製造方法のように、電極材料としてAgを
主たる導電成分とするものを用いるようにした場合、固
着強度に優れた低抵抗の電極を形成することが可能にな
り、本願発明をさらに実効あらしめることが可能にな
る。
【0078】また、請求項12の多層基板の製造方法の
ように、Agを主たる導電成分とする電極ペーストとし
て、ガラスが含まれていない電極ペーストを用いること
により、低抵抗で、固着強度及びはんだ付け性に優れた
電極を形成することができるようになり、本願発明をよ
り実効あらしめることができる。
【0079】また、請求項13の多層基板の製造方法の
ように、Agを主たる導電成分とする電極ペーストとし
て、Pb、Bi、Cr、Cu、Mn、Co、Znの少な
くとも1種を含有する電極ペーストを用いることによ
り、さらなる電極固着強度の向上が期待できる。
【0080】また、請求項14の多層基板の製造方法の
ように、積層圧着体を焼成するにあたって、無収縮工法
を適用することにより、平面方向の収縮ががなく、しか
も、電極固着強度が大きく、かつ、はんだ付け性に優れ
た多層基板を製造することが可能になり、このようにし
て製造される多層基板を用いることにより、実装部品が
所望の位置に確実に実装されたハイブリッドICなどの
電子部品を効率よく製造することが可能になる。
【図面の簡単な説明】
【図1】本願発明の一実施形態にかかる多層基板を用い
た多層モジュールの要部を示す断面図である。
【図2】本願発明の一実施形態にかかる多層基板の要部
を示す断面図である。
【図3】電極固着強度評価用の電極ランドパターンを示
す平面図である。
【符号の説明】
1 多層モジュール 2 多層基板 3 ビアホール 4 電極(内部電極層) 5 電極(表面導体層) 6 厚膜抵抗体 7 チップ型コンデンサ 8 半導体デバイス 9 ガラス含有絶縁層(絶縁体層) 11 電極(ランド) 12 基板用のセラミックグリーンシート
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4E351 AA07 BB01 BB24 BB31 CC12 DD05 DD51 EE04 GG01 5E346 CC18 CC31 CC32 DD13 EE29 HH07 HH11

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】表面に電極が形成されたガラス含有絶縁層
    が積層された構造を有する多層基板において、 (a)前記ガラス含有絶縁層が結晶化ガラスを含有するも
    のであり、 (b)前記結晶化ガラスの結晶化前の粘度が106.0Pa
    ・s以下であることを特徴とする多層基板。
  2. 【請求項2】(a)前記ガラス含有絶縁層が、結晶化ガラ
    スとセラミックスを含有し、 (b)前記ガラス含有絶縁層中の結晶化ガラスの割合が4
    5〜80体積%の範囲にあり、かつ、結晶化ガラスの結
    晶化前の粘度が106.0Pa・s以下であるとともに、 (c)前記ガラス含有絶縁層が、表面に形成された電極と
    同時に焼成されていることを特徴とする請求項1記載の
    多層基板。
  3. 【請求項3】前記結晶化ガラスの結晶化前の粘度が10
    5.0Pa・s〜106.0Pa・sの範囲にあることを特徴
    とする請求項1又は2記載の多層基板。
  4. 【請求項4】前記ガラス含有絶縁層中の結晶化ガラスの
    結晶化開始温度が800℃〜900℃の範囲にあること
    を特徴とする請求項1〜3のいずれかに記載の多層基
    板。
  5. 【請求項5】引張り試験における、前記電極の前記ガラ
    ス含有絶縁層への初期固着強度が、平均で5N/mm
    上であることを特徴とする請求項1〜4のいずれかに記
    載の多層基板。
  6. 【請求項6】前記電極が、Agを主たる導電成分とする
    電極であることを特徴とする請求項1〜5のいずれかに
    記載の多層基板。
  7. 【請求項7】表面に電極が形成されたガラス含有絶縁層
    が積層された構造を有する多層基板の製造方法であっ
    て、 結晶化前の粘度が106.0Pa・s以下の結晶化ガラス
    を含むグリーンシートの表面に電極形成用の電極ペース
    トを付与する工程と、 前記電極ペーストを付与したグリーンシートを積層、圧
    着して、積層圧着体を形成する工程と、 前記積層圧着体を焼成する工程とを具備することを特徴
    とする多層基板の製造方法。
  8. 【請求項8】前記結晶化ガラスを含むグリーンシートと
    して、 (a)結晶化ガラスとセラミックスを含有し、 (b)結晶化ガラスの割合が45〜80体積%の範囲にあ
    り、かつ、 (c)結晶化ガラスの結晶化前の粘度が106.0Pa・s
    以下であるグリーンシートを用いることを特徴とする請
    求項7記載の多層基板の製造方法。
  9. 【請求項9】前記結晶化ガラスとして、結晶化前の粘度
    が105.0Pa・s〜106.0Pa・sの範囲にある結晶
    化ガラスを用いることを特徴とする請求項7又は8記載
    の多層基板の製造方法。
  10. 【請求項10】前記グリーンシートとして、結晶化ガラ
    スとセラミックスを含有し、かつ、前記結晶化ガラスの
    結晶化開始温度が800〜900℃の範囲にあるグリー
    ンシートを用いることを特徴とする請求項7〜9のいず
    れかに記載の多層基板の製造方法。
  11. 【請求項11】前記電極形成用の電極ペーストとして、
    Agを主たる導電成分とする電極ペーストを用いること
    を特徴とする請求項7〜10のいずれかに記載の多層基
    板の製造方法。
  12. 【請求項12】前記Agを主たる導電成分とする電極ペ
    ーストとして、ガラスが含まれていない電極ペーストを
    用いることを特徴とする請求項11記載の多層基板の製
    造方法。
  13. 【請求項13】前記Agを主たる導電成分とする電極ペ
    ーストとして、Pb、Bi、Cr、Cu、Mn、Co、
    Znの少なくとも1種を含有する電極ペーストを用いる
    ことを特徴とする請求項11又は12記載の多層基板の
    製造方法。
  14. 【請求項14】前記積層圧着体を焼成するにあたって、
    前記積層圧着体の両面又は片面に、前記積層圧着体の焼
    成温度では焼結しない無機系材料からなる拘束層を積層
    し、その状態で焼成を行った後、前記拘束層を除去する
    方法(無収縮工法)を適用することを特徴とする請求項
    7〜13のいずれかに記載の多層基板の製造方法。
JP2000220185A 2000-07-21 2000-07-21 多層基板及びその製造方法 Expired - Lifetime JP3785903B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000220185A JP3785903B2 (ja) 2000-07-21 2000-07-21 多層基板及びその製造方法
EP01116441A EP1178714A2 (en) 2000-07-21 2001-07-06 Multilayer board and method for making the same
US09/903,039 US20020034614A1 (en) 2000-07-21 2001-07-11 Multilayer board and method for making the same
CN01124864A CN1335745A (zh) 2000-07-21 2001-07-17 多层板及其制造方法
KR1020010043769A KR20020009441A (ko) 2000-07-21 2001-07-20 다층 기판 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000220185A JP3785903B2 (ja) 2000-07-21 2000-07-21 多層基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002043757A true JP2002043757A (ja) 2002-02-08
JP3785903B2 JP3785903B2 (ja) 2006-06-14

Family

ID=18714837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000220185A Expired - Lifetime JP3785903B2 (ja) 2000-07-21 2000-07-21 多層基板及びその製造方法

Country Status (5)

Country Link
US (1) US20020034614A1 (ja)
EP (1) EP1178714A2 (ja)
JP (1) JP3785903B2 (ja)
KR (1) KR20020009441A (ja)
CN (1) CN1335745A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203631A (ja) * 2004-01-16 2005-07-28 Ngk Spark Plug Co Ltd 多層セラミック基板およびその製造方法
US6942833B2 (en) 2002-02-26 2005-09-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
JP2008085040A (ja) * 2006-09-27 2008-04-10 Kyocera Corp 多層基板およびその製造方法
JP2009234912A (ja) * 2009-07-16 2009-10-15 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6776861B2 (en) * 2002-06-04 2004-08-17 E. I. Du Pont De Nemours And Company Tape composition and process for internally constrained sintering of low temperature co-fired ceramic
CN101341808B (zh) 2006-05-29 2010-06-23 株式会社村田制作所 陶瓷多层基板的制造方法
JP5737388B2 (ja) * 2011-03-28 2015-06-17 株式会社村田製作所 ガラスセラミック基板およびその製造方法
CN112750552A (zh) * 2020-12-25 2021-05-04 邯郸学院 烧结银浆料及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
JPH01128592A (ja) * 1987-11-13 1989-05-22 Nec Corp セラミック多層配線基板の絶縁層の製造方法
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
JPH0918148A (ja) * 1995-06-30 1997-01-17 Kyocera Corp 低温焼成セラミック多層回路基板の製造方法
KR0173233B1 (ko) * 1995-07-31 1999-05-01 이형도 저유전율 다층 세라믹 회로기판의 제조방법
JP3420426B2 (ja) * 1996-04-26 2003-06-23 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6942833B2 (en) 2002-02-26 2005-09-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
JP2005203631A (ja) * 2004-01-16 2005-07-28 Ngk Spark Plug Co Ltd 多層セラミック基板およびその製造方法
JP2008085040A (ja) * 2006-09-27 2008-04-10 Kyocera Corp 多層基板およびその製造方法
JP2009234912A (ja) * 2009-07-16 2009-10-15 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Also Published As

Publication number Publication date
US20020034614A1 (en) 2002-03-21
JP3785903B2 (ja) 2006-06-14
EP1178714A2 (en) 2002-02-06
KR20020009441A (ko) 2002-02-01
CN1335745A (zh) 2002-02-13

Similar Documents

Publication Publication Date Title
JP4817951B2 (ja) 厚膜導体組成物ならびにltcc回路およびデバイスにおけるその使用
GB2367425A (en) Composite monolithic elctronic component
WO2007032167A1 (ja) セラミック多層基板およびその製造方法
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP2001307547A (ja) 導電性組成物およびそれを用いた印刷回路板
KR100617436B1 (ko) Ltcc 테이프를 위한 후막 도체 페이스트 조성물
JP3785903B2 (ja) 多層基板及びその製造方法
JP3818030B2 (ja) 多層基板の製造方法
JP4038602B2 (ja) 導電性ペースト及びセラミック多層基板
JP2002362987A (ja) 電子部品およびその製造方法
JPH05221686A (ja) 導体ペースト組成物および配線基板
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JPH1116418A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP3666308B2 (ja) 導電性ペーストおよびセラミック電子部品
EP1184882A1 (en) Conductor pattern built in multilayer board, multilayer board having built-in conductor pattern, and method of manufacturing multilayer board
JPH11284296A (ja) 配線基板
JPH1153940A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JPH11186727A (ja) 配線基板およびその製造方法
JP3934910B2 (ja) 回路基板
JP4632472B2 (ja) 銅導体組成物及びこれを用いた配線基板
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法
JP3631590B2 (ja) 配線基板
JP2000182435A (ja) 導電性ペースト及びセラミック電子部品
JP2001284489A (ja) 積層回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051230

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3785903

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

EXPY Cancellation because of completion of term