CN1335745A - 多层板及其制造方法 - Google Patents

多层板及其制造方法 Download PDF

Info

Publication number
CN1335745A
CN1335745A CN01124864A CN01124864A CN1335745A CN 1335745 A CN1335745 A CN 1335745A CN 01124864 A CN01124864 A CN 01124864A CN 01124864 A CN01124864 A CN 01124864A CN 1335745 A CN1335745 A CN 1335745A
Authority
CN
China
Prior art keywords
glass
crystallization
electrode
layer
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01124864A
Other languages
English (en)
Inventor
川上弘伦
二轮义人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1335745A publication Critical patent/CN1335745A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Glass Compositions (AREA)

Abstract

多层板,包括多层含玻璃的绝缘层的层压板,每层含玻璃的绝缘层表面上有电极。每层含玻璃的绝缘层含能结晶的玻璃。能结晶的玻璃结晶前的粘度是106.0Pa.S以下。该多层板的制造方法是:制备含能结晶的玻璃的多层生片,能结晶的玻璃结晶前的粘度是106.0Pa.S。每层生片的表面上加形成电极的电极浆料。有电极浆料的多层生片叠置并压紧,制成致密的层压板。最后烧结致密层压板。

Description

多层板及其制造方法
本发明涉及多层板及其制造方法。本发明具体涉及用能在低温下烧结的玻璃陶瓷材料的多层板及其制造方法。
要求提高电子设备，特别是要贴装到电路板上的半导体集成电路(IC)和其它表面帖装器件的功能和减少它们的尺寸。为了满足该要求，已开发在实际上广泛使用的各种陶瓷多层板，它是把其上加有形成电极用的电极浆料的多层陶瓷生片层叠并烧结制成的。
近年来，已开发和广泛使用了能在低温下烧结的玻璃或含玻璃的材料，例如玻璃陶瓷材料制成的多层板。由于这些多层板含机械强度不足的玻璃材料作原始组分，能结晶的玻璃用作玻璃组分，或加陶瓷材料的基本量，以提高机械强度。
银(Ag)电极浆料在多层板制造中广泛用于形成电极。用Ag粉或Ag和氧化银料的混合物构成的Ag浆用作化学粘接剂加到用含高比例的陶瓷材料的能结晶的玻璃的板上时，它们同时烧结，以获得高强度板，由于结晶使玻璃的粘度增大，造成银(Ag)导体的浸润性不足，由此造成电极与板的粘接强度不足。
能获得电极的足够的粘接强度的可行方法是，给Ag浆加玻璃组分，能提高Ag浆对板的浸润性。
但是，这种情况下，玻璃组分与电极表面分离，因而损坏了电极的焊接性能。
发明概述
本发明提供一种多层板，它包括对含玻璃的绝缘层有高的粘接强度的电极，它具有令人满意的焊接性能，及多层板的制造方法。
按本发明的第1方案，多层板包括含玻璃的多层绝缘层的层压板，每层绝缘层的表面上设有电板，其中，含玻璃的每层绝缘层含结晶玻璃，结晶之前的结晶玻璃的粘度是106.0Pa.S以下。
由于按本发明的多层板的含玻璃的绝缘层含结晶前的粘度为106.0Pa.S以下的结晶玻璃。烧结过程中，能抑制由于结晶造成的触结晶的玻璃的粘度明显增大，因而能保证电极和含玻璃的绝缘层之间有足够的浸润性。
因此，能提高电极与含玻璃的绝缘层之间的粘接强度。而且，电极中不含大量的玻璃组分，因此，能防止因玻璃组分的剥离造成的焊接性能降低。
本发明也能用于主要由能结晶的玻璃构成的含玻璃的绝缘层，也能用于用含能结晶的玻璃和陶瓷的材料制成的含玻璃的绝缘层，或者用含能结晶的玻璃，非晶玻璃和陶瓷的材料制成的绝缘层。
要求由性能和机械性能的实际值时，最好用含能结晶的玻璃和陶瓷的材料作构成含玻璃的绝缘层的材料。
含玻璃的绝缘层最好还含陶瓷，在含玻璃的绝缘层中的能结晶的玻璃的比例范围是45至80体积％，结晶之前的能结晶的玻璃的粘度是106.0Pa.S以下，含玻璃的绝缘层和它的表面上形成的电极同时烧结。
用这种构形，能抑制同结晶造成的玻璃粘度的增大，能提高电极与含玻璃的绝缘层之间的粘接强度。而且，电极不含大量的玻璃组分，因此，能保持令人满意的电极焊接性能。
能结晶的玻璃在结晶前的粘度范围最好是105.0Pa.S至106.0Pa.S。用这种能结晶的玻璃能真正抑制因结晶造成的玻璃粘度增大。
能结晶的玻璃的结晶温度范围最好是800℃至900℃。用这种能结晶的玻璃，在温度范围为800℃至1100℃的较低烧结温度下烧结的过程中，能真正抑制由于结晶造成的能结晶的玻璃的粘度增大，提高电极对含玻璃的绝缘层的粘接强度，不会损坏电极的焊接性能。
电极与含玻璃的绝缘层在张力强度测试中的初始粘接强度的平均值是5N/mm2。
电极最好包含银作为主要导电组分。
尽管本发明中电极可含任何材料，电极材料有含Ag作为主要导电组分，它有高粘接强度和低电阻值。有这种结构的多层板适用于高频应用范围。
按本发明第2方案，制造多层板的方法中，多层板包括：层压的含玻璃的多层绝缘层，每层绝缘层的表面上设有电极。方法包括以下步骤：制备多层生片，每层生片含能结晶的玻璃，在结晶前能结晶的玻璃的粘度是106.0Pa.S以下；在生片表面上加用于形成电极的电极浆料，层压有电极浆料的多层生片，形成压紧的层压板，并烧结压紧的层压板。
该方法能制成有电极的多层板，电极和含玻璃的绝缘层有高的粘接强度，电极有足够的焊接性能。
生片最好还包括陶瓷生征，生片中能结晶的玻璃的比例范围是45体积％至80体积％，能结晶的玻璃结晶前的粘度是106.0Pa.S以下。
用这种生片，能抑制因结晶造成的粘度增大，能提高电极和含玻璃的绝缘层之间的浸润性。制成的多层板设有的电极对含玻璃绝缘层有优良的粘接强度和足够好的焊接性。
能结晶的玻璃结晶前粘度范围最好是在105.0Pa.S至106.0Pa.S。用这种能结晶的玻璃能可靠地抑制因结晶造成的玻璃粘度增大，制成的多层板设有的电极对含玻璃绝缘层有优良的粘接强度和足够好的焊接性。
生片还包括陶瓷生片，能结晶的玻璃的结晶温度范围是800℃至900℃。用这种生片能可靠地抑制因结晶造成的能结晶的玻璃的玻璃粘度增大，制成的多层板设有的电极对含玻璃的绝缘层有优良的粘接强度和足够好的焊接性。
电极浆料最好含银作主要导电组分。本发明中尽管电极可含任何材料，有高粘接强度和低电阻值的电极材料含银作为主要导电组分。有这种结构的多层板适合于高频应用范围。
电极浆料最好不含玻璃。用不含玻璃的电析浆料能形成电阻值低和优良的粘接强度和优良的焊接性能，增强了本发明的优良。
电极浆料最好还包含选自Pb，Bi，Cr，Cu，Mn，Co和Zn中的至少一种材料。用这种电极浆料能进一步提高电极的粘接强度。
为使层压板致密，最好在致密层压板烧结步骤之前，在致密层压板的至少一面叠层没在烧结温度烧结过的含无机材料的限制层，烧结步骤之后，去掉限制层，由此，提供所谓的不收缩处理。
本发明的方法中，可用不收缩处理。即，烧结致密层压板，为了使层压板致密，在致密层压板的一面或两面上叠层没在烧结温度烧结过的含无机材料的限制层，烧结之后去掉限制层。
层压致板的烧结中的该不收缩处理制成的多层板，在平面方向不收缩，但有高的电极粘接强度和优良的焊接性能。用制成的多层板能有效生产其中在精确的预定位置安装有表面帖装元件的电子元件，例如混合集成电路。
通过以下参见附图对本发明的实施例的说明，本发明的其它特征和优点将变得清楚。
图1是用按本发明实施例的多层板的多层模块的主要部件的横截面图；
图2是按本发明实施例的多层板的主要部件的横截面图；
图3是用于提高电极粘接强度的电极区域图形的平面图。
现在将参见图1所示多层板说明本发明的实施例。
图1所示多层板2用于多层模块1。厚膜电阻器6，片式电容器和半导体器件8安装在多顶板2的顶面上。该多层板2有包括含玻璃的绝缘层9和内电极4的叠层结构，迷些膜层上的内电极4用设在含玻璃的绝缘层9中的通孔3电连接。
内电极4起到无源元件如电感器和电容器的电极功能，或至少用于电连接无源元件，地和厚膜电阻器6。
而且，多层板2的顶表面和底表面上形成表面电极5。顶表面上，表面电极5起连接表面帖装元件。如片式电容器7和半导体器件的引线功能，把表面帖装元件连接到多层板2，或者，用作引线，把厚膜电阻器连接到其它元件。底表面上，表面电极有作为I/O终端的功能，把多层板2连接到母板。
现在说明图1所示多层板的制造方法。
[制备用于多层板的生片]
现在说明多层板制造中用的生片的制备。
(1)按表1所示的组分，结晶前的粘度和结晶温度，制备能结晶的玻璃粉。能结晶的玻璃粉1至3是以SiO2-CaO-Al2O3-B2O3为基的玻璃粉，它们的组分相同，但是，由于结晶前的粘度不同，结晶温度不同，所以各组分的比例或组分量不同。
表1
    编号     玻璃组分 结晶前粘度(Pa.S)     结晶温度
    1     SiO2-CaO-Al2O3-B2O3     105.5     840
    2     SiO2-CaO-Al2O3-B2O3     106.0     875
    3     SiO2-CaO-Al2O3-B2O3     106.2     890
    4     SiO2-MgO-Al2O3-B2O3     105.0     800
表1中每种玻璃粉的结晶前的粘度和结晶温度是用加压的平行板粘度计测得的。“结晶前的粘度”是指结晶前的最小粘度，“结晶温度”是指获得结晶前最小粘度时的温度。用40th Glass and Photonics Symposium(The Ceramic Society of Japan)中报道的“Viscosimetry of Powderd Glass by a Parallel Plate Method”进行测试。
(2)之后，按表2所示公式混合表1所示的能结晶的玻璃粉1至4和氧化铝(AL2O3)粉。
表2
  样品 玻璃粉含量(体积％) 氧化铝粉含量(体积％) 玻璃类型 焊接性能 电极粘接温度
    1     80     20     1     好     好
    2     80     20     2     好     好
    3     80     20     3     好     不好
    4     80     20     4     好     好
    5     60     40     1     好     好
    6     60     40     2     好     好
    7     60     40     3     好     不好
    8     60     40     4     好     好
    9     45     55     1     好     好
    10     45     55     2     好     好
    11     45     55     3     好     不好
    12     45     55     4     好     好
(3)有机粘接剂和作为溶剂的甲苯加入混合粉(陶瓷—玻璃粉混合物)，并在球磨机中充分混合，制备均匀的悬浮稀浆。在低压下给稀浆除泡。可用任何分子结构的溶媒，如粘接剂，溶剂和增塑剂，对它们没有限制。
(4)用例如用刮板的铸塑工艺把稀浆加到膜上，形成厚0.1mm的生片。
(5)干燥生片，去掉膜，把生片切割成预定的尺寸，用于形成多层板。
[制备用于限制层的生片]
现在说明不收缩工艺中用的限制层用的生片的制造方法。
用于限制层的生片主要用无机材料构成，它不在用于多层板的生片的烧结步骤中烧结。用于限制层的这些生片叠放在多层板生片的层压致密板的一面或两面上，并在烧结步骤后除掉这些限制层。
<1>Al2O3粉，有机粘接剂和作为溶剂的甲苯在球磨机中充分混合，在低压下给混合去泡，制备出均匀的悬浮稀浆。
可用任何分子式的有机溶媒，如粘接剂，溶剂和增塑剂，对它们没有限制。
<2>用例如刮板的铸塑法把稀浆材料加到膜上，形成厚0.1mm的生片。
<3>干燥生片，去掉膜，它切成有预定尺寸的生片，形成限制层。
[制备多层板]
现在说明多层板的制造方法。
<1>用于含玻璃的绝缘层的生片中形成孔，并填充导电浆料或导电粉，形成通孔。
<2>每个生片上，用丝网印刷法按预定的布线图形加电极浆料，形成无源元件，例如，由感器和电容器的电极。而且，如果需要，同样用丝网印刷法加电阻器材料浆料，形成厚度电阻器。
本实施例中，电极浆料含银作导电组分，不含玻璃。但是，本发明中，对电极浆料的种类没有限制，可用含例如Ag/Pt粉作导电组分的任何种类的电极浆料。
<3>层叠预定数量的制成生片，形成层压板，预定数量的用于限制层的上述生片层叠在层压板的顶面和底面上。压紧层压板，形成致密层压板。
<4>按需要致密层压板切成预定尺寸，或形成分割槽。在800℃至1100℃烧结致密层压板，去掉限制层，制备图2所示的多层板2。图2中与图1中相同的元件用相同的数字指示。
<5>表面帖装元件，如片式电容器7和半导体器件，安装在多层板2上，制备图1所示的多层模块1。
[制备用于评估特性的样品]
参见图3，边长为2mm的正方形电极区11用于测试多层板中用的带状生片12上形成的电极的焊接性能和电极粘接强度。该生片12放在没有电极区的多个下层生片的表层上。层压板压紧，压紧了的致密层压板按1.5℃/分钟的加热速度加热到400℃，并按20℃/分钟的加热速度加热到910℃，之后，在910℃保温15分钟，进行烧结。去掉限制层，制成用于评估性能的样品。
评估制成的样品的焊接性能和电极粘接强度。结果列于表2中。
把边长为2mm的正向电极区浸入熔化的Sn-Pb焊料中，评估焊接性能。
评估了焊接性能之后，用Sn-Pb焊料把L形引线丝焊到该边长为2mm的正方向电极区上，用Shimadzh Corporation生产的自动绘图仪用张力测试法测电极的粘接强度。取张力测试中该样品破坏时的张力值作为电极粘接强度。
表2中所示的确定焊接性能和电极粘接强度的关键参数如下：
(焊接性能)
焊料对电极区的浸润面积在95％以上时焊接性能评来“好”，焊料对电极区的浸润面积小于95％时焊接能评为“不好”。
(电极粘接强度)
用Sn-Pb焊料把电极区焊到L形引线丝的张力测试中，破坏强度是20N/2mm方(5N/2mm2)以上时，电极粘接强度评为“好”，小于20N/2mm2方(5N/mm2)时，评为“不好”。
表2中样品1，2，4至6，8至10和12的焊接特性和电极粘接强度均达到满意的等级标准。因此，按本发明，通过抑制因结晶造成的能结晶的玻璃的粘度增大，能提高电极与含玻璃的绝缘层之间的粘接强度。而且，电极不含大量的玻璃组分。因此，电极的焊接性能保持在令人满意的水平。
相反，表2中的样品3，7和10的电极粘接强度不满意，因为，这些样品用表1中样品3的用SiO2-Ca-Al2O3-B2O3为基的能结晶的玻璃粉，在结晶前的粘度为106.2Pa.S，该粘度大于本发明的粘度上限106.0Pa.S，结晶温度为890℃。
烧结前含玻璃的绝缘层中的玻璃层中的玻璃组分量超过80体积％时，焊接性能会降低，尽管表2中没显示。烧结前含玻璃的绝缘层中的玻璃组分量小于45体积％时，电极粘接强度会减小。
能结晶的玻璃结晶前的粘度是105.0Pa.S以下时，焊接性能会下降。
因此，本发明中，能结晶的玻璃含量范围是45-80体积％，结晶前的粘度范围是105.0Pa.S至106.0Pa.S。
本发明不限于上述的实施例，在本发明范围内能包括关于对应和构成含玻璃的绝缘层的材料组分和类型的改变和改进，改变含玻璃的绝缘层中的可结晶玻璃的含量，构成电极的导电组分和烧结条件的改变和改进。
尽管已用本发明特有的实施例说明了本发明，但对本行业技术人员而言显然会有许多其它的变化和改进。因而，本发明不限于这里具体公开的实施例。

Claims (14)

1.多层板，包括多层含玻璃的绝缘层的层压板，每层含玻璃的绝缘层的表面上都有电极，其中，每层含玻璃的绝缘层包含能结晶的玻璃，和，能结晶的玻璃在结晶前的粘度是106.0Pa.S以下。
2.按权利要求1的多层板，其中，含玻璃的绝缘层还包含陶瓷，含玻璃的绝缘层中的能结晶玻璃的比例是45-80体积％，结晶前的能结晶的玻璃的粘度是106.0Pa.S以下，含玻璃的绝缘层和其表面上形成的电极同时烧结。
3.按权利要求1的多层板，其中，结晶前的能结晶的玻璃的粘度范围是105.0Pa.S至106.0Pa.S。
4.按权要求1的多层板，其中，能结晶的玻璃的结晶温度范围是800℃至900℃。
5.按权利要求1的多层板，电极与含玻璃的绝缘层的平均粘接强度是5N/mm2以上。
6.按权利要求1至5中任一项的多层板，其中，电极含银作主要导电组分。
7.多层板的制造方法，多层板包括多层含玻璃的绝缘层的层压板，每层含玻璃的绝缘层的表面上有电极，方法包括以下步骤：
制备含能结晶的玻璃的生片，能结晶的玻璃结晶前的粘度是106.0Pa.S以下；
每层生片上加形成电极用的电极浆料；
叠层和压紧有电极浆料的多层生片，制成致密层压板；和烧结致密层压板。
8.按权利要求7的多层板的制造方法，其中，生片还含陶瓷，生片中能结晶的玻璃的比例是45至80体积％，结晶前的能结晶的玻璃的粘度是106.0Pa.S以下。
9.按权利要求7的多层板的制造方法，其中，结晶前的能结晶的玻璃的粘度范围是105.0Pa.S至106.0Pa.S。
10.按权利要求7的多层板的制造方法，其中，生片还包含陶瓷，能结晶的玻璃的结晶温度范围是800℃至900℃。
11.按权利要求7的多层板制造方法，其中，电极浆料含银作主要导电组分。
12.按权利要求11的多层板制造方法，其中，电极浆料基本不含玻璃。
13.按权利要求11的多层板制造方法，其中，电极浆料还含选自Pb，Bi，Cr，Cu，Mn，Co和Zn中的至少一种材料。
14.按权利要求7的多层板制造方法，其中，含玻璃的绝缘层还含无机材料，所述的无机材料是在致密层压板的结烧步骤前层叠在致密层压板的至少一面上的没在致密层压板的烧结温度烧结的无机材料层，烧结步骤之后去掉该无机材料层。
CN01124864A 2000-07-21 2001-07-17 多层板及其制造方法 Pending CN1335745A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000220185A JP3785903B2 (ja) 2000-07-21 2000-07-21 多層基板及びその製造方法
JP220185/2000 2000-07-21

Publications (1)

Publication Number Publication Date
CN1335745A true CN1335745A (zh) 2002-02-13

Family

ID=18714837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01124864A Pending CN1335745A (zh) 2000-07-21 2001-07-17 多层板及其制造方法

Country Status (5)

Country Link
US (1) US20020034614A1 (zh)
EP (1) EP1178714A2 (zh)
JP (1) JP3785903B2 (zh)
KR (1) KR20020009441A (zh)
CN (1) CN1335745A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477727A (zh) * 2011-03-28 2013-12-25 株式会社村田制作所 玻璃陶瓷基板及其制造方法
CN112750552A (zh) * 2020-12-25 2021-05-04 邯郸学院 烧结银浆料及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003246680A (ja) 2002-02-26 2003-09-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法
US6776861B2 (en) * 2002-06-04 2004-08-17 E. I. Du Pont De Nemours And Company Tape composition and process for internally constrained sintering of low temperature co-fired ceramic
JP2005203631A (ja) * 2004-01-16 2005-07-28 Ngk Spark Plug Co Ltd 多層セラミック基板およびその製造方法
KR100989342B1 (ko) 2006-05-29 2010-10-25 가부시키가이샤 무라타 세이사쿠쇼 세라믹 다층기판의 제조 방법
JP4869005B2 (ja) * 2006-09-27 2012-02-01 京セラ株式会社 多層基板の製造方法
JP2009234912A (ja) * 2009-07-16 2009-10-15 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62287658A (ja) * 1986-06-06 1987-12-14 Hitachi Ltd セラミックス多層回路板
JPH01128592A (ja) * 1987-11-13 1989-05-22 Nec Corp セラミック多層配線基板の絶縁層の製造方法
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
JPH0918148A (ja) * 1995-06-30 1997-01-17 Kyocera Corp 低温焼成セラミック多層回路基板の製造方法
KR0173233B1 (ko) * 1995-07-31 1999-05-01 이형도 저유전율 다층 세라믹 회로기판의 제조방법
JP3420426B2 (ja) * 1996-04-26 2003-06-23 京セラ株式会社 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103477727A (zh) * 2011-03-28 2013-12-25 株式会社村田制作所 玻璃陶瓷基板及其制造方法
US9466425B2 (en) 2011-03-28 2016-10-11 Murata Manufacturing Co., Ltd. Glass ceramic substrate and method for producing the same
CN112750552A (zh) * 2020-12-25 2021-05-04 邯郸学院 烧结银浆料及其制备方法

Also Published As

Publication number Publication date
JP3785903B2 (ja) 2006-06-14
EP1178714A2 (en) 2002-02-06
JP2002043757A (ja) 2002-02-08
KR20020009441A (ko) 2002-02-01
US20020034614A1 (en) 2002-03-21

Similar Documents

Publication Publication Date Title
US6426551B1 (en) Composite monolithic electronic component
JP5090185B2 (ja) セラミック多層基板の製造方法
CN101371624A (zh) 导体浆料、多层陶瓷基板以及多层陶瓷基板的制造方法
KR100344923B1 (ko) 하이브리드 적층체 및 이의 제조방법
CN1229209C (zh) 陶瓷多层基板的制造方法和未烧成的复合叠层体
CN1335745A (zh) 多层板及其制造方法
JP5293605B2 (ja) セラミック多層基板及びその製造方法
CN1637957A (zh) 用于ltcc带的厚膜导体糊状组合物
JP4780995B2 (ja) ガラスセラミック焼結体およびそれを用いた配線基板
CN1178566C (zh) 多层板及其制造方法
JPH05299288A (ja) 積層セラミックコンデンサの製造方法
JP2004273426A (ja) 導電ペーストおよびそれを用いたセラミック多層基板
JPH1116418A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP2009231542A (ja) ガラスセラミック多層配線基板およびその製造方法
JP2006108530A (ja) 抵抗ペーストおよびそれを使用した低温焼成ガラスセラミックス回路基板
JP3879276B2 (ja) セラミック多層基板の製造方法
JPH01166599A (ja) 積層セラミック基板の製造方法
JP4726107B2 (ja) 積層型電子部品の製造方法
JP2842705B2 (ja) コンデンサー内蔵複合回路基板
JP3934910B2 (ja) 回路基板
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JPS6070799A (ja) ガラスセラミックス多層配線基板のスルホ−ル導体用組成物
JP2005136147A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JPH08264370A (ja) 低温焼成セラミック誘電体及び低温焼成セラミック多層回路基板
JP2003133745A (ja) 多層セラミック基板用導体組成物

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication