CN1229209C - 陶瓷多层基板的制造方法和未烧成的复合叠层体 - Google Patents

陶瓷多层基板的制造方法和未烧成的复合叠层体 Download PDF

Info

Publication number
CN1229209C
CN1229209C CNB038004003A CN03800400A CN1229209C CN 1229209 C CN1229209 C CN 1229209C CN B038004003 A CNB038004003 A CN B038004003A CN 03800400 A CN03800400 A CN 03800400A CN 1229209 C CN1229209 C CN 1229209C
Authority
CN
China
Prior art keywords
layer
ceramic
shrinkage suppression
composite laminate
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB038004003A
Other languages
English (en)
Other versions
CN1514764A (zh
Inventor
川上弘伦
斋藤善史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1514764A publication Critical patent/CN1514764A/zh
Application granted granted Critical
Publication of CN1229209C publication Critical patent/CN1229209C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28B—SHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28B11/00—Apparatus or processes for treating or working the shaped or preshaped articles
    • B28B11/24—Apparatus or processes for treating or working the shaped or preshaped articles for curing, setting or hardening
    • B28B11/243—Setting, e.g. drying, dehydrating or firing ceramic articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457—Parallel ribs and/or grooves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Laminated Bodies (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

制造用以氧化铝粉末为主要成分的第一、第二收缩抑制层(14a)、(14b)夹持的以低温烧结性玻璃陶瓷粉末为主要成分的未烧成多层集合基板(13)的未烧成复合叠层体(11)。然后，在该未烧成复合叠层体(11)的一个主面(11a)上设置贯通第一收缩抑制层(14a)和未烧成多层集合基板(13)且没有抵达未烧成复合叠层体(11)的另一个主面(11b)的切槽(16)。然后在低温烧结性玻璃陶瓷粉末的烧结条件下，将设置了切槽(16)的未烧成复合叠层体(11)烧成后，去除具有未烧结状态的收缩抑制层(14a)和(14b)，取出多个陶瓷多层基板。由此，在获得尺寸精度高的陶瓷多层基板的同时，在分割多层集合基板取出多个陶瓷多层基板时难以产生分割不良现象。

Description

陶瓷多层基板的制造方法和未烧成的复合叠层体
技术领域
本发明涉及一种能够用于安装诸如半导体装置和叠层陶瓷电容器等的片状部件的陶瓷多层基板的制造方法，以及在此过程中得到的未烧成的复合叠层体，特别是涉及一种对大面积多层集合基板进行分割，获得多个陶瓷多层基板的陶瓷多层基板的制造方法。
背景技术
近些年来，电子领域中的电子部件的性能显著地提高，对大型计算机、移动通讯末端、个人计算机等信息处理装置的信息处理速度的高速化、装置小型化、多功能化贡献很大。作为这类电子部件中的一种部件，例如是将多个VLSI、ULSI等半导体装置安装在陶瓷基板上的多芯片模块(MCM)。在这种模块中，为了提高LSI的安装密度、各LSI之间良好地电连接，3维配置配线导体的陶瓷多层基板被屡次使用。
陶瓷多层基板是通过烧成将多个陶瓷生片层叠而成的未烧成多层集合基板得到。但是，若采用通常的方法烧成未烧成的多层集合基板，则多层集合基板向主面方向和厚度方向收缩，与此同时，特别是在主面方向上产生0.4～0.6％左右的尺寸误差。其结果，有时会使外部导体的位置精度下降，或者在内部导体中发生变形或应变或断线的情况。
特开平4-243978号公报介绍了将在下文介绍的陶瓷多层基板的制造方法。
首先，准备在1000℃以下的温度下能够烧结的玻璃陶瓷粉末以及在这种玻璃陶瓷粉末的烧结温度下不能烧结的氧化铝粉末。然后，使包含玻璃陶瓷粉末的陶瓷生片层叠，采用夹持着这种未烧成多层基板的方式设置包含氧化铝粉末的收缩抑制层，制作未烧成的复合叠层体。
然后，上述复合叠层体在玻璃陶瓷粉末的烧结条件下被烧成。此时，由于被包含在所述收缩抑制层内的氧化铝粉末实质上没有被烧结，因此在收缩抑制层上没有产生实质的收缩。由于通过这种作用，收缩抑制层约束上述未烧成多层基板，所以多层基板仅沿厚度方向收缩，沿主面方向的收缩被抑制。然后通过利用合适的方法去除收缩抑制层，获得陶瓷多层基板。
利用上述所谓无收缩工艺方法所获得的陶瓷多层基板，在主面方向也就是陶瓷生片的长度方向(X方向)和宽度方向(Y方向)的尺寸的精确度高，而且成为翘曲、变形少且高可靠性的陶瓷多层基板。
此外，为了高效地制造陶瓷多层基板，采用以下方法：集合多个陶瓷多层基板而制造多层集合基板，并沿预定分割线对该多层集合基板进行分割，从而一举获得多个陶瓷多层基板。
在分割上述多层集合基板时，在多层集合基板的主面上，形成沿所述预定分隔线的切槽，从而对所述多层集合基板的切割变得容易。
通常利用刀具或模具等，在未烧成的多层集合基板的主面上形成该切槽，如上述那样，在使用收缩抑制层制造陶瓷多层基板时，如特开平7-99263号公报所述，图3所示那样的切槽被形成。
图3是一个断面图，显示了设有未烧成的多层集合基板102、以夹持所述基板102的方式设置的第一收缩抑制层103、和第二收缩抑制层104的未烧成复合叠层体101的一部分。此外，在图3中，设置在多层集合基板102上的配线导体的图示被省略了，厚度方向的尺寸被放大了。
在图3中，未烧成的多层集合基板102具有多个包含玻璃陶瓷粉末的陶瓷生片107。此外，通过将预定数量的包含在上述玻璃陶瓷粉末烧结温度下不能烧结的氧化铝粉末等难烧结性粉末的生片108层叠，形成第一收缩抑制层103和第二收缩抑制层104。
按照下述方式制造这种未烧成复合叠层体101。
首先，通过将包含玻璃陶瓷粉末的陶瓷生片层叠，并沿所述层叠方向对其施压，获得具有多个陶瓷生片107的未烧成的多层集合基板102。然后在该未烧成的多层集合基板102的一个主面上，形成切槽106。
然后，通过使包含氧化铝粉末的生片108，夹持着未烧成的多层集合基板102而层叠，形成所述第一收缩抑制层103和第二收缩抑制104，从而获得未烧成的复合叠层体101。然后沿层叠方向对未烧成的复合叠层体101再次施压，包含在陶瓷生片107内的玻璃陶瓷粉末在烧结温度下被烧成。
然后，将在上述烧成工序中没有被实质烧结的未烧结的第一收缩抑制层103和第二收缩抑制层104除去，获得具有切槽106的烧结完毕的多层集合基板102。然后，沿切槽106对烧结后的多层集合基板102进行分割，获得单个的陶瓷多层基板。
如上所述，当在未烧成的多层集合基板102上形成切槽106时，需要预先对被层叠的多个陶瓷生片充分地施压，以使形成切槽时，各个陶瓷生片107不会移动。
但是，当对未烧成的复合叠层体101再次施压时，在已经被施压的未烧成的多层集合基板102、尚未被施压的第一收缩抑制层103和第二收缩抑制层104之间，难以获得充分的密合强度。其结果，第一收缩抑制层103、第二收缩抑制层104对陶瓷未烧结板107的约束力变小。在烧成时，有时不能充分地抑制陶瓷生片107的收缩，也就是不能充分地抑制未烧成的多层集合基板102的平面方向上的收缩。
此外，在将构成所述多层集合基板的陶瓷生片107和构成各收缩抑制层的生片108进行层叠的层叠工序过程中，由于进行被称作形成切槽106的不同的切削工作，出现生产效率下降的问题。
发明内容
本发明是鉴于上述问题提出的，其目的是提供一种能够以优异的生产率制造尺寸精度高、具有高可靠性的陶瓷多层基板的陶瓷多层基板的制造方法和通过此过程所获得的一种未烧成的复合叠层体。
也就是本发明提出一种陶瓷多层基板的制造方法，其具有下述工序：
(1)制造未烧成的复合叠层体的工序，所述未烧成的复合叠层体，在层叠以陶瓷粉末作为主要成分含有的多个陶瓷未烧结板而形成的未烧成多层集合基板的上下两个主面上，具有以在上述陶瓷粉末烧结温度下实质上不能烧结的难烧结性粉末作为主要成分含有的第一和第二收缩抑制层；
(2)在上述未烧成复合叠层体上设置从上述第一收缩抑制层一侧开始，贯通上述第一收缩抑制层和上述未烧成多层集合基板且到达上述第二收缩抑制层的切槽的工序；
(3)在上述陶瓷粉末可以烧结而上述难烧结性粉末实质上不能烧结的温度下，将设置了上述切槽的未烧成复合叠层体烧成，获得被上述第一和第二收缩抑制层夹持的烧结完毕的多层集合体的工序；
(4)从上述烧结后的多层集合基板上去除实质上未烧结的第一和第二收缩抑制层的工序；
(5)从上述烧结后的多层集合基板取出沿上述切槽被分割后的多个陶瓷多层基板的工序。
在本发明的陶瓷多层基板的制造方法中，最好上述切槽采用相互大致正交的方式被纵向和横向地排列。
此外，在本发明的陶瓷多层基板的制造方法中，最好上述陶瓷生片层至少包括玻璃粉末和结晶化玻璃粉末中的一种。
此外，在本发明的陶瓷多层基板的制造方法中，在制作上述未烧成复合叠层体后，在设置上述切槽之前，最好具有将上述未烧成复合叠层体沿其层叠方向压接的工序。
如果采用本发明的陶瓷多层基板制造方法，在上述所谓无收缩工艺中，由于采用从第一收缩抑制层的一侧开始，贯通第一收缩抑制层和未烧成多层集合基板且到达第二收缩抑制层的方式设置了切槽，所以能够生产效率良好地制造具有高尺寸精度、高可靠性的陶瓷多层基板，特别是操作时的操作性优良，能够防止烧成后出现分割不良现象。
此外，符合本发明的陶瓷多层基板除了是一种用于安装半导体装置或叠层陶瓷电容器等片状部件的基板之外，也是一种包含诸如叠层陶瓷电容器和叠层LC滤波器等叠层型陶瓷电子部件的陶瓷多层构造体的物品。
此外，本发明提供一种未烧成的复合叠层体，其具有：
将多个以陶瓷粉末为主要成分含有的陶瓷未烧结板重叠而形成的未烧成多层集合基板；设置在该多层集合基板的上下两个主面上的第一和第二收缩抑制层，所述第一和第二收缩抑制层以在上述陶瓷粉末烧结温度下实质上不能烧结的难烧结性粉末为主要成分；采用从上述第一收缩抑制层一侧开始，贯通上述第一收缩抑制层和上述未烧成多层集合基板且到达上述第二收缩抑制层的方式被形成的切槽。
如果采用本发明的未烧成的复合叠层体，当使用它时，能够以良好的再现性实施上述本发明的陶瓷多层基板的制造方法。
附图说明
图1是用于说明本发明一个实施方式的视图，其是显示在制造陶瓷多层基板过程的阶段所获得的大面积复合叠层体一部分的断面图；
图2是显示图1中大面积复合叠层体上的分割线分布的平面图；
图3是用于说明以往例的视图，其是显示在制造陶瓷多层基板过程中的阶段所获得的大面积复合叠层体一部分的断面图。
具体实施方式
以下对符合本发明的陶瓷多层基板的制造方法和未烧成的复合叠层体的实施方式进行说明。
图1是用于说明本发明一个最佳实施方式的视图，其显示了在制造陶瓷多层基板过程的阶段所获得的大面积的未烧成复合叠层体11。
图1是显示未烧成复合叠层体11的一部分的断面图，厚度方向的尺寸被放大，而且省略了配线导体的图示。
未烧成复合叠层体11包括层叠多个陶瓷生片层12后的大面积未烧成的多层集合基板13以及形成在所述基板13的上、下两个主面上的收缩抑制层14a和14b。所述陶瓷生片层12的主要成分是作为陶瓷粉末的陶瓷绝缘材料粉末。所述收缩抑制层14a和14b包含在上述陶瓷绝缘材料粉末的烧结温度下不能烧结的难烧结性无机材料粉末。此外，在未烧成复合叠层体11的一个主面(上侧主面)11a上，沿预定分割线15的位置，设置从第一收缩抑制层14a开始贯通第一收缩抑制层14a和未烧成的多层集合基板13的切槽16，所述切槽16深入到第二收缩抑制层14b厚度的一部分。
以下结合图1和2详细介绍符合本发明的陶瓷多层基板的制造方法。
首先，例如将混合有SiO2、CaO、Al2O3、B2O3的玻璃璃粉末和作为陶瓷粉末的氧化铝粉末按照一定的重量比例(50∶50)混合成低温烧结性的玻璃陶瓷粉末，然后向所述玻璃陶瓷粉末中添加有机粘结剂和溶剂甲苯，利用球磨机进行混合，在减压下进行脱泡处理，制作浆料。
此外，作为陶瓷粉末，除了低温烧结性的玻璃陶瓷粉末等的陶瓷绝缘材料粉末之外，也可以使用象陶瓷感应材料粉末或陶瓷磁性材料粉末那样的陶瓷多层基板中所使用的通常的原料，特别是在所述陶瓷粉末包含玻璃粉末或结晶化玻璃粉末时，能够在较低温度下烧结也就是在铜或银的熔点温度以下的温度烧结，使包含在第一、第二抑制层14a、14b内的难烧结性的无机材料粉末的选择范围更广。此外，对于有机粘结剂和溶剂、增塑剂等有机载色剂来说，使用通常的有机载色剂就行，对此无须进行特殊限制。
然后，根据使用刮刀片的铸塑法，在载体(carrier)膜上将上述浆料形成板状，制造厚度为0.1毫米的陶瓷生片。然后对所述陶瓷生片进行干燥后，从所述载体膜上剥离，冲裁到预定尺寸，例如平面尺寸是100平方毫米的陶瓷生片。此外，包含在该陶瓷生片内的低温烧结性玻璃陶瓷粉末的烧结温度例如是780℃～980℃，最好是850℃。此外，对于陶瓷生片，根据需要，实施利用丝网印刷等方式涂布组成配线导体的银、银铂、银钯等导电性糊剂的工序，或者是设置通孔，向该通孔内填充导电性糊剂的工序。
然后将由此获得的例如10张陶瓷生片层叠，制作具有陶瓷生片层12的未烧成多层集合基板13。
随后，在作为难烧结性粉末的无机材料粉末(例如氧化铝粉末)中，添加有机粘结剂和溶剂甲苯，利用球磨机进行混合，在减压下进行脱泡处理，制作浆料。
而且，难烧结性的无机材料粉末使用在包含在用于上述陶瓷生片层12的陶瓷生片内的低温烧结性玻璃陶瓷粉末的烧结温度下不能烧结的材料。此外，对于有机粘结剂、溶剂、增塑剂等有机载色剂类，没有特别的限定，可以使用通常的有机载色剂。
然后，利用由此获得的浆料，采用与用于上述陶瓷生片层12的陶瓷生片相同的要领，制造收缩抑制层用生片。此外，包含在这种生片内的无机材料粉末的烧结温度是1300℃以上，最好是1600℃。
然后在未烧成多层集合基板13的上下两个主面上，各自层叠5张收缩抑制层用生片，在所述层叠方向上施加压力进行成形，获得具有第一收缩抑制层14a和第二收缩抑制层14b的面积为100平方毫米的大面积未烧成复合叠层体11。
然后从该未烧成复合叠层体11的一个主面11a，沿用于取出多个陶瓷多层基板的分割线15的位置，利用刀具或模具等形成贯通第一收缩抑制层14a和未烧成的多层集合基板13并且到达第二收缩抑制层14b的一部分的切槽16。
而且该切槽16如图2所示，沿分割线15的位置，沿相互大致垂直的纵向和横向格子状地排列。如果是长方形状的复合叠层体11，切槽16最好仅沿与长度方向正交的方向被设置。
切槽16的深度被设定为，贯通第一收缩抑制层14a和未烧成的多层集合基板13并且到达另一个收缩抑制层14b，但是不能到达未烧成复合叠层体11的另一个主面11b。最好切槽16的深度形成为，贯通第一收缩抑制层14a和未烧成的多层集合基板13，到达第二收缩抑制层14b厚度的1/10～4/10程度。
然后，将设置了切槽16的未烧成复合叠层体11放置在烧成用匣内，在多层集合基板13中的陶瓷绝缘材料粉被烧结，而各收缩抑制层中的无机材料粉末实质上不能烧结的条件下进行烧成。具体地说，例如到400℃之前以1.5℃/分钟速度升温，400℃～900℃之间以5℃/分钟～6℃/分钟的速度升温，在900℃下保持5～60分钟，在上述条件下进行烧结，从而仅复合叠层体11中的多层集合基板13部分可以被烧结。
然后，利用刷子等从烧结后的多层集合基板13除去上下配置的实质未烧结状态的各个收缩抑制层14a、14b，取出烧结完毕的多层集合基板13。
这种烧结后的多层集合基板13是大面积的多层集合基板13，切槽16被设置成贯通多层集合基板13，所以烧成后，沿由切槽16定义的分割线，很容易被分割成多个陶瓷多层基板。
如果选用上述陶瓷多层基板的制造方法，由于设置了从未烧成的多层集合基板被第一、第二收缩抑制层所夹持的大面积未烧成复合叠层体的一个主面开始，贯通第一收缩抑制层和未烧成的多层集合基板，且到达另一方收缩抑制层的深度(没有到达复合叠层体另一个主面上)的切槽，所以在集合基板状态下处理复合叠层体，从而操作时的操作性优良，而且在烧成后，由于多层集合基板很容易被分割成多个，所以很难发生分割不良。
此外，例如在上述陶瓷多层基板的制造方法中，烧成其上形成了贯通第一收缩抑制层14a且仅深入多层集合基板13厚度40％的切槽16的未烧成复合叠层体11时，烧成后分割时，不能十分顺利地断开，例如大约产生10％的分割废品。
产业上的实用性
如上所述，如果采用本发明的陶瓷多层基板的制造方法，则能够在保持高尺寸精度、高可靠性的同时以良好的生产率制造能够用于安装例如半导体装置和叠层陶瓷电容器等片状部件的陶瓷多层基板。

Claims (5)

1、一种陶瓷多层基板的制造方法，其具有下述工序：
制造未烧成的复合叠层体的工序，所述未烧成的复合叠层体在多层集合基板的上下两个主面上具有第一和第二收缩仰制层，所述未烧成的多层集合基板是将以陶瓷粉末为主要成分含有的多个陶瓷生片层层叠而形成，所述第一和第二收缩仰制层是以在所述陶瓷粉末的烧结温度下实质上不能烧结的难烧结性粉末为主要成分；
在所述未烧成复合叠层体上设置切槽，使该切槽从所述第一收缩抑制层一侧开始，贯通所述第一收缩抑制层和所述未烧成多层集合基板且到达所述第二收缩抑制层的工序；
将设置有所述切槽的未烧成复合叠层体在所述陶瓷粉末可以烧结而所述难烧结性粉末实质上不能烧结的温度下进行烧结，获得被所述第一和第二收缩抑制层夹持的烧结完毕的多层集合体的工序；
从所述烧结后的多层集合基板上去除实质上未烧结的第一和第二收缩抑制层的工序；
从所述烧结后的多层集合基板上取出沿所述切槽被分割后的多个陶瓷多层基板的工序。
2、根据权利要求1所述的陶瓷多层基板的制造方法，其特征在于：所述切槽采用相互大致正交的方式排列在纵向和横向上。
3、根据权利要求1所述陶瓷多层基板的制造方法，其特征在于：上述陶瓷生片层至少含有玻璃粉末和结晶化玻璃粉末中的一种。
4、根据权利要求1所述陶瓷多层基板的制造方法，其特征在于：制作了所述未烧成复合叠层体后，在设置所述切槽之前，将所述未烧成复合叠层体沿其层叠方向压接。
5、一种未烧成的复合叠层体，具有：
层叠以陶瓷粉末作为主要成分含有的多个陶瓷生片层而形成的未烧成多层集合基板；
设置在所述多层集合基板上下两个主面上的第一和第二收缩抑制层，所述第一和第二收缩抑制层是以在所述陶瓷粉末的烧结温度下实质上不能烧结的难烧结性粉末作为主要成分；
采用从所述第一收缩抑制层一侧开始，贯通所述第一收缩抑制层和所述未烧成多层集合基板且到达上述第二收缩抑制层的方式形成的切槽。
CNB038004003A 2002-02-26 2003-01-24 陶瓷多层基板的制造方法和未烧成的复合叠层体 Expired - Lifetime CN1229209C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP050234/2002 2002-02-26
JP2002050234A JP2003246680A (ja) 2002-02-26 2002-02-26 多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
CN1514764A CN1514764A (zh) 2004-07-21
CN1229209C true CN1229209C (zh) 2005-11-30

Family

ID=27764281

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038004003A Expired - Lifetime CN1229209C (zh) 2002-02-26 2003-01-24 陶瓷多层基板的制造方法和未烧成的复合叠层体

Country Status (7)

Country Link
US (1) US6942833B2 (zh)
JP (1) JP2003246680A (zh)
CN (1) CN1229209C (zh)
AU (1) AU2003248359A1 (zh)
GB (1) GB2392312B (zh)
TW (1) TW577252B (zh)
WO (1) WO2003072325A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101341808B (zh) * 2006-05-29 2010-06-23 株式会社村田制作所 陶瓷多层基板的制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003246680A (ja) 2002-02-26 2003-09-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法
US7156935B2 (en) * 2002-04-26 2007-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing ceramic laminated body
JP4867276B2 (ja) * 2005-10-14 2012-02-01 株式会社村田製作所 セラミック基板の製造方法
CN101129103B (zh) * 2005-11-25 2011-04-06 株式会社村田制作所 多层陶瓷基板的制造方法
US7799405B1 (en) * 2006-12-01 2010-09-21 Siemens Energy, Inc. Three dimensional reinforced CMC articles by interlocking two dimensional structures
CN101933204B (zh) * 2008-02-05 2015-06-03 株式会社村田制作所 Esd保护器件
JP5327029B2 (ja) * 2009-01-16 2013-10-30 パナソニック株式会社 外装用筐体およびそれを用いた電気製品
JP2009234912A (ja) * 2009-07-16 2009-10-15 Murata Mfg Co Ltd 多層セラミック基板の製造方法
WO2015129340A1 (ja) * 2014-02-28 2015-09-03 株式会社村田製作所 セラミック基板およびモジュール部品の製造方法
BR202015022089U2 (pt) * 2015-09-09 2018-05-29 Moreira Meira Diesley Disposição aplicada em compósito de matriz polimérica para a confecção de portas, divisórias, móveis e afins
KR102328593B1 (ko) * 2017-05-16 2021-11-19 헤레우스 도이칠란트 게엠베하 운트 코. 카게 저 비정질 상의 세라믹-금속 기판
CN107961593B (zh) * 2017-12-18 2023-09-22 四会市华通金属筛网制品有限公司 多层金属复合烧结网
CN111391069A (zh) * 2020-03-23 2020-07-10 东莞市唯美陶瓷工业园有限公司 一种陶瓷大板及其制造方法
CN112589976B (zh) * 2020-12-30 2021-12-07 瓷金科技(河南)有限公司 一种陶瓷封装基座用陶瓷片生产方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169126A (ja) * 1984-02-13 1985-09-02 関西日本電気株式会社 積層セラミツクコンデンサの製造方法
JPH0722222B2 (ja) * 1989-08-29 1995-03-08 太陽誘電株式会社 セラミック積層板の分割方法
US5102720A (en) * 1989-09-22 1992-04-07 Cornell Research Foundation, Inc. Co-fired multilayer ceramic tapes that exhibit constrained sintering
US5254191A (en) 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JPH0746540B2 (ja) * 1991-07-24 1995-05-17 住友金属鉱山株式会社 ガラスセラミック基板の製造方法
JP2785544B2 (ja) 1991-10-04 1998-08-13 松下電器産業株式会社 多層セラミック基板の製造方法
EP0535711A3 (en) * 1991-10-04 1993-12-01 Matsushita Electric Ind Co Ltd Method for producing multilayered ceramic substrate
JPH06270122A (ja) * 1993-03-17 1994-09-27 Taiyo Yuden Co Ltd セラミックグリーンシート積層方法
JP3173213B2 (ja) * 1993-03-25 2001-06-04 松下電器産業株式会社 セラミック多層配線基板の製造方法
JP2856045B2 (ja) 1993-09-27 1999-02-10 住友金属鉱山株式会社 セラミック基板の製造方法
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
US6139666A (en) * 1999-05-26 2000-10-31 International Business Machines Corporation Method for producing ceramic surfaces with easily removable contact sheets
JP3785903B2 (ja) * 2000-07-21 2006-06-14 株式会社村田製作所 多層基板及びその製造方法
JP2003246680A (ja) 2002-02-26 2003-09-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101341808B (zh) * 2006-05-29 2010-06-23 株式会社村田制作所 陶瓷多层基板的制造方法

Also Published As

Publication number Publication date
TW200308193A (en) 2003-12-16
GB2392312A (en) 2004-02-25
GB2392312B (en) 2005-08-17
JP2003246680A (ja) 2003-09-02
US20050008824A1 (en) 2005-01-13
US6942833B2 (en) 2005-09-13
WO2003072325A1 (en) 2003-09-04
CN1514764A (zh) 2004-07-21
GB0327298D0 (en) 2003-12-24
AU2003248359A1 (en) 2003-09-09
TW577252B (en) 2004-02-21

Similar Documents

Publication Publication Date Title
CN1229209C (zh) 陶瓷多层基板的制造方法和未烧成的复合叠层体
JP5090185B2 (ja) セラミック多層基板の製造方法
KR100383378B1 (ko) 모놀리식 세라믹 기판, 이의 제조 방법 및 설계 방법, 및전자 장치
US8105453B2 (en) Method for producing multilayer ceramic substrate
CN1662116A (zh) 多层陶瓷基板及其制造方法
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JP2002094244A (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
KR20010043936A (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
CN1625806A (zh) 多层陶瓷基板、其制造方法和制造装置
US9232646B2 (en) High speed differential wiring in glass ceramic MCMS
EP2120522A1 (en) Method for the production of laminated ceramic electronic parts
JP3467873B2 (ja) 多層セラミック基板の製造方法
JPH10308584A (ja) セラミック多層基板およびその製造方法
JPH0645759A (ja) 多層セラミック回路基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
US20050205196A1 (en) Multilayer substrate manufacturing method
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP3879276B2 (ja) セラミック多層基板の製造方法
JP4077752B2 (ja) 複数個取り用大型基板
JP4645962B2 (ja) 多層セラミック基板
JP2009252783A (ja) セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法
KR20000045202A (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
KR101046142B1 (ko) 무수축 세라믹 기판의 제조 방법
JP2004342683A (ja) 多層セラミック基板の製造方法
CN1739324A (zh) 多层陶瓷基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20051130