WO2003072325A1 - Ceramic multilayer substrate manufacturing method and unfired composite multilayer body - Google Patents

Ceramic multilayer substrate manufacturing method and unfired composite multilayer body Download PDF

Info

Publication number
WO2003072325A1
WO2003072325A1 PCT/JP2003/000641 JP0300641W WO03072325A1 WO 2003072325 A1 WO2003072325 A1 WO 2003072325A1 JP 0300641 W JP0300641 W JP 0300641W WO 03072325 A1 WO03072325 A1 WO 03072325A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
multilayer
unfired
substrate
powder
Prior art date
Application number
PCT/JP2003/000641
Other languages
English (en)
French (fr)
Inventor
Hiromichi Kawakami
Yoshifumi Saito
Original Assignee
Murata Manufacturing Co.,Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co.,Ltd. filed Critical Murata Manufacturing Co.,Ltd.
Priority to GB0327298A priority Critical patent/GB2392312B/en
Priority to AU2003248359A priority patent/AU2003248359A1/en
Priority to US10/476,155 priority patent/US6942833B2/en
Publication of WO2003072325A1 publication Critical patent/WO2003072325A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28B—SHAPING CLAY OR OTHER CERAMIC COMPOSITIONS; SHAPING SLAG; SHAPING MIXTURES CONTAINING CEMENTITIOUS MATERIAL, e.g. PLASTER
    • B28B11/00—Apparatus or processes for treating or working the shaped or preshaped articles
    • B28B11/24—Apparatus or processes for treating or working the shaped or preshaped articles for curing, setting or hardening
    • B28B11/243—Setting, e.g. drying, dehydrating or firing ceramic articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/2457—Parallel ribs and/or grooves
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Definitions

  • the present invention relates to a method for manufacturing a ceramic multilayer substrate which can be used for mounting chip-shaped components such as semiconductor devices and multilayer ceramic capacitors, and an unfired composite laminate obtained in the process.
  • the present invention relates to a method for manufacturing a ceramic multi-layer substrate, by dividing the multi-layer aggregate substrate to obtain a plurality of ceramic multi-layer substrates.
  • MCM multi-chip module
  • a ceramic multilayer substrate in which wiring conductors are arranged in a three-dimensional manner is often used in order to increase the mounting density of the LSIs and to provide good electrical connection between the LSIs.
  • the ceramic multilayer substrate is obtained by firing an unfired multilayer aggregate substrate formed by laminating a plurality of ceramic green sheets.
  • the unfired multilayer aggregate substrate is fired by the usual method, the multilayer aggregate substrate shrinks in the main surface direction and the thickness direction, and accordingly, especially in the main surface direction, about 0.4 to 0.6%. Dimensional error occurs. Then, the positional accuracy of the outer conductor may be reduced, and the inner conductor may be deformed, distorted, or disconnected.
  • Japanese Patent Application Laid-Open No. 4-243798 proposes a method for manufacturing a ceramic multilayer substrate as described below.
  • a glass ceramic powder that can be sintered at a temperature of 100 ° C. or less and an alumina powder that does not sinter at the sintering temperature of the glass ceramic powder are prepared.
  • ceramic green sheets containing glass ceramic powder are laminated, and a shrinkage suppression layer containing alumina powder is arranged so as to sandwich these unfired multilayer substrates, thereby producing an unfired composite laminate.
  • the composite laminate is fired under the sintering conditions of glass ceramic powder. At this time, since the alumina powder contained in the shrinkage suppression layer is not substantially sintered, the shrinkage suppression layer does not substantially shrink.
  • the shrinkage suppressing layer restrains the unfired multilayer substrate, so that the multilayer substrate shrinks only in the thickness direction and the shrinkage in the main surface direction is suppressed. Thereafter, the shrinkage suppressing layer is removed by an appropriate means, whereby a ceramic multilayer substrate is obtained.
  • the ceramic multilayer substrate obtained by the above-described so-called non-shrinkage process has high dimensional accuracy in the main surface direction, that is, in the length direction (X direction) and the width direction (Y direction) of the ceramic green sheet. And a highly reliable ceramic multilayer substrate with little distortion.
  • a multilayer aggregate substrate formed by combining a plurality of ceramic multilayer substrates is prepared, and the multilayer aggregate substrate is divided along a predetermined dividing line.
  • a method of obtaining a plurality of ceramic multilayer substrates at once is adopted.
  • the multi-layer aggregate board is divided, if the notch groove is formed on the main surface of the multi-layer aggregate board along a predetermined dividing line, the multi-layer aggregate board is divided and chewed.
  • This cut groove is usually formed on the main surface of the unfired multilayer aggregate substrate by a cutter blade, a mold, or the like.
  • a cut groove is formed in a state as shown in FIG.
  • FIG. 3 shows an unsintered multilayer composite substrate 1 including an unsintered multilayer aggregate substrate 102, a first shrinkage suppression layer 103, and a second shrinkage suppression layer 104 arranged so as to sandwich it.
  • FIG. 2 is a cross-sectional view showing a part of 01.
  • the illustration of the wiring conductor provided on the multilayer aggregate substrate 102 is omitted, and the dimension in the thickness direction is exaggerated.
  • the unfired multilayer aggregate substrate 102 includes a plurality of ceramic green sheets 107 containing glass ceramic powder.
  • the first shrinkage suppression layer 103 and the second shrinkage suppression layer 104 are made of a green sheet containing a non-sinterable powder such as an alumina powder that does not sinter at the sintering temperature of the glass ceramic powder. It is formed by laminating a predetermined number of sheets 108.
  • the unfired composite laminate 101 is produced as follows.
  • ceramic green sheets containing glass-ceramic powder are laminated and pressed in the laminating direction, whereby an unfired multilayer aggregate substrate 102 having a plurality of ceramic green sheets 107 is obtained.
  • a cut groove 106 is formed on one main surface side of the unfired multilayer aggregate substrate 102.
  • a green sheet 108 containing alumina powder is laminated so as to sandwich the unfired multilayer aggregate substrate 102, and the first shrinkage suppression layer 103 and the second shrinkage suppression layer 104 are formed.
  • an unfired composite laminate 101 is obtained.
  • the unfired composite laminate 101 is pressed again in the laminating direction and fired at a temperature at which the glass ceramic powder contained in the ceramic green sheet 107 is sintered.
  • the unsintered first shrinkage suppression layer 103 and the second shrinkage suppression layer 104 that were not substantially sintered in the above-described firing step were removed, and the cut grooves 106 were formed.
  • a sintered multilayer aggregate substrate 102 is obtained.
  • the sintered multilayer aggregate substrate 102 is divided along the cut grooves 106, and the individual ceramic multilayer substrates are removed.
  • the cut grooves 106 on the unfired multilayer aggregate substrate 102 the plurality of laminated ceramic green sheets are sufficiently pressed in advance to form the cut grooves. It is necessary to prevent each ceramic green sheet 107 from shifting.
  • the unsintered composite laminate 101 is pressed again, the unsintered multilayer aggregate substrate 102 that has already been pressed, the first unsqueezed first shrinkage suppression extension 103, and the second Sufficient adhesion strength is hardly obtained with the shrinkage suppression layer 104.
  • the binding force of the first shrinkage suppression layer 103 and the second shrinkage suppression layer 104 to the ceramic green sheet 107 is reduced, and the shrinkage of the ceramic green sheet 107 during firing is reduced. That is, the shrinkage of the unfired multilayer aggregate substrate 102 in the plane direction may not be sufficiently suppressed.
  • a cutting groove 106 is formed during the laminating process for laminating the ceramic green sheets 107 forming the multilayer aggregate substrate and the green sheets 108 forming the respective shrinkage suppressing layers.
  • the present invention has been made in view of the above circumstances, and has as its object a method of manufacturing a ceramic multilayer substrate capable of manufacturing a ceramic multilayer substrate having high dimensional accuracy, high t, and reliability with high productivity.
  • An object of the present invention is to provide an unfired composite laminate obtained in the process. Disclosure of the invention
  • the cut grooves may be substantially directly It is desirable to be arranged in the longitudinal direction and the lateral direction so as to intersect.
  • the ceramic green layer further includes at least one of a glass powder and a crystallized glass powder.
  • a step of, after producing the unfired composite laminate and before providing the cut grooves, pressing the unfired composite laminate in the laminating direction is desirable to provide.
  • the first shrinkage suppression layer and the unfired multilayer aggregate substrate are penetrated from the side of the first shrinkage suppression layer, Since the cut grooves are provided so as to reach the second shrinkage suppressing layer, a ceramic multilayer substrate having high dimensional accuracy and high reliability can be manufactured with high productivity. It is excellent in property and can prevent the occurrence of division failure after firing.
  • the ceramic multilayer substrate according to the present invention is used not only for mounting substrates for mounting chip-shaped components such as semiconductor devices and multilayer ceramic capacitors, but also for multilayer ceramic electronic components such as multilayer ceramic capacitors and multilayer LC filters.
  • the ceramic multilayer structure itself is included.
  • the present invention provides an unfired multilayer aggregate substrate formed by laminating a plurality of ceramic green layers each containing a ceramic powder as a main component, and provided on both upper and lower main surfaces of the unfired multilayer aggregate substrate.
  • a first and a second shrinkage suppression layer containing, as a main component, a hardly sinterable powder that does not substantially sinter at the sintering temperature of the ceramic powder; and And a cut groove formed so as to penetrate the shrinkage suppression layer and the unfired multilayer aggregate substrate and reach the second shrinkage suppression layer. Things.
  • the unsintered composite laminate of the present invention by using this, the above-described method for producing a ceramic multilayer substrate of the present invention can be performed with good reproducibility.
  • FIG. 1 is for explaining one embodiment of the present invention, and is a cross-sectional view showing a part of a large-area composite laminate obtained in the course of manufacturing a ceramic multilayer substrate.
  • FIG. 2 is a plan view showing the arrangement of dividing lines in the large-area composite laminate of FIG.
  • FIG. 3 is for explaining one conventional example, and is a cross-sectional view showing a part of a large-area composite laminate obtained in the course of manufacturing a ceramic multilayer substrate.
  • FIG. 1 is for describing a preferred embodiment of the present invention, and shows a large-area unfired composite laminate 11 obtained at a stage during the production of a ceramic multilayer substrate.
  • FIG. 1 is a cross-sectional view showing a part of the unfired composite laminate 11, in which the dimension in the thickness direction is exaggerated, and the illustration of the wiring conductor is omitted.
  • the unsintered composite laminate 11 is composed of a large-area unsintered multilayer aggregate substrate 13 in which a plurality of ceramic green layers 12 mainly containing a ceramic insulating material powder as a ceramic powder are laminated, And a shrinkage suppression layer (14a, 14b) formed on the surface and containing a hardly sinterable inorganic material powder that does not sinter at the sintering temperature of the ceramic insulating material powder. Further, the one main surface (upper main surface) 11 a of the unfired composite laminate 11 is provided along the position of the predetermined dividing line 15 from the side of the first shrinkage suppression layer 14 a. The notch groove 1 is formed so as to penetrate the first shrinkage suppressing layer ⁇ 4 a and the unfired multilayer aggregate substrate 13 and reach a part of the thickness of the other second shrinkage suppressing layer 14 b. 6 are provided.
  • S i 0 2, C a O, AI 2 0 3, B 2 O 3 glass powder obtained by mixing, equal weight ratio of alumina powder as ceramic powder were mixed in (5 0 5 0)
  • An organic binder and toluene as a solvent are added to the low-temperature sinterable glass ceramic powder, mixed with a ball mill, and defoamed under reduced pressure to produce a slurry.
  • the ceramic powder besides ceramic insulating material powder such as low-temperature sinterable glass ceramic powder and the like, ordinary raw materials used for ceramic multilayer substrates, such as ceramic dielectric material powder and ceramic magnetic material powder, should be used.
  • sintering at a relatively low temperature that is, sintering below the melting point of copper or silver, becomes possible.
  • Organic vehicles such as an organic binder, a solvent, and a plasticizer may be those usually used, and are not particularly limited.
  • the slurry is formed into a sheet shape on a carrier film by a casting method using a doctor blade to produce a ceramic green sheet having a thickness of 0.1 mm.
  • the ceramic green sheet is peeled off from the carrier film and punched into a predetermined size to obtain a ceramic green sheet having a plane dimension of 10 O mm, for example.
  • the sintering temperature of the low-temperature sinterable glass-ceramic powder contained in the ceramic green sheet is, for example, 780 ° C. to 980 ° C., and more preferably, 850 ° C.
  • the ceramic green sheet may be coated with conductive paste such as Ag, Ag-Pt, Ag-Pd, etc.
  • an organic binder and toluene as a solvent are added to the inorganic material powder (for example, alumina powder) as the hardly sinterable powder, mixed by a ball mill, and defoamed under reduced pressure to form a slurry.
  • the inorganic material powder for example, alumina powder
  • Organic vehicles such as organic binders, solvents, plasticizers, etc. may be those usually used and do not require any special limitation.
  • a green sheet for a shrinkage suppression layer is prepared from the obtained slurry in the same manner as the ceramic green sheet for the ceramic green layer 12 described above.
  • the inorganic material powder contained in the green sheet has a sintering temperature of 130 ° C. or more, and if specified, 160 (TC is desirable).
  • a large-area unfired composite laminate 11 having a 10-Omm opening and having a second shrinkage suppression layer 14b is obtained.
  • the first shrinkage suppressing layer 14a and the unfired composite laminate 11 are arranged along one of the dividing lines 15 for taking out a plurality of ceramic multilayer substrates from one main surface 11a of the unfired composite laminate 11.
  • the cut groove 16 is formed by a cutter blade, a mold, or the like so as to penetrate the multilayer assembly substrate 13 and reach a part of the second shrinkage suppression layer 14b.
  • the cut grooves 16 are arranged in a grid pattern in the vertical and horizontal directions so as to be substantially orthogonal to each other along the position of the dividing line 15.
  • the cut groove 16 may be provided only in a direction orthogonal to the length direction.
  • the depth of the cut grooves 16 is such that the depth of the notch groove 16 passes through the first shrinkage suppression layer 14a and the unfired multilayer aggregate substrate 13 and reaches the other shrinkage suppression layer 14b, and the unfired composite laminate 1
  • the depth shall not reach the other main surface 1 1 b of 1.
  • it is formed so as to penetrate the first shrinkage suppression layer 14a and the unfired multilayer aggregate substrate 13 and reach about 110 to 4Z10 of the thickness of the second shrinkage suppression layer 14b. I do.
  • the unfired composite laminate 11 provided with the cut grooves 16 is arranged in a firing box, and the ceramic insulating material powder in the multilayer assembly substrate 13 sinters.
  • the inorganic material powder is fired under conditions that do not substantially sinter. Specifically, for example, 400 ° (up to 1.
  • each of the shrinkage suppression layers 14 a and 14 b which are substantially unsintered and disposed above and below, is removed from the multilayered aggregate substrate 13 after sintering with a brush or the like, and the sintered Take out the multilayer aggregate substrate 13 of FIG.
  • the multi-layer aggregate board 13 after sintering is a large-area multi-layer aggregate board 13, but since the cut grooves 16 are provided so as to penetrate the multi-layer aggregate board 13, after sintering,
  • the substrate is easily divided into a plurality of ceramic multi-layer substrates along the dividing line defined by the cut grooves 16.
  • the unfired multilayer aggregate substrate is formed from one main surface of a large-area unfired composite laminate sandwiched by the first and second shrinkage suppression layers. Since a notch groove is provided that penetrates through the shrinkage suppression layer and the unfired multilayer aggregate substrate and reaches the other shrinkage suppression layer (does not reach the other main surface of the composite laminate).
  • the laminated body can be handled in the state of an assembled substrate, so that it is excellent in handling properties at the time of work, and after firing, the multi-layered assembled substrate is easily divided into a plurality of pieces, so that defects at the time of division hardly occur.
  • the cut groove 16 was formed so as to penetrate the first shrinkage suppression layer 14 a to a depth of 40% of the thickness of the multilayer aggregate substrate 13.
  • the break does not work well during the division after the firing, and for example, about 10% of division failure may occur.
  • a ceramic multilayer substrate that can be used for mounting chip-shaped components such as semiconductor devices and multilayer ceramic capacitors can be manufactured with high dimensional accuracy and It can be manufactured with high productivity while maintaining reliability.

Description

明細書 セラミック多層基板の製造方法および未焼成の複合積層体 技術分野
この発明は、 半導体デバイスや積層セラミックコンデンサ等のチップ状部品を実装する のに用いることができるセラミック多層基板の製造方法、 ならびに、 その過程において得 られる未焼成の複合積層体に関し、 特に、 大面積の多層集合基板を分割して、 複数のセラ ミック多層基板を得る、 セラミック多層基板の製造方法に関する。 背景技術
近年、 エレクトロニクス分野における電子部品の性能は著しく向上しており、 大型コン ピュー夕、 移動通信端末、 パーソナルコンピュータ等の情報処理装置における情報処理速 度の高速化、装置の小型化、多機能化に貢献している。 このような電子部品の一つとして、
V L S I、 U L S I等の半導体デバイスをセラミック基板上に複数実装したマルチチップ モジュール （M C M ) が挙げられる。 このようなモジュールにおいては、 L S Iの実装密 度を高め、 各 L S I間を電気的に良好に接続するために、 配線導体を 3次元的に配置した セラミック多層基板がしばしば用いられる。
セラミック多層基板は、 複数のセラミックグリーンシ一トを積層してなる未焼成の多層 集合基板を焼成することにより得られる。 しかし、 未焼成の多層集合基板を通常の手法で 焼成すると、 多層集合基板が主面方向および厚み方向に収縮し、 これに伴い、 特に主面方 向においては 0 . 4〜0 . 6 %程度の寸法誤差が生じてしまう。 すると、 外部導体の位置 精度が低下したリ、 内部導体に変形や歪みあるいは断線が生じてしまうことがある。 これを受けて、 特開平 4— 2 4 3 9 7 8号公報には、 以下に示すようなセラミック多層 基板の製造方法が提案されている。
まず、 1 0 0 0 °C以下の温度で焼結可能なガラスセラミック粉末と、 このガラスセラミ ック粉末の焼結温度では焼結しないアルミナ粉末とが準備される。 次に、 ガラスセラミツ ク粉末を含むセラミックグリーンシートが積層され、 これらの未焼成多層基板を挟むよう に、 アルミナ粉末を含む収縮抑制層が配置されて、 未焼成の複合積層体が作製される。 次に、 上記複合積層体はガラスセラミック粉末の焼結条件にて焼成される。 このとき、 収縮抑制層に含まれるアルミナ粉末は実質的に焼結しな t、ため、 収縮抑制層においては実 質的に収縮が生じない。 この作用により、 収縮抑制層が未焼成多層基板を拘束するため、 多層基板は厚み方向にのみ収縮し、 主面方向での収縮が抑制される。 その後、 適当な手段 によつて収縮抑制層を除去することにより、 セラミック多層基板が得られる。 上述のいわゆる無収縮プロセスによって得られたセラミック多層基板は、 主面方向、 す なわちセラミックグリーンシートの長さ方向 （X方向） および幅方向 （Y方向） の寸法精 度が高く、 また、 反りや歪みの少ない高信頼性のセラミック多層基板となる。
他方、 セラミック多層基板を効率よく製造するために、 複数のセラミック多層基板を集 合してなる多層集合基板を作製しておき、 この多層集合基板を所定の分割線に沿って分割 することによリ、 複数のセラミック多層基板を一挙に得る方法が採用されている。
上述のように多層集合基板を分割するにあたっては、 多層集合基板の主面上に、 所定の 分割線に沿うようにして切リ込み溝を形成すると、 多層集合基板を分割しゃすくなる。
この切り込み溝は、 通常、 未焼成の多層集合基板の主面上に、 カッター刃や金型等によ つて形成されるが、上述のように収縮抑制層を用いてセラミック多層基板を製造する場合、 特開平 7— 9 9 2 6 3号公報に示されるように、 図 3に示すような状態で切り込み溝が形 成される。
図 3は、 未焼成の多層集合基板 1 0 2と、 これを挟むようにして配置される第 1の収縮 抑制層 1 0 3、 第 2の収縮抑制層 1 0 4を備える未焼成の複合積層体 1 0 1の一部を示す 断面図である。 なお、 図 3では、 多層集合基板 1 0 2に設けられる配線導体の図示は省略 され、 厚み方向寸法が誇張されている。
図 3において、 未焼成の多層集合基板 1 0 2は、 ガラスセラミック粉末を含む複数のセ ラミックグリーンシ一卜 1 0 7を備えている。 また、 第 1の収縮抑制層 1 0 3、 第 2の収 縮抑制層 1 0 4は、 上述のガラスセラミック粉末の焼結温度では焼結しないアルミナ粉末 等の難焼結性粉末を含むグリーンシー卜 1 0 8を所定枚数積層することにより形成される。 この未焼成の複合積層体 1 0 1は、 以下のようにして作製される。
まず、 ガラスセラミック粉末を含むセラミックグリーンシートが積層され、 積層方向に プレスされることにより、 複数のセラミックグリーンシート 1 0 7を有する未焼成の多層 集合基板 1 0 2が得られる。 次に、 未焼成の多層集合基板 1 0 2の一方主面側に、 切り込 み溝 1 0 6が形成される。
次に、 未焼成の多層集合基板 1 0 2を挟むように、 アルミナ粉末を含むグリーンシート 1 0 8が積層され、 第 1の収縮抑制層 1 0 3、 第 2の収縮抑制層 1 0 4が形成されること により、 未焼成の複合積層体 1 0 1が得られる。 この後、 未焼成の複合積層体 1 0 1は、 積層方向に再びプレスされ、 セラミックグリーンシート 1 0 7に含まれるガラスセラミツ ク粉末が焼結する温度で焼成される。
その後、 上記の焼成工程では実質的に焼結してない未焼結の第 1の収縮抑制層 1 0 3、 第 2の収縮抑制層 1 0 4が除去され、 切り込み溝 1 0 6を有した焼結済みの多層集合基板 1 0 2が得られる。 そして、 焼結した多層集合基板 1 0 2は、 切り込み溝 1 0 6に沿って 分割され、 個々のセラミック多層基板が取リ出される。 このように、 未焼成の多層集合基板 1 0 2上に切り込み溝 1 0 6を形成する場合は、 積 層された複数のセラミックグリーンシートをあらかじめ十分にプレスしておき、 切り込み 溝を形成するときに各セラミックグリーンシート 1 0 7がずれないようにする必要がある。 しかしながら、 未焼成の複合積層体 1 0 1を再びプレスするとき、 すでにプレスされた 未焼成の多層集合基板 1 0 2と、 まだプレスされていない第 1の収縮抑制展 1 0 3、 第 2 の収縮抑制層 1 0 4との間では、 十分な密着強度が得られ難い。 その結果、 第 1の収縮抑 制層 1 0 3、 第 2の収縮抑制層 1 0 4のセラミックグリーンシート 1 0 7に対する拘束力 が小さくなリ、 焼成時に、 セラミックグリーンシート 1 0 7の収縮、 つまり、 未焼成の多 層集合基板 1 0 2の平面方向の収縮を十分に抑制できないことがある。
また、 多層集合基板を構成するセラミックグリーンシー卜 1 0 7や各収縮抑制層を構成 するグリーンシート 1 0 8を積層するための積層工程の途中で、 切り込み溝 1 0 6を形成 するという異質な工程が割リ込むため、 生産性が低下するという問題があつた。
本発明は上述した実情に鑑みてなされたものであり、 その目的は、 寸法精度が高く、 高 t、信頼性を有するセラミック多層基板を生産性良く製造することのできるセラミック多層 基板の製造方法およびその過程で得られる未焼成の複合積層体を提供することにある。 発明の開示
すなわち、 本発明は、
( 1 ) セラミック粉末を主成分として含有する複数のセラミックグリーン層を積層してな る未焼成の多層集合基板の上下両主面に、 前記セラミック粉末の焼結温度では実質的に焼 結しない難焼結性粉末を主成分として含有する第 1および第 2の収縮抑制層を有する、 未 焼成の複合積層体を作製する工程と、
( 2 ) 前記未焼成の複合積層体に、 前記第 1の収縮抑制層の側から、 前記第 1の収縮抑制 層および前記未焼成の多暦集合基板を貫通し、 前記第 2の収縮抑制層に到達するように、 切り込み溝を設ける工程と、
( 3 ) 前記切リ込み溝が設けられた未焼成の複合積層体を、 前記セラミック粉末は焼結す るが前記難焼結性粉末は実質的に焼結しない条件下で焼成し、 前記第 1、 第 2の収縮抑制 層に挟まれた焼結済みの多層集合体を得る工程と、
( 4 ) 前記焼結後の多層集合基板から、 実質的に未焼結の第 1、 第 2の収縮抑制層を除去 する工程と、
( 5 ) 前記焼結後の多層集合基板から、 前記切り込み溝に沿って分割された複数のセラミ ック多層基板を取リ出す工程と、
を備える、 セラミック多層基板の製造方法に係るものである。
本発明のセラミック多層基板の製造方法においては、 前記切り込み溝は、 互いにほぼ直 交するように縱方向と横方向に配列されていることが望ましい。
また、本発明のセラミック多層基板の製造方法において、前記セラミックグリーン層は、 ガラス粉末および結晶化ガラス粉末のうち少なくとも 1種をさらに含むことが望ましい。 また、 本発明のセラミック多層基板の製造方法においては、 前記未焼成の複合積層体を 作製した後、 前記切り込み溝を設ける前に、 前記未焼成の複合積層体をその積層方向に圧 着する工程を備えることが望ましい。
本発明のセラミック多層基板の製造方法によれば、 上述のいわゆる無収縮プロセスにお いて、 第 1の収縮抑制層の側から、 第 1の収縮抑制層および未焼成の多層集合基板を貫通 し、 第 2の収縮抑制層に到達するように、 切り込み溝が設けられているので、 寸法精度が 高く、 高い信頼性を有するセラミック多層基板を生産性良く製造することができ、 特に、 作業時のハンドリング性に優れ、 焼成後の分割不良の発生も防止できる。
なお、 本発明によるセラミック多層基板は、 半導体デバイスや積層セラミックコンデン サ等のチップ状部品を実装するための実装基板のほか、 たとえば、 積層セラミックコンデ ンサゃ積層 L Cフィルタなど、 積層型セラミック電子部品のセラミック多層構造体そのも のも含むものである。
また、 本発明は、 セラミック粉末を主成分として含有する複数のセラミックグリーン層 を積層してなる未焼成の多層集合基板と、 前記未焼成の多層集合基板の上下両主面に設け られた、 前記セラミック粉末の焼結温度では実質的に焼結しない難焼結性粉末を主成分と して含有する第 1および第 2の収縮抑制層と、 前記第 1の収縮抑制層の側から、 前記第 1 の収縮抑制層および前記未焼成の多層集合基板を貫通し、 前記第 2の収縮抑制層に到達す るように形成された切リ込み溝と、 を有する未焼成の複合積層体を提供するものである。 本発明の未焼成の複合積層体によれば、 これを用いることで、 上述の本発明のセラミツ ク多層基板の製造方法を再現性良く実施することができる。 図面の簡単な説明
図 1は、 本発明の一つの実施形態を説明するためのものであり、 セラミック多層基板を 製造する途中の段階で得られる大面積の複合積層体の一部を示す断面図である。
図 2は、 図 1の大面積の複合積層体における分割線の配列を示す平面図である。
図 3は、 一つの従来例を説明するためのものであり、 セラミック多層基板を製造する途 中の段階で得られる大面積の複合積層体の一部を示す断面図である。 発明を実施するための最良の形態
以下、 この発明に係るセラミック多層基板の製造方法および未焼成の複合積層体の実施 形態について説明する。 図 1は、 この発明の望ましい実施形態を説明するためのものであり、 セラミック多層基 板を製造する途中の段階で得られる大面積の未焼成の複合積層体 1 1を示している。
ここで、 図 1は、 未焼成の複合積層体 1 1の一部を示す断面図であり、 厚み方向寸法が 誇張されて図示されており、 また、 配線導体の図示が省略されている。
未焼成の複合積層体 1 1は、 セラミック粉末としてのセラミック絶縁材料粉末を主成分 として含む複数のセラミックグリーン層 1 2を積層した大面積の未焼成の多層集合基板 1 3と、 その上下両主面に形成され、 前記セラミック絶縁材料粉末の焼結温度では焼結しな い難焼結性の無機材料粉末を含む収縮抑制層 1 4 a、 1 4 bと、 を備えている。 さらに、 未焼成の複合積層体 1 1の一方主面 （上側主面） 1 1 aには、 所定の分割線 1 5の位置に 沿うように、 第 1収縮抑制層 1 4 aの側から、 第 1収縮抑制層〗 4 aおよび未焼成の多層 集合基板 1 3を貫通して、 他方の第 2収縮抑制層 1 4 bの厚みの一部にまで届く深さとな るように、 切り込み溝 1 6が設けられている。
以下、 本発明によるセラミック多層基板の製造方法について、 図 1、 図 2を参照しつつ 具体的に説明する。
まず、 たとえば、 S i 02、 C a O、 A I 2 0 3、 B 2 O 3を混合したガラス粉末と、 セラ ミック粉末としてのアルミナ粉末を等重量比率 （5 0 ： 5 0 ) で混合した低温焼結性ガラ スセラミック粉末に、 有機バインダおよび溶媒のトルエンを加え、 ボールミルで混合し、 減圧下で脱泡処理してスラリ一を作製する。
なお、 セラミック粉末としては、 低温焼結性ガラスセラミック粉末等のセラミック絶縁 材料粉末のほか、 セラミック誘電材料粉末やセラミック磁性材料粉末のように、 セラミツ ク多層基板に用いられる通常の原料を使用することができるが、 特に、 ガラス粉末や結晶 化ガラス粉末を含むとき、 比較的低温での焼結、 すなわち銅や銀の融点以下での焼結が可 能となり、 第 1、 第 2収縮抑制層 1 4 a、 1 4 bに含まれる難焼結性の無機材料粉末の選 択の幅が広がる。 また、 有機バインダ、 溶媒、 可塑剤などの有機ビヒクル類についても、 通常用いられるものでよく、 特別の限定を要しない。
次に、 前記スラリーを、 ドクターブレードを用いたキャスティング法によりキャリアフ イルム上でシート状に成形し、 厚み 0 . 1 mmのセラミックグリーンシートを作製する。 次いで、 セラミックグリーンシートを乾燥させた後、 キャリアフイルムから剥がし、 所定 寸法に打ち抜いて、たとえば平面寸法が 1 0 O m m口のセラミックグリーンシートとする。 なお、 このセラミックグリーンシートに含まれる低温焼結性ガラスセラミック粉末の焼結 温度はたとえば 7 8 0 °C~ 9 8 0 °C、 より特定すれば 8 5 0 °Cが望ましい。 また、 セラミ ックグリーンシートには、 必要に応じて、 配線導体となる A g、 A g— P t、 A g - P d などの導電性ペース卜をスクリーン印刷等で塗布したり、 スルーホールを設けて、 このス ルーホールに導電性ペース卜を充填したりする工程が実施される。 そして、 得られたセラミックグリーンシー卜をたとえば 1 0枚積層して、 セラミックグ リーン層 1 2を有する未焼成の多層集合基板 1 3を作製する。
次に、 難焼結性粉末としての無機材料粉末 （たとえばアルミナ粉末） に、 有機バインダ および溶媒のトルエンを加え、 ボールミルで混合し、 減圧下で脱泡処理してスラリーとす る。
なお、 難焼結性の無機材料粉末は、 前述したセラミックグリーン層 1 2のためのセラミ ックグリーンシー卜に含まれる低温焼結性ガラスセラミック粉末の焼結温度では焼結しな いものを用いる。 また、 有機バインダ、 溶媒、 可塑剤などの有機ビヒクル類については、 通常用いられるものでよく、 特別の限定を要しない。
次に、 得られたスラリーから、 前述したセラミックグリーン層 1 2のためのセラミック グリーンシー卜と同様の要領で、 収縮抑制層用のグリーンシートを作製する。 なお、 この グリーンシー卜に含まれる無機材料粉末の焼結温度は 1 3 0 0 °C以上、 ょリ特定すれば 1 6 0 (TCが望ましい。
そして、 未焼成の多層集合基板 1 3の上下両主面に、 収縮抑制層用グリーンシートをそ れぞれ 5枚ずつ積層し、 その積層方向にプレス成形して、 第 1収縮抑制層 1 4 a、 第 2収 縮抑制層 1 4 bを有する、 1 0 O mm口の大面積の未焼成の複合積層体 1 1を得る。 その後、 未焼成の複合積層体 1 1の一方主面 1 1 aから、 複数のセラミック多層基板を 取り出すための分割線 1 5の位置に沿って、 第 1収縮抑制層 1 4 aおよび未焼成の多層集 合基板 1 3を貫通し、 第 2収縮抑制層 1 4 bの一部に到達するように、 カッター刃や金型 等によって切り込み溝 1 6を形成する。
なお、 切り込み溝 1 6は、 図 2に示すように、 分割線 1 5の位置に沿って、 互いにほぼ 直交するように縦方向と横方向に格子状に配列する。 あらかじめ短冊状の複合積層体 1 1 であれば、 切り込み溝 1 6は、 長さ方向と直交する方向にのみ設ければよい。
切り込み溝 1 6の深さは、 第 1収縮抑制層 1 4 aおよび未焼成の多層集合基板 1 3を貫 通して他方の収縮抑制層 1 4 bに到達し、 かつ未焼成の複合積層体 1 1の他方主面 1 1 b に届かない深さとする。 望ましくは、 第 1収縮抑制層 1 4 aおよび未焼成の多層集合基板 1 3を貫通し、 第 2収縮抑制層 1 4 bの厚みの 1 1 0〜4 Z 1 0程度まで届くように形 成する。
そして、 切り込み溝 1 6が設けられた未焼成の複合積層体 1 1を、 焼成用匣に配置し、 多層集合基板 1 3中のセラミック絶縁材料粉末は焼結するが、 各収縮抑制層中の無機材料 粉末は実質的に焼結しない条件下で焼成する。 具体的には、 たとえば、 4 0 0 °(まで1 .
5 °C /分、 4 0 0 ~ 9 0 0でまで 5 °CZ分〜 6 0 °CZ分の速度で昇温し、 9 0 0 °Cを 5 ~
6 0分キープして焼成し、 複合積層体 1 1における多層集合基板 1 3の部分のみを焼結さ せることができる。 そして、 焼結後の多層集合基板 1 3から、 上下に配置された実質的に未焼結状態にある 各収縮抑制層 1 4 a、 1 4 bを、 ブラシなどで除去して、 焼結済みの多層集合基板 1 3を 取り出す。
この焼結後の多層集合基板 1 3は、 大面镜の多層集合基板 1 3であるが、 切り込み溝 1 6が多層集合基板 1 3を貫通するように設けられているので、 焼成後は、 切り込み溝 1 6 によって定義される分割線にそって、 複数のセラミック多層基板に容易に分割される。 上述のセラミック多層基板の製造方法によれば、 未焼成の多層集合基板が第 1、 第 2の 収縮抑制層で挟まれている大面積の未焼成の複合積層体の一方主面から、 第 1の収縮抑制 層および未焼成の多層集合基板を貫通して、 他方の収縮抑制層に到達する深さ （複合積層 体の他方主面には到達しない） の切り込み溝が設けられているので、 複合積層体を集合基 板状態で取り扱え、 したがって、 作業時のハンドリング性に優れ、 また、 焼成後は、 多層 集合基板は、 複数に分割されやすいので分割時の不良が発生しにくい。
なお、 たとえば、 上述したセラミック多層基板の製造方法において、 第 1収縮抑制層 1 4 aを貫通して、 多層集合基板 1 3の厚みの 4 0 %の深さまで切り込み溝 1 6を形成した 未焼成の複合積層体 1 1を焼成する場合、 焼成後の分割時に、 ブレークが上手くいかず、 たとえば約 1 0 %の分割不良が発生してしまうことがある。 産業上の利用可能性
以上のように、 本発明のセラミック多層基板の製造方法によれば、 たとえば、 半導体デ バイスや積層セラミックコンデンサ等のチップ状部品を実装するのに用いることができる セラミック多層基板を、 高い寸法精度や信頼性を保ちながら、 生産性良く製造することが できる。

Claims

請求の範囲
1 . セラミック粉末を主成分として含有する複数のセラミックグリーン層を積層してな る未焼成の多層集合基板の上下両主面に、 前記セラミック粉末の焼結温度では実質的に焼 結しない難焼結性粉末を主成分として含有する第 1および第 2の収縮抑制層を有する、 未 焼成の複合積層体を作製する工程と、
前記未焼成の複合積層体に、 前記第 1の収縮抑制層の側から、 前記第 1の収縮抑制層お よび前記未焼成の多層集合基板を貫通し、 前記第 2の収縮抑制層に到達するように、 切り 込み溝を設ける工程と、
前記切り込み溝が設けられた未焼成の複合積層体を、 前記セラミック粉末は焼結するが 前記難焼結性粉末は実質的に焼結しない条件下で焼成し、 前記第 1、 第 2の収縮抑制層に 挟まれた焼結済みの多層集合体を得る工程と、
前記焼結後の多層集合基板から、 実質的に未焼結の第 1、 第 2の収縮抑制層を除去する 工程と、
前記焼結後の多層集合基板から、 前記切り込み溝に沿って分割された複数のセラミック 多層基板を取り出す工程と、
を備える、 セラミック多層基板の製造方法。
2 . 前記切り込み溝は、 互いにほぼ直交するように縦方向と横方向に配列されている、 請求の範囲第 1項に記載のセラミック多層基板の製造方法。
3 . 前記セラミックグリーン層は、 ガラス粉末および結晶化ガラス粉末のうち少なくと も 1種をさらに含む、 請求の範囲第 1項に記載のセラミック多層基板の製造方法。
4 . 前記未焼成の複合積層体を作製した後、 前記切り込み溝を設ける前に、 前記未焼成 の複合積層体をその積層方向に圧着する工程を備える、 請求の範囲第 1項に記載のセラミ ック多層基板の製造方法。
5 . セラミック粉末を主成分として含有する複数のセラミックダリーン層を積層してな る未焼成の多層集合基板と、
前記未焼成の多層集合基板の上下両主面に設けられた、 前記セラミック粉末の焼結温度 では実質的に焼結しない難焼結性粉末を主成分として含有する第 1および第 2の収縮抑制 層と、
前記第 1の収縮抑制層の側から、 前記第 1の収縮抑制層および前記未焼成の多層集合基 板を貫通し、 前記第 2の収縮抑制層に到達するように形成された切り込み溝と、 を有する未焼成の複合積層体。
PCT/JP2003/000641 2002-02-26 2003-01-24 Ceramic multilayer substrate manufacturing method and unfired composite multilayer body WO2003072325A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
GB0327298A GB2392312B (en) 2002-02-26 2003-01-24 Method for manufacturing ceramic multilayer substrate and green composite laminate
AU2003248359A AU2003248359A1 (en) 2002-02-26 2003-01-24 Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
US10/476,155 US6942833B2 (en) 2002-02-26 2003-01-24 Ceramic multilayer substrate manufacturing method and unfired composite multilayer body

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002050234A JP2003246680A (ja) 2002-02-26 2002-02-26 多層セラミック基板の製造方法
JP2002-50234 2002-02-26

Publications (1)

Publication Number Publication Date
WO2003072325A1 true WO2003072325A1 (en) 2003-09-04

Family

ID=27764281

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/000641 WO2003072325A1 (en) 2002-02-26 2003-01-24 Ceramic multilayer substrate manufacturing method and unfired composite multilayer body

Country Status (7)

Country Link
US (1) US6942833B2 (ja)
JP (1) JP2003246680A (ja)
CN (1) CN1229209C (ja)
AU (1) AU2003248359A1 (ja)
GB (1) GB2392312B (ja)
TW (1) TW577252B (ja)
WO (1) WO2003072325A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6942833B2 (en) 2002-02-26 2005-09-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate manufacturing method and unfired composite multilayer body

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003236372A1 (en) * 2002-04-26 2003-11-10 Murata Manufacturing Co., Ltd. Method of manufacturing ceramic laminated body
JP4867276B2 (ja) * 2005-10-14 2012-02-01 株式会社村田製作所 セラミック基板の製造方法
KR100890231B1 (ko) * 2005-11-25 2009-03-25 가부시키가이샤 무라타 세이사쿠쇼 다층 세라믹 기판의 제조 방법
JP4803185B2 (ja) * 2006-05-29 2011-10-26 株式会社村田製作所 セラミック多層基板の製造方法及びセラミック多層基板の集合基板
US7799405B1 (en) * 2006-12-01 2010-09-21 Siemens Energy, Inc. Three dimensional reinforced CMC articles by interlocking two dimensional structures
WO2009098944A1 (ja) * 2008-02-05 2009-08-13 Murata Manufacturing Co., Ltd. Ｅｓｄ保護デバイス
JP5327029B2 (ja) * 2009-01-16 2013-10-30 パナソニック株式会社 外装用筐体およびそれを用いた電気製品
JP2009234912A (ja) * 2009-07-16 2009-10-15 Murata Mfg Co Ltd 多層セラミック基板の製造方法
WO2015129340A1 (ja) * 2014-02-28 2015-09-03 株式会社村田製作所 セラミック基板およびモジュール部品の製造方法
BR202015022089U2 (pt) * 2015-09-09 2018-05-29 Moreira Meira Diesley Disposição aplicada em compósito de matriz polimérica para a confecção de portas, divisórias, móveis e afins
EP4212497A1 (en) * 2017-05-16 2023-07-19 Heraeus Deutschland GmbH & Co. KG Ceramic-metal substrate with low amorphous phase
CN107961593B (zh) * 2017-12-18 2023-09-22 四会市华通金属筛网制品有限公司 多层金属复合烧结网
CN111391069A (zh) * 2020-03-23 2020-07-10 东莞市唯美陶瓷工业园有限公司 一种陶瓷大板及其制造方法
CN112589976B (zh) * 2020-12-30 2021-12-07 瓷金科技(河南)有限公司 一种陶瓷封装基座用陶瓷片生产方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169126A (ja) * 1984-02-13 1985-09-02 関西日本電気株式会社 積層セラミツクコンデンサの製造方法
JPH0384993A (ja) * 1989-08-29 1991-04-10 Taiyo Yuden Co Ltd セラミック積層板の分割方法
EP0479219A1 (en) * 1990-10-04 1992-04-08 E.I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JPH0528867A (ja) * 1991-07-24 1993-02-05 Sumitomo Metal Mining Co Ltd ガラスセラミツク基板の製造方法
EP0535711A2 (en) * 1991-10-04 1993-04-07 Matsushita Electric Industrial Co., Ltd. Method for producing multilayered ceramic substrate
JPH06270122A (ja) * 1993-03-17 1994-09-27 Taiyo Yuden Co Ltd セラミックグリーンシート積層方法
JPH06283861A (ja) * 1993-03-25 1994-10-07 Matsushita Electric Ind Co Ltd セラミック多層配線基板の製造方法
JPH0799263A (ja) * 1993-09-27 1995-04-11 Sumitomo Metal Mining Co Ltd セラミック基板の製造方法
EP1178714A2 (en) * 2000-07-21 2002-02-06 Murata Manufacturing Co., Ltd. Multilayer board and method for making the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102720A (en) * 1989-09-22 1992-04-07 Cornell Research Foundation, Inc. Co-fired multilayer ceramic tapes that exhibit constrained sintering
JP2785544B2 (ja) 1991-10-04 1998-08-13 松下電器産業株式会社 多層セラミック基板の製造方法
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
US6139666A (en) * 1999-05-26 2000-10-31 International Business Machines Corporation Method for producing ceramic surfaces with easily removable contact sheets
JP2003246680A (ja) 2002-02-26 2003-09-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60169126A (ja) * 1984-02-13 1985-09-02 関西日本電気株式会社 積層セラミツクコンデンサの製造方法
JPH0384993A (ja) * 1989-08-29 1991-04-10 Taiyo Yuden Co Ltd セラミック積層板の分割方法
EP0479219A1 (en) * 1990-10-04 1992-04-08 E.I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JPH0528867A (ja) * 1991-07-24 1993-02-05 Sumitomo Metal Mining Co Ltd ガラスセラミツク基板の製造方法
EP0535711A2 (en) * 1991-10-04 1993-04-07 Matsushita Electric Industrial Co., Ltd. Method for producing multilayered ceramic substrate
JPH06270122A (ja) * 1993-03-17 1994-09-27 Taiyo Yuden Co Ltd セラミックグリーンシート積層方法
JPH06283861A (ja) * 1993-03-25 1994-10-07 Matsushita Electric Ind Co Ltd セラミック多層配線基板の製造方法
JPH0799263A (ja) * 1993-09-27 1995-04-11 Sumitomo Metal Mining Co Ltd セラミック基板の製造方法
EP1178714A2 (en) * 2000-07-21 2002-02-06 Murata Manufacturing Co., Ltd. Multilayer board and method for making the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6942833B2 (en) 2002-02-26 2005-09-13 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate manufacturing method and unfired composite multilayer body

Also Published As

Publication number Publication date
AU2003248359A1 (en) 2003-09-09
US6942833B2 (en) 2005-09-13
GB2392312A (en) 2004-02-25
CN1514764A (zh) 2004-07-21
TW200308193A (en) 2003-12-16
JP2003246680A (ja) 2003-09-02
TW577252B (en) 2004-02-21
US20050008824A1 (en) 2005-01-13
GB0327298D0 (en) 2003-12-24
GB2392312B (en) 2005-08-17
CN1229209C (zh) 2005-11-30

Similar Documents

Publication Publication Date Title
KR100451949B1 (ko) 다층 세라믹 기판의 제조 방법
EP2023701B1 (en) Method for manufacturing ceramic multilayer substrate
US20050126682A1 (en) Monolithic ceramic substrate and method for making the same
JP2785544B2 (ja) 多層セラミック基板の製造方法
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
WO2003072325A1 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
US20030062111A1 (en) Method of manufacturing glass ceramic multilayer substrate
EP2120522A1 (en) Method for the production of laminated ceramic electronic parts
JP3003413B2 (ja) 多層セラミック基板の製造方法
US6488795B1 (en) Multilayered ceramic substrate and method of producing the same
JP3351043B2 (ja) 多層セラミック基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP2803414B2 (ja) 多層セラミック基板の製造方法
JP4826253B2 (ja) セラミック多層基板の製造方法およびセラミック多層基板
JP4089356B2 (ja) 多層セラミック基板の製造方法
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JP4038616B2 (ja) 多層セラミック基板の製造方法
JP4645962B2 (ja) 多層セラミック基板
JP4501227B2 (ja) セラミック多層配線基板の製造方法
JP5051513B2 (ja) 多層セラミック集合基板の製造方法
JPS6239558B2 (ja)
JP2004207543A (ja) 多層配線基板の製造方法
JP2008124108A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法
JP2009234912A (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

ENP Entry into the national phase

Ref document number: 0327298

Country of ref document: GB

Kind code of ref document: A

Free format text: PCT FILING DATE = 20030124

Format of ref document f/p: F

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 0327298

Country of ref document: GB

WWE Wipo information: entry into national phase

Ref document number: 038004003

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10476155

Country of ref document: US

122 Ep: pct application non-entry in european phase