CN1662116A - 多层陶瓷基板及其制造方法 - Google Patents

多层陶瓷基板及其制造方法 Download PDF

Info

Publication number
CN1662116A
CN1662116A CN2005100521565A CN200510052156A CN1662116A CN 1662116 A CN1662116 A CN 1662116A CN 2005100521565 A CN2005100521565 A CN 2005100521565A CN 200510052156 A CN200510052156 A CN 200510052156A CN 1662116 A CN1662116 A CN 1662116A
Authority
CN
China
Prior art keywords
semi
finished products
mentioned
ceramic substrate
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2005100521565A
Other languages
English (en)
Other versions
CN100484366C (zh
Inventor
畠中洁
西野晴雄
二宫秀明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1662116A publication Critical patent/CN1662116A/zh
Application granted granted Critical
Publication of CN100484366C publication Critical patent/CN100484366C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Abstract

本发明的目的在于在多层陶瓷基板中在片主面方向上电连接不同的电介质、提高设计的自由度且实现小型化。与本发明有关的多层陶瓷基板的特征在于：层叠了包含在第1陶瓷基板上设置的冲切部分中嵌入第2陶瓷基板而使表面背面为平坦的不同材质复合陶瓷基板的多片陶瓷基板而构成，在上述不同材质复合陶瓷基板的界面中横跨上述第1陶瓷基板与上述第2陶瓷基板的边界的部分上具有导体层。

Description

多层陶瓷基板及其制造方法
技术领域
本发明涉及通过组合具有互不相同的电特性和/或物理特性的多个陶瓷材料而构成的多层陶瓷基板及其制造方法。
背景技术
多层陶瓷基板由多个陶瓷层构成，在各陶瓷层间以沿各陶瓷层间的界面的方式形成了布线导体。通常，为了实现多功能化、高性能化，层叠具有互不相同的电特性和/或物理特性的多种陶瓷材料的半成品片，同时对所得到的复合层叠体进行烧结，制造了多层陶瓷基板。这是为了在多层陶瓷基板的内部一体地制成电容器或电感器等那样要求不同的介电常数特性等的电子元件。
为了得到这样的多层陶瓷基板，以往提出了以下那样的方法。
(1)层叠分别包含提供互不相同的电特性的陶瓷材料的多种陶瓷层的方法。例如，层叠分别包含具有互不相同的介电常数的电介质陶瓷材料的多种陶瓷层和包含磁性体陶瓷材料的陶瓷层的方法(例如参照特开2001-144438号公报(专利文献1))。
(2)在烧结前的半成品片的层叠体的内部形成空间、在该空间中嵌入烧结前的成形体块、其后同时对成形体块和半成品片的层叠体进行烧结的方法(例如参照特开昭61-288498号公报、专利第3322199号公报、特开平11-163530号公报和特开平11-87918号公报(专利文献2～5))。
但是，在专利文献1所记载的技术中，由于在基板内部以层状配置电介质，故设计的自由度低。此外，由于在各层的主面方向上形成介电常数适合的元件，故必须充分地确保层的厚度，增加了多层陶瓷基板整体的厚度。
此外，在专利文献2～5所记载的技术中，由于只能在基板的厚度方向上连接各自的构件，故设计的自由度低。此外，难以在层叠体内部的空间内高精度地插入成形体块。再者，在各自的构件间容易产生空隙，在可靠性方面有缺陷。此外，由于层叠体与成形体块的层叠方向差了90度，故难以调整层叠体的空间尺寸和成形体块尺寸，此外，必须有为此而产生的不必要的空间。
发明内容
因此，本发明的目的在于提供具有下述特征的多层陶瓷基板：(1)在片主面方向上电连接不同的电介质、设计的自由度高且实现小型化，(2)与专利文献1的层状结构相比，只在必要的部位上以必要的尺寸形成电介质，缓和了被组合的电介质材料的物理特性(烧缩率、热膨胀系数)的限制，(3)在预定的部位上高精度地嵌入不同的电介质。此外，提供具有上述特征的多层陶瓷基板的制造方法。
本发明者在为了提高设计的自由度而锐意研究了在片主面方向上电连接不同的电介质的结构的结果，发现了在半成品片的预定部位上嵌入用与该半成品片不同的材质形成的另外的半成品片形成不同材质复合半成品片、通过层叠、烧结该不同材质复合半成品片可实现上述目的，从而完成了本发明。即，与本发明有关的多层陶瓷基板的特征在于：层叠了包含在第1陶瓷基板上设置的冲切部分中嵌入第2陶瓷基板而使表面背面平坦的不同材质复合陶瓷基板的多片陶瓷基板而构成，在上述不同材质复合陶瓷基板的界面中横跨上述第1陶瓷基板与上述第2陶瓷基板的边界的部分上具有导体层。可在被层叠了的各多层陶瓷基板的任意的部位上一体地制成电感器元件、电容器元件、LC复合电路元件、滤波器电路元件等的电子元件，以及在陶瓷基板的主面方向上无限制地配置连结电子元件相互间的布线，电路设计的自由度高。而且，由于容易将电子元件设计成必要且充分的大小，故可实现高密度的电路设计，可使基板实现小型化。
在与本发明有关的多层陶瓷基板中，包含下述情况：在层叠方向上将上述不同材质复合陶瓷基板相互间上下堆叠起来，同时也将上述第2陶瓷基板相互间堆叠起来，而且在该第2陶瓷基板相互间的层间介入内部导体层。该内部导体层成为布线层或被制成的元件的内部电极。
在与本发明有关的多层陶瓷基板中，包含下述情况：在上述第1陶瓷基板或上述第2陶瓷基板的某一方或两者上具有通路孔。第1陶瓷基板是成为基底的基板，在这里设置的通路孔确保层叠了的基板相互间的导通，可设置立体的电路。当然也可在第2陶瓷基板上形成通路孔。
在与本发明有关的多层陶瓷基板中，包含下述情况：用介电常数不同的材料形成了上述第1陶瓷基板和上述第2陶瓷基板。在同一陶瓷基板内配置电容器元件或电感器元件等的电子元件，与在层叠方向上堆叠介电常数不同的陶瓷基板以形成这些电子元件的情况相比，可实现薄型化。
在与本发明有关的多层陶瓷基板中，上述陶瓷基板最好是低温烧结基板(LTCC基板)。LTCC基板容易作成在内部具有电子电路元件或布线的多层基板，可实现装置的高密度化、小型化。
与本发明有关的多层陶瓷基板的制造方法的特征在于，具有下述工序：冲切第1半成品片的预定部分的工序；将第2半成品片堆叠在上述第1半成品片上进行暂时粘接的工序；将上述第2半成品片嵌入上述第1半成品片的冲切部分中以形成不同材质复合半成品片的工序；剥离在上述第1半成品片上暂时粘接的上述第2半成品片的工序；堆叠上述多个不同材质复合半成品片并进行加压以对半成品片层叠体进行成形的工序；以及对上述半成品片层叠体进行烧结的工序。通过具有上述工序，可在被层叠了的各多层陶瓷基板的任意的部位上一体地制成电感器元件、电容器元件、LC复合电路元件、滤波器电路元件等的电子元件，以及在陶瓷基板的主面方向上无限制地配置连结电子元件相互间的布线。因而，电路设计的自由度高，可进行高密度的电路设计，能以紧凑的方式制造基板。
在与本发明有关的多层陶瓷基板的制造方法中，在剥离在上述第1半成品片的表面上暂时粘接的上述第2半成品片的工序之后，最好具有使上述不同材质复合半成品片粘接在没有冲切孔的支撑体上的工序。通过将不同材质复合半成品片粘接到没有冲切孔的支撑体上，可进行对该半成品片的通路孔形成或导体印刷。
在与本发明有关的多层陶瓷基板的制造方法中，最好包含下述情况：具有在上述第1半成品片或上述第2半成品片的某一方或两者上形成通路孔的工序。对第1半成品片的通路孔的形成可在不同材质复合半成品片中的第1半成品片部分上进行，或在嵌入第2半成品片之前的第1半成品片上进行。对第2半成品片的通路孔的形成可在不同材质复合半成品片中的第2半成品片部分上进行，或在嵌入第2半成品片之前的第2半成品片上进行。
在与本发明有关的多层陶瓷基板的制造方法中，最好具有在上述不同材质复合半成品片上印刷导体膏的工序。在此，横跨上述第1半成品片与上述第2半成品片的边界印刷导体膏更为理想。由于在上述第1半成品片的预定部位上嵌入上述第2半成品片之后印刷导体膏，故可横跨上述第1半成品片与上述第2半成品片的边界印刷导体膏，对于布线层的设计来说，可极为灵活地设计。通过横跨第1半成品片与第2半成品片的边界印刷导体膏，可电连接到陶瓷基板的所希望的电子元件上。
在与本发明有关的多层陶瓷基板的制造方法中包含下述情况：在形成了上述半成品片层叠体时，使上述第1半成品片的冲切部分一致，以便使上述第2半成品片相互间具有在层叠方向的上下堆叠的部分，在该冲切部分中嵌入的上述第2半成品片的表面上印刷导体膏，在上述第2半成品片相互间的层间插入内部导体层。可在多层陶瓷基板的内部配置层叠型电容器元件。
在与本发明有关的多层陶瓷基板的制造方法中包含下述情况：用烧结后介电常数不同的材料形成了上述第1半成品片和上述第2半成品片。这是为了在同一陶瓷基板内形成电容器元件或电感器元件。
在与本发明有关的多层陶瓷基板的制造方法中，上述第1半成品片和上述第2半成品片的厚度最好相同。虽然没有被层叠的各陶瓷基板的厚度为同一的必要性，但在各陶瓷基板内使表面(界面)为平坦的做法可抑制层间剥离的发生。
在与本发明有关的多层陶瓷基板的制造方法中，上述第1半成品片和上述第2半成品片最好具有相同程度的冲压压缩率和烧缩率。抑制了剥离或裂纹的发生。
在本发明中，由于在片主面方向上电连接了不同的电介质，故电路设计的自由度高，可实现基板本身的小型化。此外，只在必要的部位上并以必要的尺寸形成电介质，可在不受烧缩率或热膨胀系数的限制的情况下比较自由地选择被组合的电介质。再者，由于将不同的电介质高精度地嵌入到预定的部位上，故可抑制剥离或裂纹的发生。
附图说明
图1是在本实施形态中使用的不同材质复合半成品片的制造工艺的概略图。
图2是示出与本实施形态有关的多层陶瓷基板的一个形态的概略剖面图。
图3是示出在实施例中形成了的多层陶瓷基板的形态的概略剖面图。
图4示出了对于实施例1来说在将电容测定频率定为1kHz、将IR测定施加电压定为10V时的电容器电容与绝缘电阻的关系。
图5示出了对于实施例2来说在将电容测定频率定为1kHz、将IR测定施加电压定为10V时的电容器电容与绝缘电阻的关系。
具体实施方式
以下，在本发明中示出实施形态，详细地说明本发明，但本发明不被解释为限定于这些记载。再有，对同一构件附以同一符号。
首先说明与本实施形态有关的多层陶瓷基板的制造方法。在图1中示出了表示在本实施形态中使用的不同材质复合半成品片的制造工艺的概略图。
如图1(1)中所示，在PET(聚对苯二甲酸乙二酯)片等的支撑体2上形成第1半成品片。例如，作为电介质膏，混合了陶瓷粉末与有机载体作成浆液，利用刮浆刀法等的片成形法在PET(聚对苯二甲酸乙二酯)片等的树脂片上进行成膜，得到半成品片。在得到玻璃陶瓷基板的情况下，使用混合了陶瓷粉末、玻璃粉末和有机载体的浆液。所谓有机载体，是在有机溶剂中溶解了粘合剂的物质，主要由萜品醇、丁基卡必醇、丙酮、甲苯、异丙醇等的溶剂、乙基纤维素、聚乙烯醇缩丁醛等的粘合剂、邻苯二甲酸二正丁酯等的可塑剂构成。除此以外，也可加入胶溶剂、湿润剂等。有机载体的含有量不作特别限定，通常的含有量，例如将粘合剂定为1～5重量％、将溶剂定为10～50重量％即可。
除了含有有机载体的上述有机涂料外，也可以是使水溶性粘合剂、分散剂等溶解于水的水溶系列涂料。在此，水溶性粘合剂不作特别限定，从聚乙烯醇、纤维素、水溶性丙烯酸树脂、乳胶等中适当地选择即可。
根据电介质陶瓷组成物的组成，使用构成主要成分和辅助成分的原料作为电介质膏的电介质原料。再有，原料形态不作特别限定，可使用构成主要成分和辅助成分的氧化物和/或利用烧结成为氧化物的化合物，这些原料可以是由液相合成法或固相法的某一种方法得到的粉末。再有，作为利用烧结成为氧化物的化合物，可例示例如碳酸盐、硝酸盐、草酸盐、有机金属化合物等。当然，也可合并使用氧化物和利用烧结成为氧化物的化合物。这样来决定电介质原料中的各化合物的含有量即可，即，使烧结后成为上述的电介质陶瓷组成物的组成。
在制作作为LTCC基板的玻璃陶瓷基板的情况下，根据所需要的相对介电常数和烧结温度适当地选择玻璃成分和陶瓷成分即可，可例示由在小于等于1000℃下烧结得到的氧化铝(结晶相)和氧化硅(玻璃相)构成的基板。除此以外，作为陶瓷成分，可使用氧化镁、尖晶石、氧化硅、多铝红柱石、镁橄榄石、滑石、堇青石、锶长石、石英、硅酸锌、氧化锆、二氧化钛等。作为玻璃成分，可使用硼硅酸玻璃、硼硅酸钡玻璃、硼硅酸锶玻璃、硼硅酸锌玻璃、硼硅酸钾玻璃等。将玻璃成分定为60～80体积％、将作为骨架材料的陶瓷成分定为40～20体积％是较为理想的。这是因为，如果玻璃成分偏离上述的范围，则难以成为复合组成物，强度和烧结性下降。
根据烧结后在基板内制成的元件或布线等的用途等来决定各第1半成品片的厚度，一般来说，为20～245μm。此时烧结后一层的厚度为13～160μm。例如，在打算制成多个电感器元件的用途的情况下，减薄第1半成品片的厚度是较为理想的。作为具体例，半成品片的厚度为20～45μm，烧结后的一层的厚度为13～30μm。此外，在形成Q值高的布线或形成散热用通路孔的情况下，加厚第1半成品片的厚度是较为理想的。作为具体例，半成品片的厚度为60～80μm，烧结后的一层的厚度为39～52μm。第1半成品片的层叠片数不作特别限制，但一般为4～50片。
其次，如图1(2)中所示，在将成为第1半成品片1的预定的冲切部分3的部分放在支撑体2上的状态下，用穿孔器4进行冲切加工。由模具5的形状来决定预定的冲切部分3的形状。
其次，如图1(3)中所示，用与第1半成品片同样的方法在PET片等的支撑体2上形成第2半成品片6。在此，第2半成品片6与第1半成品片1相比，最好用烧结后介电常数不同的材料来形成。根据所形成的电容器元件或电感器元件的特性适当地选择第2半成品片6的介电常数。但是，由于第1半成品片1和第2半成品片6最终形成不同材质复合半成品片7，故最好使厚度相同。再者，最好这样来配制电介质膏的组成，使得第1半成品片1和第2半成品片6具有相同程度的冲压压缩率和烧缩率。作为满足这些特性的组合，例如例示以下示出的材料组成的组合。
例如在第1半成品片的电介质原料的组成为氧化铝系列电介质原料(Al2O3-玻璃(SiO2-B2O3-Al2O3-MgO-CaO-SrO))的情况下，第2半成品片的电介质原料的组成最好为以下示出的组成。即，最好是氧化铝-氧化钛系列电介质原料(Al2O3-TiO2-玻璃(SiO2-B2O3-Al2O3-MgO-CaO-SrO))、氧化铝-氧化钛-氧化锶系列电介质原料(SiO2-Al2O3-La2O3-B2O3-TiO2-Bi2O3-Nd2O3-SrO))等。
其次，如图1(4)中所示，从支撑体2剥离第2半成品片6。
其次，如图1(5)中所示，将剥离了的第2半成品片6堆叠在进行了冲切加工的第1半成品片1上进行暂时粘接。最好用压接来进行粘接。暂时粘接的条件不作特别限定，较为理想的是，压接的压力为3～5MPa，其加热温度为35～80℃，压接时间为0.1～1.0秒。
其次，如图1(6)中所示，调整穿孔器4的对模具5的插入程度，在对第2半成品片6进行冲切加工的同时，将进行了冲切的第2半成品片6b嵌入第1半成品片1的冲切部分3中。通过使第1半成品片1、第2半成品片6和穿孔器4、模具5的位置关系相一致，可将进行了冲切的第2半成品片6b高精度地嵌入第1半成品片1的冲切部分3中。
其次，如图1(7)和(8)中所示，从第1半成品片1剥离进行了冲切加工后的第2半成品片6a。再者，如图1(9)中所示，从不同材质复合半成品片7剥离支撑体2。由此，可得到将进行了冲切的第2半成品片6b高精度地嵌入第1半成品片1的冲切部分3中的不同材质复合半成品片7。
为了进行导体膏的印刷，在剥离被暂时粘接到第1半成品片1的表面上的第2半成品片6a的工序之后，最好具有使本实施形态中使用的半成品片粘接到没有冲切孔的支撑体8上的工序。即，如图1(10)中所示，准备没有开孔的新的PET片等的支撑体8，粘接不同材质复合半成品片7。最好用压接来进行粘接。压接的条件不作特别限定，较为理想的是，压接的压力为5～8MPa，其加热温度为50～100℃，压接时间为3.0～8.0秒。
如图1(11)中所示，在导体膏的印刷之前，可在支撑体8上粘接了的不同材质复合半成品片7的第1半成品片一侧或第2半成品片一侧的某一方或两侧加入形成通路孔9的工序。再有，对第1半成品片的通路孔9的形成不限于不同材质复合半成品片7的形成后进行，例如也可在第1半成品片的形成后(图1(1)或(2)后)进行。对第2半成品片的通路孔的形成不限于不同材质复合半成品片7的形成后进行，例如也可在第2半成品片的形成后(图1(3)后)进行。
其次，如图1(12)中所示，在不同材质复合半成品片7的表面和通路孔9内印刷导体膏，形成导体层11或通路10。由于在形成了不同材质复合半成品片7后印刷导体膏，故可印刷在第1半成品片1和嵌入到其中的第2半成品片6b的任一表面上。而且，也可横跨第1半成品片1与第2半成品片6的边界印刷导体膏。因而，可与不同材质复合半成品片7中的第2半成品片的嵌入位置无关地自由地印刷布线层或电极的图形。
对由Ag、Ag-Pd合金、Cu、Ni等的各种导电性金属或合金构成的导电材料和上述的有机载体进行搅拌来配制导体膏。有机载体的含有量不作特别限定，通常的含有量例如定为粘合剂1～5重量％、溶剂定为10～50重量％即可。在各膏中根据需要可含有从各种分散剂、可塑剂等中选择的添加物。
其后，从不同材质复合半成品片7剥下支撑体8(未图示)。
利用以上的工序形成不同材质复合半成品片。其次，堆叠多个不同材质复合半成品片，在层叠方向上进行加压，形成半成品片层叠体。进行加压的压力不作特别限定，最好为40～100MPa，其加热温度为35～80℃。
其后，进行脱粘合剂处理和烧结处理，可得到图2中示出的烧结后的多层陶瓷基板100。图2是示出与本实施形态有关的多层陶瓷基板的一个形态的概略剖面图。
烧结温度由半成品片的材质等来决定，不作特别限定，但一般为850～1000℃。此外，烧结气氛根据导体膏中的导电材料的种类适当地决定即可，但在使用Cu、Ni、Cu合金、Ni合金等的贵金属的情况下，最好定为还原气氛，将烧结气氛的氧分压定为10-10～10-3Pa是较为理想的，定为10-7～10-3Pa则更为理想。如果烧结时的氧分压过低，则内部电极的导电材料存在引起异常烧结而断裂的趋势，如果烧结时的氧分压过高，则存在内部电极被氧化的趋势。
其后，在多层陶瓷基板100的表面上印刷电路图形38或端子33。再有，也可在烧结多层陶瓷基板100之前进行电路图形的印刷。
对于多层陶瓷基板100来说，可在基板内以所希望的位置、大小形成电介质层31或与其不同的电介质层35，也可容易地形成朝向各陶瓷基板的主面方向的电连接39。此外，如以往那样，也容易形成导电性通孔34。
再有，在多层陶瓷基板内形成层叠型电容器的情况下，进行以下的工艺。即，在形成了半成品片层叠体时，使第1半成品片的冲切部分相一致，以便第2半成品片相互间具有在层叠方向的上下堆叠的部分。在该冲切部分中被嵌入了的第2半成品片的表面上印刷导体膏。由此，在作成了多层陶瓷基板时在第2半成品片相互间的层间介入内部导体层，可形成层叠型电容器。再有，对于内部电极层来说，由于与不同材质复合半成品片7中的第2半成品片的嵌入位置无关地自由地印刷布线层或电极的图形，故内部电极层相互间的电连接是容易的。
本发明不限定于上述的实施形态，在本发明的范围内可作各种各样的改变。
例如，在上述的实施形态中，说明了使第2半成品片的厚度与第1半成品片的厚度为同一的情况，但如图2中所示，也可使第2半成品片的厚度为第1半成品片的厚度的1/2并堆叠2片，在其层间设置内部导体层37。
【实施例】
(实施例1)
形成图3中示出的具有电容器元件的多层陶瓷基板，测定了静电电容和IR。将第1半成品片的烧结层21定为在烧结后介电常数ε为7.3的组成(SiO2-B2O3-Al2O3-MgO-CaO-SrO)，将第2半成品片的烧结层22定为在烧结后介电常数ε为21.1的组成(SiO2-Al2O3-La2O3-B2O3-BaO-TiO2-Bi2O3-Nd2O3-SrO)。将在第1半成品片中嵌入的第2半成品片的烧结后的尺寸定为2.57mm×2.57mm×40μm，将内部电极的大小定为2.13mm×2.13mm。外电极为23。将其作为实施例1。
(实施例2)
将第1半成品片的烧结层21定为在烧结后介电常数ε为5.9的组成(BaO-Al2O3-SiO2-B2O3)，将第2半成品片的烧结层22定为在烧结后介电常数ε为72.3的组成(BaO-Nd2O3-TiO2-B2O3-CaO-ZnO)。将在第1半成品片21中嵌入的第2半成品片22的烧结后的尺寸定为2.57mm×2.57mm×40μm，将内部电极的大小定为1.71mm×1.71mm。将其作为实施例2。
在图4中示出了对于实施例1将电容测定频率定为1kHz、将IR测定施加电压定为10V时电容器电容与绝缘电阻的关系。在图5中示出了对于实施例2将电容测定频率定为1kHz、将IR测定施加电压定为10V时电容器电容与绝缘电阻的关系。如果参照图4和图5，则在图4的情况下具有大于等于1011Ω的绝缘电阻值，在图5的情况下具有大于等于109Ω的绝缘电阻值，具有高于一定品质的特性。

Claims (14)

1.一种多层陶瓷基板，其特征在于：
层叠了包含在第1陶瓷基板上设置的冲切部分中嵌入第2陶瓷基板而使表面背面平坦的不同材质复合陶瓷基板的多片陶瓷基板而构成，在上述不同材质复合陶瓷基板的界面中横跨上述第1陶瓷基板与上述第2陶瓷基板的边界的部分上具有导体层。
2.如权利要求1中所述的多层陶瓷基板，其特征在于：
在层叠方向上将上述不同材质复合陶瓷基板相互间上下堆叠起来，同时也将上述第2陶瓷基板相互间堆叠起来，而且在该第2陶瓷基板相互间的层间插入有内部导体层。
3.如权利要求1中所述的多层陶瓷基板，其特征在于：
在上述第1陶瓷基板或上述第2陶瓷基板的任一者或两者上具有通路孔。
4.如权利要求1中所述的多层陶瓷基板，其特征在于：
上述第1陶瓷基板和上述第2陶瓷基板用介电常数不同的材料形成。
5.如权利要求1中所述的多层陶瓷基板，其特征在于：
上述陶瓷基板是低温烧结基板(LTCC基板)。
6.一种多层陶瓷基板的制造方法，其特征在于，具有下述工序：
冲切第1半成品片的预定部分的工序；
将第2半成品片堆叠在上述第1半成品片上进行暂时粘接的工序；
将上述第2半成品片嵌入上述第1半成品片的冲切部分中以形成不同材质复合半成品片的工序；
剥离在上述第1半成品片的表面上暂时粘接的上述第2半成品片的工序；
堆叠多个上述不同材质复合半成品片并进行加压以对半成品片层叠体进行成形的工序；以及
对上述半成品片层叠体进行烧结的工序。
7.如权利要求6中所述的多层陶瓷基板的制造方法，其特征在于：
在剥离在上述第1半成品片的表面上暂时粘接的上述第2半成品片的工序之后，具有使上述不同材质复合半成品片粘接在没有冲切孔的支撑体上的工序。
8.如权利要求6中所述的多层陶瓷基板的制造方法，其特征在于：
具有在上述第1半成品片或上述第2半成品片的任一者或两者上形成通路孔的工序。
9.如权利要求6、7或8中所述的多层陶瓷基板的制造方法，其特征在于：
具有在上述不同材质复合半成品片上印刷导体膏的工序。
10.如权利要求9中所述的多层陶瓷基板的制造方法，其特征在于：
在上述不同材质复合半成品片上印刷导体膏的工序中，横跨上述第1半成品片与上述第2半成品片的边界印刷导体膏。
11.如权利要求6中所述的多层陶瓷基板的制造方法，其特征在于：
在形成了上述半成品片层叠体时，使上述第1半成品片的冲切部分一致，以便使上述第2半成品片相互间具有在层叠方向的上下堆叠的部分，在嵌入该冲切部分中的上述第2半成品片的表面上印刷导体膏，在上述第2半成品片相互间的层间插入内部导体层。
12.如权利要求6中所述的多层陶瓷基板的制造方法，其特征在于：
上述第1半成品片和上述第2半成品片用烧结后介电常数不同的材料形成。
13.如权利要求6中所述的多层陶瓷基板的制造方法，其特征在于：
上述第1半成品片和上述第2半成品片的厚度相同。
14.如权利要求6中所述的多层陶瓷基板的制造方法，其特征在于：
上述第1半成品片和上述第2半成品片具有相同程度的加压压缩率和烧缩率。
CNB2005100521565A 2004-02-27 2005-02-25 多层陶瓷基板的制造方法 Expired - Fee Related CN100484366C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004054271 2004-02-27
JP2004054271A JP4071204B2 (ja) 2004-02-27 2004-02-27 多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
CN1662116A true CN1662116A (zh) 2005-08-31
CN100484366C CN100484366C (zh) 2009-04-29

Family

ID=34858313

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100521565A Expired - Fee Related CN100484366C (zh) 2004-02-27 2005-02-25 多层陶瓷基板的制造方法

Country Status (6)

Country Link
US (2) US7243424B2 (zh)
EP (1) EP1581035A3 (zh)
JP (1) JP4071204B2 (zh)
KR (1) KR100995791B1 (zh)
CN (1) CN100484366C (zh)
TW (1) TW200529723A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178024A (zh) * 2011-12-26 2013-06-26 深圳光启高等理工研究院 具有复合介电常数的基板及其制备方法
CN103260336A (zh) * 2012-02-20 2013-08-21 联想(北京)有限公司 一种pcb板及电子设备
CN109074900A (zh) * 2016-03-31 2018-12-21 追踪有限公司 高频多层互连衬底及其制造方法
CN109416963A (zh) * 2016-05-10 2019-03-01 Tdk电子股份有限公司 多层式器件和用于制造多层式器件的方法
CN111656520A (zh) * 2018-01-31 2020-09-11 Tdk电子股份有限公司 电子器件

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510619B2 (en) * 2005-07-08 2009-03-31 International Business Machines Corporation Greensheet via repair/fill tool
JP4764729B2 (ja) * 2006-01-27 2011-09-07 コーア株式会社 セラミック多層基板の製造方法
JP4666161B2 (ja) * 2006-02-08 2011-04-06 Ｔｄｋ株式会社 積層用セラミック基板の製造方法
US20080010798A1 (en) * 2006-07-14 2008-01-17 Borland William J Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
JP2011035170A (ja) * 2009-07-31 2011-02-17 Olympus Corp 多層積層回路
CN106217660B (zh) * 2016-10-07 2018-10-30 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN106273002B (zh) * 2016-10-07 2018-04-20 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN106426577B (zh) * 2016-10-07 2018-03-23 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN106273000B (zh) * 2016-10-07 2018-04-20 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN106239750B (zh) * 2016-10-07 2018-04-20 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
CN106273001B (zh) * 2016-10-07 2018-04-20 郑州登电银河科技有限公司 一种ltcc/htcc自动双面压痕设备
WO2021051062A1 (en) 2019-09-12 2021-03-18 Watlow Electric Manufacturing Company Ceramic heater and method of forming using transient liquid phase bonding
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768144A (en) * 1971-03-04 1973-10-30 American Lava Corp Process for ceramic composites
JPS6464394A (en) * 1987-09-04 1989-03-10 Fujitsu Ltd Hybrid integrated circuit substrate
JPH02239697A (ja) * 1989-03-13 1990-09-21 Nippon Cement Co Ltd 回路基板の製造方法
JP3166251B2 (ja) * 1991-12-18 2001-05-14 株式会社村田製作所 セラミック多層電子部品の製造方法
JPH05174649A (ja) 1991-12-24 1993-07-13 Tdk Corp 異質材部を有するセラミックグリーンシート及びその製造方法
US5239744A (en) 1992-01-09 1993-08-31 At&T Bell Laboratories Method for making multilayer magnetic components
US5305523A (en) 1992-12-24 1994-04-26 International Business Machines Corporation Method of direct transferring of electrically conductive elements into a substrate
US5386339A (en) * 1993-07-29 1995-01-31 Hughes Aircraft Company Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink
US5759331A (en) * 1994-07-15 1998-06-02 Paul J. Dostart Method of ensuring conductivity in the manufacturing of a multi-layer ceramic component containing interlayer conductive-filled via holes
JPH08236931A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Works Ltd セラミック配線板の製造方法
US5661882A (en) 1995-06-30 1997-09-02 Ferro Corporation Method of integrating electronic components into electronic circuit structures made using LTCC tape
JPH0992983A (ja) * 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
JP3669404B2 (ja) 1997-09-08 2005-07-06 株式会社村田製作所 多層セラミック基板の製造方法
JP3129261B2 (ja) 1997-11-25 2001-01-29 株式会社村田製作所 多層セラミック基板の製造方法
JP3659284B2 (ja) * 1997-09-25 2005-06-15 京セラ株式会社 高周波用多層配線基板およびその製造方法
US6072690A (en) * 1998-01-15 2000-06-06 International Business Machines Corporation High k dielectric capacitor with low k sheathed signal vias
JPH11284334A (ja) 1998-03-27 1999-10-15 Kyocera Corp セラミックグリーンシートの貫通孔への金属ペースト充填方法
US6569278B1 (en) * 1999-09-29 2003-05-27 International Business Machines Corporation Powder metal polymer organic sheet punching for substrate conductors
JP3646587B2 (ja) * 1999-10-27 2005-05-11 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2001144438A (ja) 1999-11-15 2001-05-25 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2004063728A (ja) 2002-07-29 2004-02-26 Fujitsu Ltd 受動素子内蔵セラミック・モジュール基板及びその製造方法
JP2004087990A (ja) * 2002-08-28 2004-03-18 Kyocera Corp 複合体およびその製造方法、並びにセラミック基板の製造方法
JP4412891B2 (ja) 2002-10-29 2010-02-10 京セラ株式会社 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
US7018494B2 (en) * 2002-08-28 2006-03-28 Kyocera Corporation Method of producing a composite sheet and method of producing a laminate by using the composite sheet

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178024A (zh) * 2011-12-26 2013-06-26 深圳光启高等理工研究院 具有复合介电常数的基板及其制备方法
CN103178024B (zh) * 2011-12-26 2015-11-11 深圳光启高等理工研究院 具有复合介电常数的基板及其制备方法
CN103260336A (zh) * 2012-02-20 2013-08-21 联想(北京)有限公司 一种pcb板及电子设备
CN103260336B (zh) * 2012-02-20 2016-01-27 联想(北京)有限公司 一种pcb板及电子设备
CN109074900A (zh) * 2016-03-31 2018-12-21 追踪有限公司 高频多层互连衬底及其制造方法
CN109416963A (zh) * 2016-05-10 2019-03-01 Tdk电子股份有限公司 多层式器件和用于制造多层式器件的方法
CN111656520A (zh) * 2018-01-31 2020-09-11 Tdk电子股份有限公司 电子器件

Also Published As

Publication number Publication date
US20050189137A1 (en) 2005-09-01
EP1581035A2 (en) 2005-09-28
KR100995791B1 (ko) 2010-11-22
US20070110956A1 (en) 2007-05-17
KR20060042212A (ko) 2006-05-12
EP1581035A3 (en) 2007-08-15
JP2005244070A (ja) 2005-09-08
TW200529723A (en) 2005-09-01
CN100484366C (zh) 2009-04-29
JP4071204B2 (ja) 2008-04-02
US7243424B2 (en) 2007-07-17

Similar Documents

Publication Publication Date Title
CN100484366C (zh) 多层陶瓷基板的制造方法
JP3527899B2 (ja) 積層型電子部品およびその製法
JP2002094244A (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
CN103177872B (zh) 多层陶瓷电子元件及其制造方法
CN1514764A (zh) 陶瓷多层基板的制造方法和未烧成的复合叠层体
JP2004356333A (ja) 積層型電子部品およびその製法
JP2002289456A (ja) セラミック積層体およびその製法
JP2004179348A (ja) セラミック積層体の製法
JP2000243650A (ja) 積層セラミックコンデンサおよびその製造方法
JP2004165375A (ja) セラミック積層体の製法
JP2001023853A (ja) 積層セラミックコンデンサの製造方法
JP3669404B2 (ja) 多層セラミック基板の製造方法
JPH11354924A (ja) 多層セラミック基板の製造方法
US6245185B1 (en) Method of making a multilayer ceramic product with thin layers
CN1627884A (zh) 陶瓷基板制造方法以及使用该陶瓷基板的电子元件模块
JPH10112417A (ja) 積層セラミック電子部品及びその製造方法
JP4508625B2 (ja) 多層基板及びその製造方法
JP2002057036A (ja) 積層複合電子部品及びその製造方法
EP1589799A1 (en) Multi-layer ceramic substrate and method for manufacture thereof
JP2002198250A (ja) 積層型電子部品
JP2006253246A (ja) 多層セラミック基板の製造方法
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2004152909A (ja) セラミック積層体の製法
JP3625401B2 (ja) 積層インダクタ素子の製造方法
JP2004259956A (ja) ガラスセラミック多層配線基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20130225