CN109416963A - 多层式器件和用于制造多层式器件的方法 - Google Patents

多层式器件和用于制造多层式器件的方法 Download PDF

Info

Publication number
CN109416963A
CN109416963A CN201780042908.0A CN201780042908A CN109416963A CN 109416963 A CN109416963 A CN 109416963A CN 201780042908 A CN201780042908 A CN 201780042908A CN 109416963 A CN109416963 A CN 109416963A
Authority
CN
China
Prior art keywords
ceramics
field device
multiple field
function ceramics
green compact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780042908.0A
Other languages
English (en)
Inventor
T.法伊希廷格
B.德尔加斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN109416963A publication Critical patent/CN109416963A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/20—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by pyrolytic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12—Overvoltage protection resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/041—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Led Device Packages (AREA)

Abstract

描述一种多层式器件（100），其具有惰性的陶瓷衬底（1）和至少一个功能陶瓷（2），其中，所述功能陶瓷（2）完全由所述陶瓷衬底（1）包围。此外，描述一种用于制造多层式器件（100）的方法。此外，所述陶瓷衬底具有LTCC陶瓷。此外，所述功能陶瓷（2）具有HTCC陶瓷。

Description

多层式器件和用于制造多层式器件的方法
技术领域
本发明涉及一种陶瓷的多层式器件。本发明此外涉及一种用于制造陶瓷的多层式器件的方法。
背景技术
为了将多个功能性集成到多层式器件中，例如已知将完全包围的电陶瓷或功能陶瓷集成到惰性有机材料中。也已知由功能陶瓷自身、诸如压敏电阻陶瓷组成的载体的结构。然而，在此需要附加表面层，例如由玻璃或聚合物组成的附加表面层，以便保护功能陶瓷免受外部影响。
发明内容
待解决的任务在于，说明一种经改进的多层式器件以及一种用于制造经改进的多层式器件的方法。
该任务通过根据独立权利要求的主题和方法来解决。
根据一个方面，说明一种多层式器件。所述多层式器件具有惰性的陶瓷衬底。“惰性的”就此而论理解为，陶瓷衬底的表面具有高的绝缘电阻。高的绝缘电阻保护衬底表面以防外部影响。高的绝缘电阻使表面例如相对于电化学过程、例如金属层在表面上的沉积而言不敏感。高的绝缘电阻使衬底的表面此外相对于侵蚀性的介质，例如侵蚀性的溶剂（Flussmittel）不敏感，其中所述侵蚀性的介质例如在焊接过程中使用。
多层式器件具有至少一个功能陶瓷。多层式器件也可以具有多于一个功能陶瓷。例如，多层式器件具有两个、三个、五个、十个或更多个功能陶瓷。所述功能陶瓷用于提供多层式器件的特定的功能性。功能陶瓷用于将特定的功能集成到衬底中。不同的功能陶瓷在此可以提供不同的功能性但是也可以提供相同的功能性。
陶瓷衬底用作用于功能陶瓷的载体。功能陶瓷完全由陶瓷衬底包围。换言之，功能陶瓷在所有侧由衬底的惰性的、介电陶瓷材料包围。功能陶瓷具有特定的特性，例如限定的形状和尺寸，以便将功能陶瓷集成到陶瓷衬底中。例如，功能陶瓷晶粒状地、球状地、盘状地、椭圆状地或立方体状地构造。例如，功能陶瓷具有小于或等于100µm、例如为50µm的直径。
陶瓷衬底具有特定的特性，以便将功能陶瓷集成到衬底中。因此，在衬底的内部区域中设置空隙，功能陶瓷在制造多层式器件期间被引入到所述空隙中。功能陶瓷完全布置在衬底的内部区域中。
通过惰性的介电陶瓷衬底，功能陶瓷被保护免受有害的外部影响。以此方式可以提供紧凑的、稳定的、耐用的、有适应性的多层式器件。
根据一个实施例，所述陶瓷衬底具有LTCC（low temperature cofired ceramics（低温共烧陶瓷））陶瓷。LTCC技术允许，实现具有金属化层面（Metallisierungsebene）的陶瓷多层式器件，多个无源的部件如导体线路、电阻、电容和电感可以集成到其中。LTCC陶瓷优选具有低的介电常数。因此，可以抑制所不期望的寄生电效应，如衬底的寄生电容。
根据一个实施例，所述多层式器件具有多个功能陶瓷。所述功能陶瓷具有不同的特性。功能陶瓷具有例如不同的膨胀系数和/或不同的烧结温度。通过将功能陶瓷完全嵌入到衬底的惰性的介电陶瓷材料中，可以补偿功能陶瓷的不同特性。因此可以集成最不同的功能性。因此可以实现格外有适应性的和可灵活应用的多层式器件。
根据一个实施例，所述至少一个功能陶瓷具有HTCC陶瓷。在HTCC陶瓷情况下，烧结温度明显高于1000℃，例如在1500℃。HTCC陶瓷的晶粒组织不受在明显低于1000℃的温度的情况下对衬底的LTCC陶瓷的处理（烘烤（Einbrennen））的影响。在衬底中的功能陶瓷的功能性因此在LTCC陶瓷烘烤之后也保持不变。
根据一个实施例，所述功能陶瓷具有压敏电阻、NTC（negative temperaturecoefficient（负温度系数））陶瓷、PTC（positive temperature coefficient（正温度系数））陶瓷或铁氧体。例如，所述功能陶瓷构造为ESD保护元件（Schutzelement）。通过功能陶瓷因此可以提供多层式器件的不同的功能性。
根据一个另外的方面，描述一种用于制造多层式器件的方法。通过所述方法优选地制造上面描述的多层式器件。已经在多层式器件的上下文中描述的全部特征也可应用于所述方法，并且反之亦然。
在第一步骤中，制造至少一个功能陶瓷、优选多个功能陶瓷。在此，可以制造具有不同的功能性的功能陶瓷。相应的功能陶瓷基于陶瓷的喷溅颗粒、陶瓷粉末和/或陶瓷的生坯层。所述喷溅颗粒、所述陶瓷粉末和/或所述生坯层被筛选、挤压和烧结。在该制造过程中在大于或等于1000℃，例如1300℃或1500℃的温度的情况下烧结功能陶瓷。在制造时，功能陶瓷可以获得最不同的几何形状。例如，功能陶瓷可以具有经烧结的晶粒、经烧结的球体、经烧结的芯片或经烧结的立方体。
在一个另外的步骤中，提供LTCC生坯膜，所述生坯膜具有至少一个空隙。生坯层被上下堆叠。空隙通过冲压或激光照射生坯膜来提供并且完全穿透所提供的生坯膜。
在一个另外的步骤中，在所述生坯膜的至少一部分上提供、例如印制电极结构。电极结构例如具有银和/或钯。电极结构的施加优选在所提供的生坯膜被堆叠之前进行。
在一个另外的步骤中，将所述功能陶瓷引入到所述空隙中。尤其，以功能陶瓷装备空隙，并且将功能陶瓷精确匹配地颠簸入（einrütteln）所述空隙中。
在一个另外的步骤中，提供在生坯状态中的陶瓷覆膜。覆膜布置在由生坯膜组成的堆叠的上侧和下侧上。覆膜无空隙，从而使功能陶瓷从所有侧由陶瓷材料包围。
在一个另外的步骤中，将所述生坯膜和覆膜层压和挤压成生坯堆叠。
在一个另外的步骤中，可选地可以通过冲压过程或激光过程来引入另外的空隙到生坯堆叠中，其中所述空隙用于产生通孔。这些空隙完全穿透生坯堆叠。这些空隙布置在生坯堆叠的以下区域中：该区域在空间上与在其中布置有功能陶瓷的区域分开。
在一个另外的步骤中，烧结所述生坯堆叠。在低于功能陶瓷的烧结温度例如150℃的温度的情况下烧结所述生坯堆叠。由此，集成的功能陶瓷的功能性不受生坯堆叠的烧结的影响。通过合适地选择具有在z方向上的限定的烧结收缩（Sinterschwund）以及在x方向和y方向上的小的收缩的LTCC陶瓷，发生通过陶瓷衬底来对功能陶瓷的无裂缝包围。在此，衬底的陶瓷材料可以精确匹配地贴靠功能陶瓷。对此替代地，在生坯堆叠烧结之后，在功能陶瓷和陶瓷衬底的材料之间的间隙也保留。
在最后的步骤中，在经烧结的生坯堆叠的外表面上提供外接触部。例如，银浆被施加到经烧结的生坯堆叠的端侧上并且接着被烘烤。
由此形成的多层式器件具有至少一种完全地集成到陶瓷衬底中的功能陶瓷。通过将功能陶瓷嵌入到惰性的介电陶瓷材料中，多层式器件可以暴露于恶劣的环境条件（高温，侵蚀性的介质），而不使功能陶瓷受到损害。通过陶瓷衬底的小的介电常数，此外可以在以下应用中使用多层式器件：在所述应用中，衬底的所不期望的寄生电效应（例如寄生电容）的减小起到作用。因此，提供耐用的和有适应性的多层式器件。
附图说明
下面描述的图不应理解为按比例的。相反，为了更好地示出，可以放大地、缩小地或者也可以扭曲地示出各个维度（Dimension）。
彼此相同的或承担相同的功能的元件以相同的附图标记表示。其中：
图1示出多层式器件的示意图；
图2示出根据第一实施例的多层式器件的剖视图；
图3示出根据第二实施例的多层式器件的剖视图；
图4示出根据图3的多层式器件的水平剖视图；
图5示出根据图3的根据一个另外的实施例的多层式器件的水平剖视图；
图6示出根据第三实施例的多层式器件的剖视图；
图7示出根据第四实施例的多层式器件的剖视图；
图8a示出在制造根据本发明的多层式器件时的方法步骤；
图8b示出在制造根据本发明的多层式器件时的一个另外的方法步骤；
图8c示出在制造根据本发明的多层式器件时的一个另外的方法步骤；
图8d示出在制造根据本发明的多层式器件时的一个另外的方法步骤。
具体实施方式
图1示出多层式器件100的示意图。多层式器件100具有衬底1。衬底1优选具有惰性的介电陶瓷载体。“惰性的”就此而论理解为，衬底1的表面具有高的绝缘电阻。高的绝缘电阻使衬底1的表面相对于电化学过程、诸如金属层、例如具有Ni、Z、Ag或Ad的层在衬底1的表面上的沉积不敏感。高的绝缘电阻使衬底1的表面此外相对于侵蚀性的介质，例如侵蚀性的溶剂不敏感，其中所述侵蚀性的介质例如在焊接过程中使用。所述侵蚀性的介质可侵蚀表面并且导致所不期望的副效应，例如短路和漏泄电流（Kriechströmen）。
衬底1优选是多层式陶瓷。衬底1优选具有LTCC陶瓷。特别优选地，衬底1具有玻璃陶瓷。
多层式器件100此外具有多个功能陶瓷2，例如两个、三个、五个或十个功能陶瓷2。功能陶瓷2布置在衬底1内。功能陶瓷2完全由衬底1包围。功能陶瓷2在空间上相互分开并且电隔离。
优选地，相应的功能陶瓷2具有HTCC陶瓷。根据相应的功能陶瓷2的所期望的功能和作用方式，相应的功能陶瓷2可以具有ZnO-Pr（压敏电阻）、MnNiX（NTC陶瓷）、BaTiO3（PTC陶瓷）或铁氧体。在此，多个功能陶瓷2也可以具有相同的组分。对此替代地，每个功能陶瓷2也可以不同地构造用于在衬底1内实现所期望的不同的功能。
通过衬底1的惰性的表面，功能陶瓷2被保护免受外部影响。用于功能陶瓷的附加表面保护层，诸如玻璃层或聚合物层因此是多余的。
图2示出根据第一实施例的多层式器件100的剖视图。在图2中，尤其，具有陶瓷衬底1和集成式盘式压敏电阻的多层式器件100作为功能陶瓷2示出。优选地，功能陶瓷2具有塑料模制的压敏电阻，诸如SMD CU压敏电阻或热熔丝（ThermoFuse）压敏电阻。
功能陶瓷2盘状地构造。功能陶瓷2优选具有金属盘。功能陶瓷是盘式压敏电阻。例如，功能陶瓷具有ZnO-Pr。
衬底1具有内电极4。内电极4布置在衬底1的（未明确示出的）陶瓷层之间。内电极4用于功能陶瓷2的电接触。功能陶瓷2在衬底1的内部区域中布置到（在此未明确示出的）空隙6中。内电极4达到空隙6的边缘处，以便电接触功能陶瓷2。
功能陶瓷2具有外接触部3。外接触部3构造在功能陶瓷2的外表面、在此为上侧和下侧上。例如，外接触部3是功能陶瓷2的上侧和下侧上的金属层。内电极4与外接触部3导电连接。
在衬底1的相对置的侧面上此外布置外电极5，用于电接触多层式器件100。外电极5交替地与不同极性的内电极4电连接。
在图2中示出的多层式器件100构造用于在≥150℃的情况下的高温应用。完全包围功能陶瓷2的衬底1在此保护功能陶瓷2免受出现的高温的影响。衬底1的惰性表面尤其用于保护集成式盘式压敏电阻免受高温影响，其中所述盘式压敏电阻被指定用于直至85℃的最大的使用温度。
图3示出根据第二实施例的多层式器件100的剖视图。在图3中，尤其示出具有集成式SMD（surface mounted device（表面安装器件））压敏电阻的多层式器件100作为功能陶瓷2，所述压敏电阻具有低的端电压和电容。端电压在ESD事件的情况下与确定的冲击电流一起出现在器件上。在压敏电阻上出现的端电压在相同的电流的情况下越高，则电功率也越大并且因此最终压敏电阻必须吸收的能量就越大。因此，在较小的端电压的情况下，实现更高的电流负载能力，以便实现相同的能量吸收。
多层式器件100具有上面描述的衬底1。功能陶瓷2在衬底1内布置或嵌入到空隙6中。空隙6能够实现：在制造过程期间将功能陶瓷2引入到衬底1中。例如，空隙6具有衬底1的各个层的经烧结的过孔或经烧结的通孔。空隙6尤其以此而出众：该空隙不完全穿透衬底1。因此，在空隙6中嵌入的功能陶瓷2从所有侧、也即完全地由衬底1的材料包围。
根据对多层式器件100的要求而定，空隙6和/或功能陶瓷2如此构造，使得功能陶瓷2如此由所述衬底1包围，使得在衬底1的材料和功能陶瓷2之间不保留空隙（见图2）。但对此替代地，空隙6也可以这样构造，使得在功能陶瓷2和衬底1的材料之间保留空隙（见图3），因此在完成多层式器件100之后也可看出空隙6。尤其当功能陶瓷2的材料和衬底1的材料具有不同的膨胀系数时则这可以是必需的，以便避免在进一步处理时、例如在焊接时多层式器件100的裂缝或损坏。
在该实施例中，功能陶瓷2球状地构造。功能陶瓷2优选具有压敏电阻球体。功能陶瓷2例如具有ZnO-PrCo。优选地，功能陶瓷2是经烧结的ZnO-PrCo晶粒。功能陶瓷2具有小的电容。例如，功能陶瓷的电容为0.5pF或小于例如0.47pF。功能陶瓷2具有小于100µm、优选小于或等于50µm的直径。优选地，功能陶瓷具有特定的电场强度Ev=500V/mm。功能陶瓷2的介电常数epsilon是高的。例如为eps=400。
相反，衬底1具有非常小的介电常数epsilon。衬底的介电常数例如小于50，优选小于10。优选地，适用eps=7或eps=7.5。包围的衬底1的低的介电常数用于抑制衬底1的寄生电容。例如，衬底1的寄生电容比根据现有技术的具有eps=400的标准载体衬底的寄生电容低0.47pF。
衬底1此外具有已经与图2相关联地提及的内电极4。在衬底1的相对置的侧面上最终布置外电极5，用于电接触多层式器件100。
内电极4用于电接触功能陶瓷2并且达到空隙6的边缘处，以便电接触功能陶瓷2。根据功能陶瓷的构型而定，相应的内电极4可以不同地成型（对此参考图4和5）。例如，相应的内电极4在输送到功能陶瓷的区域中可以具有缩窄部4b（图5）。尤其当功能陶瓷2球状地构造时那么这是有利的。尤其，相应的内电极4通过缩窄部4b可以目标明确地（zielgerecht）并且准确地与功能陶瓷2电连接。对此替代地，相应的内电极4可以具有接片4a或接片状的连接区域，用于电接触功能陶瓷2（图4）。这当功能陶瓷2具有更大的水平维度时、也即例如椭圆状地构造时例如是有利的。然而，也可设想内电极4的其他构型，用于连接功能陶瓷2。
图6示出根据第三实施例的多层式器件100的剖视图。尤其，在图6中示出以具有集成的ESD保护的LED载体的型式（Gestalt）的多层式器件100。下面，仅仅描述对于与图2至5相关联地描述的多层式器件100的区别。
多层式器件100具有热源10，例如LED。热源10通过在热源10的下侧上的接触面9、例如导电金属层与衬底1的外部接触装置（Außenkontaktierung）5导电连接。在该实施例中，相应的外部接触装置5布置在衬底1的上侧上并且通过焊接连接部8与相应的接触面9连接。
衬底1具有过孔或通孔7。相应的通孔7在竖直方向上完全穿透衬底1。在衬底1的上侧上，相应的通孔7分别与外部接触装置5导电连接。在衬底1的下侧上布置另外的外电极5，所述另外的外电极5与相应的通孔7导电连接。内电极4在该实施例中不达到衬底1的侧面上，而是与通孔7导电连接。
衬底1此外可以具有热接触部11，所述热接触部例如用于温度传感器。热接触部11可以例如具有以金属填充的过孔。
功能陶瓷2例如球状地构造、烧结，并且被引入到衬底1内的空隙6中，从而功能陶瓷2从所有侧完全通过衬底1的材料包围。在该实施例中，功能陶瓷2用作ESD保护结构。功能陶瓷2是压敏电阻片。相对于过电压非常敏感的热源10借助功能陶瓷2来被有效保护以防电流冲击或电压冲击，其中所述过电压例如可能通过ESD脉冲被触发。
图7示出根据第四实施例的多层式器件100的剖视图。尤其，在图7中示出以具有集成的ESD保护和温度传感器的LED载体型式（Gestalt）的多层式器件100。
下面，仅仅描述对于与图6相关联地描述的多层式器件100的区别。除了图6中的多层式器件100，附加地在衬底1中还嵌入第二功能陶瓷2。这两个功能陶瓷2在空间上相互分开并且分别完全由衬底1的材料包围。
在图7中在衬底1的下部区域中示出的第一功能陶瓷2在此用作ESD结构并且保护热源10例如LED免受过电压影响。第一功能陶瓷2构造为压敏电阻片。
在图7中在衬底1的上部区域中示出的第二功能陶瓷2构造为热导体（NTC热敏电阻）。尤其，第二功能陶瓷2是NTC温度传感器。衬底1具有热接触部11。热接触部11与第二功能陶瓷2传导连接。热接触部11例如以过孔/通孔的形式构造。通孔从衬底1的上侧达到第二功能陶瓷2。
通过将功能陶瓷2完全嵌入到惰性的介电陶瓷载体（衬底1）中，可以将具有完全不同的特性、诸如烧结温度和膨胀系数的功能陶瓷2共同集成到衬底1中。因此，可以实现格外有适应性的和可灵活应用的多层式器件100。
下面，与图8a至8d相关联地描述一种用于制造多层式器件100的方法。已经与图1至7相关联地针对多层式器件100所阐述的所有特征也可以应用于所述方法，并且反之亦然。
在第一步骤中，制造至少一个功能陶瓷2。优选地，根据对于多层式器件100的特定的要求，制造多个不同的功能陶瓷2。根据相应的功能陶瓷2的使用目的而定，所述功能陶瓷的制造可以非常不同。所有功能陶瓷2的共同之处是，它们在引入到衬底1中之前被烧结。
例如为了制造功能陶瓷2，陶瓷粉末被提供并且以掺杂物、例如ZnO来掺杂。接着，烧结粉末。这在大于或等于1000℃并且小于或等于1300℃的温度的情况下，例如在1100℃的情况下进行。通过该过程，得出以经烧结的晶粒的形式的功能陶瓷2，其例如作为SMD压敏电阻来应用。
如果压敏电阻片应构造为功能陶瓷2，则为了其制造，由以上描述的经烧结的晶粒所组成的颗粒被提供、筛选并且挤压。受挤压的颗粒接着被烧结（1000℃ ≥T≤1300℃）并且被加工成盘状的压敏电阻片。接着，借助溅射或丝网印刷来金属化压敏电阻片。
在下一步骤中，提供LTCC生坯膜用于构造衬底1。生坯膜例如包含陶瓷粉末、接合剂和玻璃份额。生坯膜15被上下堆叠成堆叠。通过激光剥蚀或冲压，将至少一个空隙6引入到生坯层15中。空隙用于在稍后的方法步骤中将功能陶瓷2引入到生坯堆叠16中。引入到生坯层15中的空隙6的数目在此相应于在制成的多层式器件100中的功能陶瓷2的数目。
在一个另外的步骤中，在生坯膜15的至少一部分上提供、例如印制（aufdrucken）金属结构以便构造内电极4。在此优选在所提供的生坯膜15被一起堆叠之前进行金属结构的施加。金属结构例如具有Ag、Cu、Pd或其组合。金属结构尤其可以在用于连接功能陶瓷2的连接区域中特定地成形（ausformen），就如已经与图4和5相关联地描述的那样。
接着，将所述至少一个功能陶瓷2引入到所述空隙6中（图8a）。在此用功能陶瓷2装备空隙6，并且随后将其颠簸入。
在一个另外的步骤中，提供在生坯状态中的陶瓷覆膜13（图8a）。覆膜布置在由生坯膜15组成的堆叠的上侧和下侧上。覆膜13无空隙6，从而使功能陶瓷2现在从所有侧由陶瓷材料包围。接着将生坯膜13、15层压和挤压成生坯堆叠16（图8b）。
通过冲压过程或激光过程来引入另外的空隙到生坯堆叠13、15中以便产生通孔7。这些空隙完全穿透由生坯膜15和覆膜13组成的生坯堆叠16。为了产生相应的通孔7，在烧结步骤之后以连接材料填充这些空隙，例如通过从溶液沉积金属。优选地，在此完全填充空隙。该金属包含或例如是铜、银和/或钯。
在一个另外的步骤中，烧结所述生坯堆叠16（图8c）。在低于功能陶瓷2的烧结温度的温度情况下烧结生坯堆叠16。生坯堆叠的烧结温度例如比用于功能陶瓷2的烧结温度低150℃。例如，烧结温度位于750℃和900℃之间，其中，包含极限值。优选地，生坯堆叠16的烧结在800℃或850℃的情况下进行。通过在明显低于1000℃的温度情况下对LTCC陶瓷的烘烤，功能陶瓷2的晶粒组织不再受影响。功能陶瓷2的功能性可以通过合适地选择LTCC陶瓷以及烧结控制（气氛）来因此尽可能地保持不变。
通过烧结，发生生坯膜13、15的收缩。对具有在z方向上的限定的烧结收缩以及在x方向和y方向上的小的收缩的LTCC陶瓷的合适选择在此能够实现功能陶瓷2的无裂缝包围。
在最后步骤中，在经烧结的生坯堆叠16的外表面上提供外接触部5。例如，在此，银浆14被布置在外表面的至少一个部分区域上（图8d）并且接着被烘烤。
在此所说明的主题的描述不限于各个特定的实施方式。相反，只要技术上有意义，各个实施方式的特征可以任意地相互组合。
附图标记列表
1 LTTC陶瓷/衬底
2 功能陶瓷
3 外接触部
4 内电极
4a 接片
4b 缩窄部
5 外电极
6 空隙
7 过孔/通孔
8 焊接连接部
9 接触面
10 热源
11 热接触部
13 覆膜
14 银浆
15 生坯膜
16 生坯堆叠
100 多层式器件。

Claims (13)

1.一种多层式器件（100），所述多层式器件具有惰性的陶瓷衬底（1）和至少一个功能陶瓷（2），其中，所述功能陶瓷（2）完全由所述陶瓷衬底（1）包围。
2.根据权利要求1所述的多层式器件（100），其中，所述陶瓷衬底（1）具有LTCC陶瓷。
3.根据权利要求1或2所述的多层式器件（100），其中，所述多层式器件（100）具有多个功能陶瓷（2）。
4.根据权利要求3所述的多层式器件（100），其中，所述功能陶瓷（2）具有不同的膨胀系数和/或不同的烧结温度。
5.根据以上权利要求中任一项所述的多层式器件（100），其中，所述至少一个功能陶瓷（2）具有HTCC陶瓷。
6.根据以上权利要求中任一项所述的多层式器件（100），其中，所述功能陶瓷（2）具有压敏电阻、NTC陶瓷、PTC陶瓷或铁氧体。
7.根据以上权利要求中任一项所述的多层式器件（100），其中，所述功能陶瓷（2）构造为ESD保护元件。
8.一种用于制造多层式器件（100）的方法，所述方法具有以下步骤：
- 制造至少一个功能陶瓷（2）；
- 提供LTCC生坯膜（15），所述生坯膜具有至少一个空隙（6）；
- 在所述生坯膜（15）的至少一部分上提供电极结构；
- 将所述至少一个功能陶瓷（2）引入到所述空隙（6）中；
- 提供在生坯状态中的覆膜（13）；
- 将所述生坯膜（13，15）层压和挤压成生坯堆叠（16）；
- 烧结所述生坯堆叠（16）；
- 在经烧结的所述生坯堆叠（16）的外表面上提供外接触部（5）。
9.根据权利要求8所述的方法，其中，通过冲压或激光照射所述生坯膜（15）来提供所述至少一个空隙（6）。
10.根据权利要求8或9所述的方法，其中，为了制造所述功能陶瓷（2）而提供喷溅颗粒、陶瓷粉末和/或生坯层，并且其中，接着烧结所述喷溅颗粒、所述陶瓷粉末和/或所述生坯层。
11.根据权利要求10所述的方法，其中，在大于或等于1000℃的温度的情况下烧结所述功能陶瓷（2）。
12.根据权利要求8至11中任一项所述的方法，其中，在低于所述功能陶瓷（2）的烧结温度的温度的情况下烧结所述生坯堆叠（16）。
13.根据权利要求8至12中任一项所述的方法，其中，在小于或等于900℃并且大于或等于750℃的温度的情况下烧结所述生坯堆叠（16）。
CN201780042908.0A 2016-05-10 2017-05-05 多层式器件和用于制造多层式器件的方法 Pending CN109416963A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016108604.5A DE102016108604A1 (de) 2016-05-10 2016-05-10 Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
DE102016108604.5 2016-05-10
PCT/EP2017/060783 WO2017194408A2 (de) 2016-05-10 2017-05-05 Vielschichtbauelement und verfahren zur herstellung eines vielschichtbauelements

Publications (1)

Publication Number Publication Date
CN109416963A true CN109416963A (zh) 2019-03-01

Family

ID=58772847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780042908.0A Pending CN109416963A (zh) 2016-05-10 2017-05-05 多层式器件和用于制造多层式器件的方法

Country Status (7)

Country Link
US (1) US20190287702A1 (zh)
EP (1) EP3455861A2 (zh)
JP (1) JP2019523545A (zh)
CN (1) CN109416963A (zh)
DE (1) DE102016108604A1 (zh)
TW (1) TW201808625A (zh)
WO (1) WO2017194408A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023272647A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 埋入式电子元件及其制作方法、电压调节模块

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022121865A1 (de) 2022-08-30 2024-02-29 Tdk Electronics Ag Monolithisches Funktionskeramikelement und Verfahren zur Herstellung einer Kontaktierung für eine Funktionskeramik

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288498A (ja) * 1985-06-14 1986-12-18 株式会社村田製作所 電子部品内蔵多層セラミツク基板
CN1662116A (zh) * 2004-02-27 2005-08-31 Tdk株式会社 多层陶瓷基板及其制造方法
CN101266850A (zh) * 2007-03-13 2008-09-17 松下电器产业株式会社 静电应对部件和利用了该静电应对部件的电子部件模块
DE102007051075A1 (de) * 2007-10-17 2009-04-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Aktorisch wirksames und/oder sensitives Element, Verfahren zu seiner Herstellung sowie seine Verwendung
CN102216747A (zh) * 2008-11-14 2011-10-12 埃普科斯股份有限公司 传感器元件和用于组装传感器元件的工艺
CN103398797A (zh) * 2013-08-16 2013-11-20 肇庆爱晟电子科技有限公司 热敏电阻温度传感器及其制作方法
CN104769403A (zh) * 2012-11-12 2015-07-08 埃普科斯股份有限公司 温度探测器以及用于制造温度探测器的方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2559527Y2 (ja) * 1992-03-03 1998-01-19 株式会社村田製作所 サーミスタ素子
US5661882A (en) * 1995-06-30 1997-09-02 Ferro Corporation Method of integrating electronic components into electronic circuit structures made using LTCC tape
JPH09326303A (ja) * 1996-06-03 1997-12-16 Soshin Denki Kk チップ部品
DE19931056B4 (de) * 1999-07-06 2005-05-19 Epcos Ag Vielschichtvaristor niedriger Kapazität
JP2002184609A (ja) * 2000-12-14 2002-06-28 Murata Mfg Co Ltd 積層型バリスタ
JP2003332741A (ja) * 2002-05-14 2003-11-21 Murata Mfg Co Ltd セラミック多層基板の製造方法
US6776861B2 (en) * 2002-06-04 2004-08-17 E. I. Du Pont De Nemours And Company Tape composition and process for internally constrained sintering of low temperature co-fired ceramic
JP4329762B2 (ja) * 2004-09-13 2009-09-09 株式会社村田製作所 チップ型電子部品内蔵型多層基板
DE102006000935B4 (de) * 2006-01-05 2016-03-10 Epcos Ag Monolithisches keramisches Bauelement und Verfahren zur Herstellung
CN101542856B (zh) * 2007-05-28 2012-05-30 株式会社村田制作所 静电放电保护装置
KR101283521B1 (ko) * 2008-11-26 2013-07-15 가부시키가이샤 무라타 세이사쿠쇼 Ｅｓｄ 보호 디바이스 및 그 제조방법
CN102771024B (zh) * 2010-02-15 2014-10-22 株式会社村田制作所 Esd保护装置
DE102010036270B4 (de) * 2010-09-03 2018-10-11 Epcos Ag Keramisches Bauelement und Verfahren zur Herstellung eines keramischen Bauelements
JP2012204711A (ja) * 2011-03-28 2012-10-22 Panasonic Corp セラミック多層基板とセラミック多層基板の製造方法
DE102011113496A1 (de) * 2011-09-15 2013-03-21 Epcos Ag Vielschichtbauelement und Verfahren zu dessen Herstellung
JP2013080694A (ja) * 2011-09-22 2013-05-02 Tdk Corp 静電気対策素子
WO2013146189A1 (ja) * 2012-03-28 2013-10-03 株式会社村田製作所 Ｅｓｄ保護装置
DE102012104494A1 (de) * 2012-05-24 2013-11-28 Epcos Ag Leuchtdiodenvorrichtung

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61288498A (ja) * 1985-06-14 1986-12-18 株式会社村田製作所 電子部品内蔵多層セラミツク基板
CN1662116A (zh) * 2004-02-27 2005-08-31 Tdk株式会社 多层陶瓷基板及其制造方法
CN101266850A (zh) * 2007-03-13 2008-09-17 松下电器产业株式会社 静电应对部件和利用了该静电应对部件的电子部件模块
DE102007051075A1 (de) * 2007-10-17 2009-04-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Aktorisch wirksames und/oder sensitives Element, Verfahren zu seiner Herstellung sowie seine Verwendung
CN102216747A (zh) * 2008-11-14 2011-10-12 埃普科斯股份有限公司 传感器元件和用于组装传感器元件的工艺
CN104769403A (zh) * 2012-11-12 2015-07-08 埃普科斯股份有限公司 温度探测器以及用于制造温度探测器的方法
CN103398797A (zh) * 2013-08-16 2013-11-20 肇庆爱晟电子科技有限公司 热敏电阻温度传感器及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023272647A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 埋入式电子元件及其制作方法、电压调节模块

Also Published As

Publication number Publication date
WO2017194408A2 (de) 2017-11-16
JP2019523545A (ja) 2019-08-22
DE102016108604A1 (de) 2017-11-16
US20190287702A1 (en) 2019-09-19
EP3455861A2 (de) 2019-03-20
TW201808625A (zh) 2018-03-16
WO2017194408A3 (de) 2018-01-18

Similar Documents

Publication Publication Date Title
CN100521169C (zh) 层叠电子元件、电子装置及层叠电子元件的制造方法
US7710233B2 (en) Electric multilayer component
JP2010146779A (ja) 過電圧保護部品
KR101813407B1 (ko) 복합 전자 부품 및 그 실장 기판
JP2014204116A (ja) 積層セラミックキャパシタ及びその製造方法
US10141116B2 (en) Composite electronic component and resistor device
JP2011199312A (ja) 電気モジュール
US20160351333A1 (en) Electronic component
US9336951B2 (en) Multilayer ceramic capacitor and board for mounting the same
KR101504002B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
CN103890866A (zh) Esd保护结构元件和带有esd保护结构元件与led的结构元件
US7741949B2 (en) Varistor
CN109416963A (zh) 多层式器件和用于制造多层式器件的方法
JP2022541088A (ja) コンデンサおよびディスクリートバリスタを含む統合構成要素
KR20110068232A (ko) 적층 세라믹 커패시터
JP2005203479A (ja) 静電気対策部品
JP5614315B2 (ja) Ｅｓｄ保護装置
JP4292788B2 (ja) チップ型サージアブソーバ及びその製造方法
KR101630034B1 (ko) 내장형 적층 세라믹 커패시터 및 내장형 적층 세라믹 커패시터가 실장된 회로 기판
KR20150109293A (ko) 전압 비선형 저항 소자 및 그 제조 방법
KR20190008147A (ko) 복합기능소자 및 이를 구비한 전자장치
JP4501524B2 (ja) セラミック多層基板およびその製造方法
KR100672235B1 (ko) 바리스터 및 그 제조 방법
JPH11265808A (ja) サージ吸収素子及びその製造方法
KR20200031307A (ko) 복합형 감전방지소자 제조방법 및 이로 구현된 복합형 감전방지소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190301

WD01 Invention patent application deemed withdrawn after publication