KR20200031307A - 복합형 감전방지소자 제조방법 및 이로 구현된 복합형 감전방지소자 - Google Patents

복합형 감전방지소자 제조방법 및 이로 구현된 복합형 감전방지소자 Download PDF

Info

Publication number
KR20200031307A
KR20200031307A KR1020180110163A KR20180110163A KR20200031307A KR 20200031307 A KR20200031307 A KR 20200031307A KR 1020180110163 A KR1020180110163 A KR 1020180110163A KR 20180110163 A KR20180110163 A KR 20180110163A KR 20200031307 A KR20200031307 A KR 20200031307A
Authority
KR
South Korea
Prior art keywords
varistor
capacitor
electrode
electric shock
shock prevention
Prior art date
Application number
KR1020180110163A
Other languages
English (en)
Inventor
박규환
유준서
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020180110163A priority Critical patent/KR20200031307A/ko
Priority to PCT/KR2019/011788 priority patent/WO2020055139A1/ko
Publication of KR20200031307A publication Critical patent/KR20200031307A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

감전방지소자의 제조방법이 제공된다. 본 발명의 일 실시예에 의한 감전방지소자의 제조방법은 (1) 제1소체와 제1소체의 내부에 배치되며, 적어도 끝단이 제1소체의 양측에 노출된 바리스터 전극을 구비하는 바리스터부 및 제2소체와 제2소체의 내부에 배치되며, 적어도 끝단이 제2소체의 양측에 노출된 커패시터 전극을 구비하는 커패시터부를 각각 준비하는 단계, (2) 상기 바리스터부 또는 상기 커패시터부의 상부면에 상부면 전체면적의 50~85%를 덮도록 가접합부를 형성시키는 단계, (3) 상기 바리스터부 및 상기 커패시터부 중 어느 하나의 상부면에 구비된 가접합부 상에 전극의 노출방향이 같도록 나머지 다른 하나를 적층시켜 접합시키는 단계, 및 (4) 접합된 바리스터부와 커패시터부에서 전극이 노출된 양측에 상기 바리스터 전극 및 커패시터 전극이 전기적 연결되도록 한 쌍의 외부단자를 형성시키는 단계;를 포함하여 구현된다. 이에 의하면, 바리스터와 커패시터를 단일 패키지화함에도 불구하고 정전기에 대한 응답특성이 뛰어나고, 고용량 커패시턴스를 구현할 수 있어서 제품의 신뢰성을 향상시킬 수 있으며, 패키징 공정에서 발생할 수 있는 외관품질 저하를 방지하고, 구현된 제품이 우수한 결합강도를 발현할 수 있다.

Description

복합형 감전방지소자 제조방법 및 이로 구현된 복합형 감전방지소자{Method for manufacturing hybrid electric shock protection device and hybrid electric shock protection device manufactured thereby}
본 발명은 감전방지소자에 관한 것으로, 더욱 상세하게는 복합화를 통해 전기적 신뢰성이 우수하고, 높은 정전기 응답 특성과 고용량 커패시턴스의 구현이 동시에 가능하며, 복합화에도 불구하고 외부에서 가해지는 외력에도 내구성이 우수해 위와 같은 기능을 지속적으로 온전히 발현될 수 있는 동시에, 대량생산 시 외관 불량과 신뢰성 불량이 최소화될 수 있는 감전방지소자 제조방법 및 이로 구현된 감전방지소자에 관한 것이다.
최근의 휴대용 전자장치는 심미성과 견고함을 향상시키기 위해 메탈 재질의 하우징의 채택이 증가하고 있는 추세이다.
그러나, 이러한 메탈 재질의 하우징은 재질의 특성상 전기전도도가 우수하기 때문에, 특정 소자를 통하여 또는 부위에 따라 외장 하우징과 내장 회로부 사이에 전기적 경로가 형성될 수 있다.
특히, 메탈 하우징과 회로부가 루프를 형성함에 따라, 외부의 노출면적이 큰 메탈 하우징과 같은 전도체를 통하여 순간적으로 높은 전압을 갖는 정전기가 유입되는 경우, IC 등의 회로부를 파손시키며, AC 전원에 의해 발생되는 누설전류가 회로부의 접지부를 따라 메탈 하우징으로 전파되어 사용자에게 불쾌감을 주거나 심한 경우, 사용자에게 상해를 입힐 수 있는 감전 사고를 초래하기 때문에, 이에 대한 대책이 요구되고 있다.
더욱이, 정전기의 경우, 그 특성상 평면보다는 뾰족한 형상의 첨단부로 더 잘 유입되기 때문에, 이러한 부분에 대해서는 정전기의 내성을 더 강화시킬 필요성이 있다.
한편, 이러한 휴대용 전자장치는 통신 기능을 필수적으로 수반하기 때문에 통신신호를 감쇄 없이 안정적으로 처리하기 위해서는 고용량의 커패시턴스가 요구되며, 특히, 회로기판 상에서 배치되는 위치에 따라 다양한 커패시턴스가 요구되고 있다.
이러한 실정에서, 정전기 보호기능을 갖는 감전방지소자로서 바리스터(varistor) 유형을 이용하는 경우, 정전기에 대한 내성을 강화할 수 있으나, 고용량의 커패시턴스를 달성하기 용이하지 않으며, 더욱이, 바리스터 재료의 특성상 온도변화율이 높기 때문에 다른 재료 또는 부품과 조합하여 사용하는 경우 전체 온도특성의 열화를 초래한다.
따라서, 휴대용 전자장치에서 누설전류를 차단하면서도 정전기 유입이 용이한 위치별로 정전기 내성을 강화시키는 동시에 다양한 고용량 커패시턴스를 구현하기 위한 대책이 시급한 실정이다.
등록특허공보 제10-0684334호
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 정전기 보호기능과 커패시터 기능을 단일 패키지화함에도 신뢰성이 높은 정전기 응답특성, 누설전류 차단 및 무선 통신에 적합한 고용량 커패시턴스를 동시에 구현할 수 있는 감전방지소자 제조방법 및 이를 통해 구현된 감전방지소자를 제공하는데 목적이 있다.
또한, 본 발명은 단일 패키지 소자로 구현할 때 발생할 수 있는 접합신뢰성, 외관신뢰성을 담보할 수 있고, 특히 대량생산에도 이러한 신뢰성이 담보될 수 있는 감전방지소자 제조방법 및 이를 통해 구현된 감전방지소자를 제공하는데 다른 목적이 있다.
나아가, 본 발명은 단일 패키지 소자의 제조공정이나 단일 패키지 소자를 회로부품에 장착하는 공정에서 가해지는 열이나, 단일 패키지 소자의 반복사용 시 소자에서 발생한 열에 의해서도 정전기 보호기능과 커패시터 기능을 단일 패키지로써 지속 발현할 수 있는 감전방지소자 제조방법 및 이를 통해 구현된 감전방지소자를 제공하는데 또 다른 목적이 있다.
더불어 본 발명은 단일 패키지로써 우수한 전기적 접속 신뢰성을 가지고 이종의 기능을 지속 발현할 수 있는 본 발명에 따른 감전방지소자를 통해 휴대용 전자장치를 비롯한 다양한 전자장치를 구현하는데 또 다른 목적이 있다.
상술한 과제를 해결하기 위해 본 발명은, (1) 제1소체와 제1소체의 내부에 배치되며, 적어도 끝단이 제1소체의 양측에 노출된 바리스터 전극을 구비하는 바리스터부 및 제2소체와 제2소체의 내부에 배치되며, 적어도 끝단이 제2소체의 양측에 노출된 커패시터 전극을 구비하는 커패시터부를 각각 준비하는 단계; (2) 상기 바리스터부 또는 상기 커패시터부의 상부면에 상부면 전체면적의 50 ~ 85%를 덮도록 가접합부를 형성시키는 단계; (3) 상기 바리스터부 및 상기 커패시터부 중 어느 하나의 상부면에 구비된 가접합부 상에 전극의 노출방향이 같도록 나머지 다른 하나를 적층시켜 접합시키는 단계; 및 (4) 접합된 바리스터부와 커패시터부에서 전극이 노출된 양측에 상기 바리스터 전극 및 커패시터 전극이 전기적 연결되도록 한 쌍의 외부단자를 형성시키는 단계;를 포함하는 감전방지소자 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 상기 (2) 단계의 가접합부는 에폭시 성분 및 경화제를 포함하여 형성된 것일 수 있다.
또한, 상기 (2) 단계의 가접합부는 두께가 15 ~ 60㎛일 수 있다.
또한, 상기 (2) 단계의 가접합부는 상기 상부면 길이에 대하여 50 ~ 95%의 길이와, 상기 상부면 폭에 대하여 50 ~ 90%의 폭을 갖도록 형성될 수 있고, 보다 바람직하게는 상기 가접합부는 상기 상부면 길이에 대하여 70 ~ 95%의 길이와, 상기 상부면 폭에 대하여 70 ~ 90%의 폭을 갖도록 형성될 수 있다.
또한, 상기 가접합부는 에폭시 성분, 경화제, 및 결합강도를 향상시키기 위한 글래스 필러를 포함하고, 상기 글래스 필러는 가접합부 전체 중량에 대하여 20 ~ 65중량%로 구비될 수 있다.
또한, 상기 외부단자는 도전성 에폭시 성분과 50 ~ 90중량%로 도전성 금속을 포함하는 전극 페이스트가 열경화 되어 형성되며, 상기 전극페이스트의 열경화 온도는 상기 접합부의 5% 중량감소 온도보다 낮은 온도로 수행될 수 있다.
또한, 외부단자와 바리스터 전극 및 커패시터 전극 간에 도통 신뢰성을 향상시키기 위하여, 상기 (1) 단계의 바리스터부는 바리스터 전극이 노출된 제1소체 양측에 구비되는 한 쌍의 제1외부전극을 더 포함하고, 상기 커패시터부는 커패시터 전극이 노출된 제2소체 양측에 구비되는 한 쌍의 제2외부전극을 더 포함하며, 상기 (4) 단계의 외부단자는 상기 제1외부전극과 제2외부전극 각각의 외부면 적어도 일부를 덮도록 형성될 수 있다.
또한, 상기 제1외부전극 및 제2외부전극은 도전성 금속과 유리질 성분을 포함하는 소결형 전극일 수 있다.
또한, 상기 제1외부전극 및 제2외부전극은 두께가 15㎛ 이하이고, 폭은 200㎛ 이하로 형성될 수 있다.
또한, 상기 제1소체는 Zr, Nb, Pr, Bi, Co. Si, Cr, 및 Mn으로 이루어진 군에서 선택된 적어도 1종의 산화물과 ZnO을 포함하는 바리스터층이 복수개 적층되어 형성되며, 상기 제2소체는 Ti, Si, Sr, Bi, W, 및 Nd로 이루어진 군에서 선택된 적어도 1종의 산화물과 BaTiO3을 포함하는 세라믹층이 복수개 적층되어 형성된 것일 수 있다.
또한, 본 발명은 제1소체와 제1소체의 내부에 배치되며, 적어도 끝단이 제1소체의 양측에 노출된 바리스터 전극을 구비하는 바리스터부, 제2소체와 제2소체의 내부에 배치되며, 적어도 끝단이 제2소체의 양측에 노출된 커패시터 전극을 구비하고 상기 바리스터 전극과 상기 캐피시터 전극의 노출방향이 같도록 상기 바리스터부 하부에 적층된 커패시터부, 상기 바리스터부 하부면 또는 상기 커패시터부 상부면 전체면적의 55 ~ 93%를 덮도록 상기 바리스터부와 상기 커패시터부 사이에 개재된 접합부, 및 적층된 바리스터부와 커패시터부의 양측에 구비되어 노출된 바리스터 전극 및 커패시터 전극과 전기적 연결되는 한 쌍의 외부단자를 포함하는 감전방지소자를 제공한다.
본 발명의 일 실시예에 의하면, 상기 제1소체는 제1바리스터층과 제2바리스터층을 포함하는 복수의 바리스터층이 적층되어 일체로 형성되고, 상기 바리스터 전극은 상기 제1바리스터층 일면에 전극의 길이방향으로 일정간격 이격되어 구비된 복수의 제1바리스터 전극과, 바리스터층 적층방향으로 제1바리스터 전극과 이격되고, 이웃한 상기 제1바리스터 전극 사이의 이격부분에 대응되도록 제1바리스터층 타면 또는 제2바리스터층 일면에 형성된 적어도 하나의 제2바리스터 전극을 포함할 수 있다.
또한, 상기 제2소체는 복수의 세라믹층이 적층되어 일체로 형성되고, 상기 커패시터 전극은 세라믹층 적층방향으로 이웃한 전극끼리 전극의 일부가 상호 대향하도록 적어도 2개의 세라믹층 상에 각각 형성될 수 있다.
또한, 상기 접합부의 평균두께는 7 ~ 40㎛일 수 있다.
또한, 상기 접합부의 길이는 상기 바리스터부 하부면 또는 상기 커패시터부 상부면 전체길이의 75 ~ 99%이고, 상기 접합부의 폭은 상기 바리스터부 하부면 또는 상기 커패시터부 상부면 전체 폭의 75 ~ 95%일 수 있다.
또한, 상기 제1외부전극과, 상기 제1외부전극에 연결되지 않은 상기 바리스터 전극과의 최소 인접거리는 20㎛ 이상이고, 상기 제2외부전극과, 상기 제2외부전극에 연결되지 않은 상기 커패시터 전극과의 거리는 20㎛ 이상일 수 있다.
또한, 상기 바리스터 전극과 커패시터 전극은 두께가 10㎛ 이하일 수 있다.
또한, 소체의 적층방향을 기준으로 상기 제1소체의 높이는 제2소체 보다 클 수 있다.
또한, 이웃한 상기 커패시터 전극 사이의 수직거리는 10㎛ 이상일 수 있다.
또한, 상기 감전방지소자는 부피가 0.32㎣ 이하일 수 있다.
또한,상기 접합부는 상기 바리스터부 하부면 또는 상기 커패시터부 상부면 전체면적의 65 ~ 78%를 덮도록 형성된 것일 수 있다.
또한, 상기 감전방지소자는 안테나로 사용되는 영역을 포함하는 전자장치의 인체 접촉가능 전도체인 메탈 케이스와 내장 회로부 사이를 연결하는 소자로서, 상기 커패시터부는 상기 안테나로 사용되는 메탈 케이스로부터 유입되는 통신 신호를 통과시키며, 통신주파수 대역에서 상기 통신신호가 감쇄없이 통과하는 동시에 상기 내장 회로부의 접지로부터 유입되는 상기 전자장치의 외부전원에 의한 누설전류 중 DC 성분의 차단능력을 향상시키고, 상기 전자장치의 외부전원의 정격전압보다 높은 절연파괴전압을 가지며, 상기 바리스터부는 상기 메탈 케이스로부터 유입되는 정전기를 통과시킴과 아울러 상기 누설전류를 상기 메탈 케이스로 전달되지 않도록 차단할 수 있다.
또한, 본 발명은 도전성 케이스에서 외측으로 돌출 형성되는 첨단부를 포함하는 전도체; 회로부; 및 상기 전도체와 회로부를 전기적으로 연결하는 본 발명에 따른 감전방지소자를 포함하는 휴대용 전자장치를 제공한다.
본 발명의 일 실시예에 의하면, 상기 전도체는 사이드 키를 포함하거나, 상기 첨단부는 외부 기기와 연결을 위한 커넥터의 삽입구의 일단을 포함할 수 있다.
이하, 본 발명에서 사용한 용어에 대해 설명한다.
본 발명에서 사용한 유전율은 비유전율을 의미한다.
본 발명에 의하면, 바리스터와 커패시터를 단일 패키지화함에도 불구하고 정전기에 대한 응답특성이 뛰어나고, 고용량 커패시턴스를 구현할 수 있어서 제품의 신뢰성을 향상시킬 수 있다. 또한, 패키징 공정에서 발생할 수 있는 외관품질 저하를 방지하고, 구현된 제품이 우수한 결합강도를 발현할 수 있다.
나아가, 본 발명은 기존의 바리스터 및 커패시터 제조 공정을 이용하여 단일 패키지화함으로써, 제조공정을 단순화하고 다양한 용량에 따른 라인업이 용이하여 제조효율을 향상시키고 제조단가를 감소시킬 수 있다. 더불어 바리스터와 별도로 커패시터를 구현함으로써, 커패시턴스의 구현시 설계 자유도가 증가하므로, 다양한 용량의 라인업이 가능하여 별도의 공정 변경 없이도 고객사의 요구에 신속히 대응할 수 있다.
또한, 본 발명은 독립하여 구현된 바리스터와 커패시터를 단일 패키징시킴으로써 바리스터와 커패시터 사이의 물질이동을 원천 차단할 수 있고, 이를 통해 이종접합에 의한 전기적 특성의 열화를 방지할 수 있으며, 외부에서 가해지는 열이나 자체적으로 발열되는 열에 의해서도 내열성이 유지되어 결합신뢰성이 매우 우수하다. 접합 공정시 이종재료 간 온도변화율의 차이에 따른 틀어짐의 등의 결함을 억제할 수 있다.
도 1은 본 발명의 일 실시예에 따른 감전방지소자의 사시도,
도 2는 도 1의 감전방지소자에 대한 X1-X1'경계선에 따른 단면 모식도,
도 3은 도 1의 감전방지소자에 대한 X2-X2'경계선에 따른 단면 모식도,
도 4는 본 발명의 일 실시예에 따른 감전방지소자의 외부단자를 형성하는 공정에 대한 모식도,
도 5a 내지 도 5c는 본 발명의 일실시예의 감전방지소자에 포함되는 바리스터부에 대한 Y-Y'경계선에 따른 단면도,
도 6a 및 도 6b는 본 발명의 일실시예의 감전방지소자에 포함되는 커패시터부 에 대한 Y-Y'경계선에 따른 단면도,
도 7은 본 발명의 일 실시예에 포함되는 (2) 단계에서 형성된 가접합부를 나타낸 모식도,
도 8은 본 발명의 다른 실시예에 따른 감전방지소자의 단면도,
도 9는 본 발명의 다른 실시예에 포함되는 (2) 단계에서 형성된 가접합부를 나타낸 모식도,
도 10은 본 발명의 일 실시예에 따른 감전방지소자의 특성을 비교한 그래프, 그리고,
도 11 내지 도 16은 본 발명의 일 실시예에 따른 감전방지소자의 적용예를 나타낸 개념도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 부가한다.
본 발명에 따른 감전방지소자의 제조방법을 설명하기 앞서서, 최종 구현된 감전방지소자를 살펴보면, 도 1과 도 2에 도시된 것과 같이, 감전방지소자(100)는 바리스터부(110), 상기 바리스터부의 하부에 배치된 커패시터부(120), 상기 바리스터부(110)와 상기 커패시터부(120) 사이에 개재된 접합부(130) 및 외부단자(140)를 포함한다.
상기 감전방지소자(100)는 바람직하게는 부피가 0.32㎣ 이하인 복합소자일 수 있고, 일예로써, 길이 1.00±0.05㎜, 폭 0.5±0.05㎜, 높이 0.5±0.05㎜일 수 있다.
본 발명에 따른 감전방지소자(100)는 위와 같이 한정적이면서 매우 적은 부피 내에 이종의 기능을 수행하는 바리스터부(110)와 커패시터부(120)를 구비함에도 불구하고 정전기에 대한 방호, 누설전류 차단 및 높은 캐피시턴스를 동시에 발현하도록 구현된다.
상기 바리스터부는 통상적인 바리스터 유형의 소자로써, 재질적으로 유전율이 낮다. 바리스터 특성을 가지면서 유전율을 소정의 수치 이상으로 증가시키기는 어려운데, 이 경우 바리스터부를 통과하는 통신신호의 감쇄가 발생함에 따라서 통신신호가 통과하는 회로에 바리스터 소자를 단독으로 사용하기는 곤란한 문제가 있다. 이를 해결하기 위해 바리스터 특성의 소자와 통신신호의 감쇄를 방지하기 위한 커패시터를 함께 사용하는 것을 고려해볼 수 있는데, 이 경우 커패시터의 캐패시턴스를 고용량으로 구현하면 바리스터로 인한 통신신호의 감쇄를 보완 방지할 수 있다.
이에 이종의 기능을 수행하는 바리스터 소자와 커패시터 소자의 결합을 고려해 볼 수 있는데, 목적하는 특성을 목적하는 수준으로 발현하도록 각각 설계되고 구현된 이종의 소자를 한정되고, 매우 적은 부피의 공간 내에 구비시켜 일체화하는 것은 용이하지 않다.
구체적으로 매우 적은 부피 공간 내 두 소자가 배치되기 위한 방법으로써, 이종의 기능이 포함되도록 설계된 후 동시소성되어 처음부터 목적하는 크기로 제조되는 방법과 각각의 소자가 독립하여 제조된 후 결합하여 일체화시키는 방법이 있을 수 있다.
전자의 방법은 제조공정을 단순화시킬 수 있으나, 바리스터 소자의 소체 재질과 고용량의 캐패시턴스가 있도록 구현된 커패시터 소체 재질이 서로 달라 소성 조건이 상이함에 따라서 동시소성을 위한 조건을 찾기가 용이하지 않으며, 동시소성 조건을 찾더라도 바리스터 기능과 커패시터 기능을 수행하는 각각의 영역 경계부분에서 상호간에 재질의 이동이 발생하여 각각의 전기적 특성을 열화시키는 문제가 있다. 이를 방지하고자 각각의 기능을 수행하는 영역의 경계부분에 소망하지 않는 재질의 이동을 방지할 목적의 시트층을 별도로 구비시킬 경우, 구비된 시트층이 목적한 한정된 공간의 상당부피를 차지하여 바리스터 소자 및/또는 커패시터 소자의 부피가 감소해야 하고, 감소된 부피로 인해 목적하는 물성을 온전히 발현하기 어려울 수 있다.
이에 따라서 본 발명에 따른 감전방지소자(100)는 후자의 방법을 이용하여 독립하여 구현된 바리스터부(110)와 커패시터부(120)를 결합하여 일체화 시킴으로써, 동시소성으로 발생하는 각각의 전기적 특성 열화문제 등을 원천봉쇄할 수 있고, 바리스터부(110)와 커패시터부(120)의 부피감소에 따른 물성저하의 우려나 물성저하를 방지하기 위한 추가적인 설계변경을 피할 수 있다.
한편, 독립하여 제조된 바리스터부(110)와 커패시터부(120)의 결합을 위해서 접착층을 개재시킬 수 있고, 구체적으로 접착층을 바리스터부나 커패시터부 중 어느 하나의 일면에 형성시킨 뒤 다른 하나를 그 상부에 적층시켜 결합시킬 수 있는데, 결합의 과정에서 가해지는 소정의 압력, 접착층 조성 등의 원인으로 접착층이 바리스터부나 커패시터부 측면까지 침범하여 형성됨으로써 외관품질이 불량해질 수 있다. 또한, 이를 방지하고자 접합층을 너무 적은 양으로 형성시킬 경우 결합강도의 저하를 유발할 수 있다. 나아가 도 3에 도시된 것과 같이 적층된 바리스터부의 제1소체(110a) 하부 모서리와 커패시터부의 제2소체(120a) 상부 모서리에 의해 형성된 홈의 깊이가 깊어질 수 있다. 그라나 이 경우 바리스터부(110)의 바리스터 전극과 커패시터부(120)의 커패시터 전극을 상호 전기적 연결시키기 위한 외부단자(140)를 형성할 때, 도 4와 같이 전극조성물(140a)은 적층체의 양 측단에 형성된 홈(C)에 의한 모세관 현상의 현저한 발생으로 목적한 소정의 길이(s)를 초과하여 홈을 따라 전극조성물(140a)이 충진(t)되고, 소성 또는 경화를 통해 소정의 길이(s)를 초과한 상태로 외부단자로 구현될 수 있다. 이 경우 한 쌍의 외부단자(140)가 도통될 가능성이 증가하여 전기적 신뢰성이 저하되고, 외부단자가 소체에 번지게 됨에 따라서 외관신뢰성이 저하될 수 있다.
본 발명은 상술한 것과 같은 접합신뢰성, 외관품질, 전기적 신뢰성이 모두 담보되는 적층구조 갖는 감전방지소자 연구하던 중 후술하는 제조방법에 이르게 되었다.
본 발명의 일 실시예에 따르면, 감전방지소자(100)는 (1) 제1소체와 제1소체의 내부에 배치되며, 적어도 끝단이 제1소체의 양측에 노출된 바리스터 전극을 구비하는 바리스터부 및 제2소체와 제2소체의 내부에 배치되며, 적어도 끝단이 제2소체의 양측에 노출된 커패시터 전극을 구비하는 커패시터부를 각각 준비하는 단계, (2) 상기 바리스터부 또는 상기 커패시터부의 상부면에 상부면 전체면적의 50 ~ 90%를 덮도록 가접합부를 형성시키는 단계, (3) 상기 바리스터부 및 상기 커패시터부 중 어느 하나의 상부면에 구비된 가접합부 상에 전극의 노출방향이 같도록 나머지 다른 하나를 적층시켜 접합부를 형성시키는 단계, 및 (4) 접합된 바리스터부와 커패시터부에서 전극이 노출된 양측에 상기 바리스터 전극 및 커패시터 전극이 전기적 연결되도록 한 쌍의 외부단자를 형성시키는 단계를 포함하여 구현된다.
먼저 본 발명의 (1) 단계로써, 바리스터부(110)와 커패시터부(120)를 각각 준비한다.
도 5a를 참조하여 설명하면, 상기 바리스터부(110)는 제1소체(110a) 및 바리스터 전극(112,114,116)을 포함하며, 누선전류 차단기능 및 정전기 보호기능을 갖는다. 특히, 감전방지소자(100)가 안테나로 사용되는 영역을 포함하는 전자장치의 인체 접촉가능 전도체인 메탈 케이스와 내장 회로부 사이를 연결하는 소자로 사용될 때 상기 메탈 케이스로부터 유입되는 정전기를 통과시킴과 아울러 상기 누설전류를 상기 메탈 케이스로 전달되지 않도록 차단할 수 있다.
상기 제1소체(110a)는 바리스터 물질을 포함하며, 일례로 Zr, Nb, Pr, Bi, Co. Si, Cr, 및 Mn으로 이루어진 군에서 선택된 적어도 1종의 산화물과 ZnO을 포함할 수 있다. 여기서, 제1소체(110a)는 제1바리스터층과 제2바리스터층을 포함하는 복수의 바리스터층이 적층되어 일체로 형성될 수 있다. 즉, 서로 다른 바리스터층 상에 또는, 동일한 바리스터층의 양면에 제1바리스터전극(112,114) 또는 제2바리스터전극(116)이 구비될 수 있으므로, 제1바리스터전극(112,114) 및 제2바리스터전극(116)의 배치 구성에 따라 바리스터 층은 복수 개로 구성될 수 있다. 이때, 상기 제1바리스터층과 제2바리스터층은 동종 또는 이종의 바리스터 물질을 각각 포함할 수 있다.
한편, 도 2 및 도 3에 도시된 것과 같이, 상기 제1소체(110a)는 삼중점과 모서리가 라운드 처리되어 곡면일 수 있다. 곡면인 삼중점과 모서리는 곡률이 형성된 지점에서의 후술하는 (4) 단계에서 형성되는 외부단자(140) 또는 (1) 단계에서 더 구비될 수 있는 제1외부전극(도 8, 142) 두께를 향상시킬 수 있고, 후술하는 것과 같이 외부단자(140)의 외부면에 형성될 수 있는 도금층의 번짐을 방지할 수 있으며, 외부단자(140) 손상에 따른 불량을 감소시킬 수 있다. 또한, 곡면인 모서리는 소자에 가해지는 외력에 의해 소체가 부서지거나 손상되는 것을 완화시켜 줄 수 있다.
상기 바리스터 전극(112,114,116)은 제1바리스터층 일면에 전극의 길이방향으로 일정간격 이격되어 구비된 복수의 제1바리스터 전극과(112,114), 바리스터층 적층방향으로 제1바리스터 전극과 이격되고, 이웃한 상기 제1바리스터 전극(112,114) 사이의 이격부분(s)에 대응되도록 제1바리스터층 타면 또는 제2바리스터층 일면에 형성된 적어도 하나의 제2바리스터 전극(116)을 포함할 수 있다. 구체적으로 도 5a와 같이 제1바리스터전극(112,114)이 두 개인 경우, 제2바리스터전극(116)은 감전방지소자(100)의 단면 상에서 제1바리스터전극(112,114) 사이에 하나만 배치될 수 있다.
여기서, 제1바리스터전극(112,114)과 제2바리스터전극(116)은 서로 대향하여 일부가 중첩되는 것으로 도시되고 설명되었으나, 이에 한정되지 않고, 서로 중첩되지 않게 배치될 수도 있다.
이때, 제1바리스터전극(112,114) 사이의 거리는 제1바리스터전극(112,114)과 제2바리스터전극(116) 사이의 거리보다 크게 형성될 수 있다. 이에 의해 정전기와 같은 유입되는 신호는 제1바리스터전극(112), 제2바리스터전극(116), 및 제1바리스터전극(114) 순서의 경로로 전파될 수 있다.
이때, 바리스터부(110)는 한 쌍의 제1바리스터 전극(112,114)과 제2바리스터전극(116) 사이의 간격 및 바리스터 물질의 입경이 항복전압(Vbr)을 만족할 수 있도록 형성될 수 있다. 여기서, 바리스터부(110)의 항복전압(Vbr)은 제1바리스터전극(112)과 제2바리스터전극(116) 사이, 제2바리스터전극(116)과 제1바리스터전극(114) 사이 각각의 항복전압 총합이며, 외부전원에 의한 누설전류를 차단하도록 외부전원의 정격전압(Vin)보다 클 수 있다.
이에 의해, 바리스터부(110)는 정전기가 유입되는 경우, 정전기의 전압이 항복전압(Vbr)보다 크기 때문에 턴온되어 정전기를 통과시킬 수 있고, 아울러, 외부전원에 의한 누설전류가 유입되는 경우, 외부전원의 정격전압보다 항복전압(Vbr)이 크기 때문에 턴오프되어 누설전류를 차단할 수 있다.
아울러, 제1바리스터전극(112,114)은 제2바리스터전극(116)을 중심으로 상하에 배치될 수 있다. 즉, 제1바리스터전극(112,114)이 구비된 제1바리스터층과 제2바리스터전극(116)이 구비된 제2바리스터층이 반복적으로 교호적층될 수 있다. 이에 의해 정전기의 경로가 병렬로 복수 개가 구비되므로 정전기에 대한 응답특성을 더욱 향상시킬 수 있다.
또한, 상기 제1바리스터전극(112,114) 및 제2바리스터전극(116)은 Ag, Pd, Pt, Au, Ni, 및 Cu 중 적어도 1종 이상을 포함할 수 있다. 일례로, 제1바리스터전극(112,114) 및 제2바리스터전극(116)은 Ag 단독으로 사용되는 경우 정전기(ESD) 내성이 열화될 수 있기 때문에 Ag에 상기 열거된 성분 중 적어도 하나를 합금화 한 전극이 사용될 수 있다. 또한, 상기 바리스터 전극(112,114)은 두께가 1 ~ 10㎛이고, 폭은 50 ~ 400㎛이며, 길이는 50 ~ 800㎛일 수 있으나 이에 제한되는 것은 아니다.
또한, 일부의 상기 바리스터 전극(112,114)은 제1소체(110a)의 길이방향 양측에 적어도 끝단이 노출되며, 노출된 바리스터 전극(112,114)의 끝단은 후술하는 한쌍의 외부단자(140)에 각각 전기적으로 연결된다.
또한, 도 5b에 도시된 것과 같이 바리스터부(110')는 수직 이격하여 상호 대향되도록 복수개의 제1바리스터전극(112,114,118)이 전극길이방향으로 소정의 간격 이격하여 정렬되고, 수직하여 이격된 제1바리스터 전극(112,114,118) 간 사이에 제2바리스터 전극(116)이 제1바리스터 전극(112,114,118) 간 수평으로 이격된 부분에 대응하도록 배치될 수 있다. 다만, 본 발명의 감전방지소자에 구비될 수 있는 바리스터부의 바리스터 전극개수와 배치구조는 도 5a 및 도 5b에 한정되는 것은 아니다.
다음으로 상기 커패시터부(120)는 제2소체(120a) 및 커패시터 전극(122,124)을 포함한다. 또한, 도 6a에 도시된 것과 같이, 상기 커패시터 전극(122,124)은 제2소체(120a)의 길이방향 양측에 적어도 끝단이 노출되며, 노출된 커패시터 전극(122,124)의 끝단은 후술하는 한 쌍의 외부단자(140)에 각각 전기적으로 연결된다.
상기 커패시터부(120)는 통신 목적에 대응하는 대역별 통신신호를 감쇄없이 전달하는 기능을 수행한다. 특히, 감전방지소자(100)가 안테나로 사용되는 영역을 포함하는 전자장치의 인체 접촉가능 전도체인 메탈 케이스와 내장 회로부 사이를 연결하는 소자로 사용될 때, 상기 안테나로 사용되는 메탈 케이스로부터 유입되는 통신 신호를 통과시키며, 통신주파수 대역에서 상기 통신신호가 감쇄없이 통과하는 동시에 상기 내장 회로부의 접지로부터 유입되는 상기 전자장치의 외부전원에 의한 누설전류 중 DC 성분의 차단능력을 향상시킬 수 있다.
또한, 상기 제2소체(120a)는 유전체를 포함하며, 일례로, Ti, Si, Sr, Bi, W, 및 Nd으로 이루어진 군에서 선택된 적어도 1종의 산화물과 BaTiO3을 포함할 수 있다. 여기서, 제2소체(120a)는 복수의 세라믹층이 적층되어 일체로 형성되고, 상기 커패시터 전극(122,124)은 세라믹층 적층방향으로 이웃한 전극끼리 전극의 일부가 상호 대향하도록 적어도 2개의 세라믹층 상에 각각 형성된다. 즉, 하나의 세라믹층 상에 하나의 커패시터 전극이 구비되므로, 커패시터 전극의 개수와 배치 구조에 따라 세라믹층은 복수 개로 구성될 수 있다.
이와 같이, 유전체를 이용하여 커패시터부(120)를 구현함으로써, 커패시턴스의 대용량 구현이 용이하지 않은 바리스터부(110)의 특성을 보완하여 대용량으로 다양한 값으로 커패시턴스를 용이하게 구현할 수 있다.
특히, 커패시터부(120)는 바리스터부(110)와의 영향이 배제되어 내부에 적층 형성되는 커패시터 전극(122,124)의 간격을 보다 조밀하게 형성할 수 있어tj 커패시터 전극(122,124)의 적층 수를 증가시키거나, 고유전율의 제2소체(120a)을 이용하여 고용량의 커패시턴스의 구현이 용이할 수 있다.
아울러, 바리스터부(110)와 별도로 커패시터부(120)를 구현함으로써, 커패시턴스에 대한 설계 자유도가 증가하므로, 별도의 공정 변경없이도 다양한 용량의 라인업이 가능하여 고객사의 요구에 신속히 대응할 수 있다. 이에 의해 커패시터부(120)는 통신 목적에 대응하는 대역별 통신신호를 감쇄없이 전달할 수 있다.
한편, 도 2 및 도 3에 도시된 것과 같이, 상기 제2소체(120a)는 삼중점과 모서리가 라운드 처리된 곡면일 수 있다. 곡면인 삼중점과 모서리는 곡률이 형성된 지점에서의 후술하는 (4) 단계에서 형성되는 외부단자(140) 또는 (1) 단계에서 더 구비될 수 있는 제2외부전극(도 8, 144) 두께를 향상시킬 수 있고, 후술하는 것과 같이 외부단자(140)의 외부면에 형성될 수 있는 도금층의 번짐을 방지할 수 있으며, 외부단자(140) 손상에 따른 불량을 감소시킬 수 있다. 또한, 곡면인 모서리는 소자에 가해지는 외력에 의해 소체가 부서지거나 손상되는 것을 완화시켜 줄 수 있다.
또한, 상기 커패시터 전극(122,124) 각각은 서로 다른 세라믹층 상에 구비될 수 있다. 즉, 커패시터부(120)는 커패시터 전극(122,124)이 구비된 복수 개의 세라믹층이 순차적으로 적층된 후 소성되어 일체로 형성될 수 있다. 이때, 이웃한 전극끼리 전극의 일부가 상호 대향하도록 제1커패시터 전극(122)과 제2커패시터 전극(124)이 각각 구비된 서로 다른 세라믹층이 대칭되게 교호적층될 수 있다.
이때, 커패시터부(120)는 외부전원의 정격전압(Vin)보다 큰 절연파괴 전압(Vcp)을 가질 수 있다. 이에 의해 커패시터부(110)는 외부전원에 의한 누설전류가 유입되는 경우, 누설전류를 차단하여 사용자의 감전을 방지할 수 있다.
여기서, 커패시터 전극(122,124) 사이의 거리는 10㎛ 이상일 수 있다. 이와 같이, 커패시터 전극(122,124)은 사이의 간격을 충분히 확보함으로써, 무선 통신에 적합한 커패시턴스를 구현하는 동시에 누설전류 차단을 위한 절연파괴 전압(Vcp)을 증대시킬 수 있다.
또한, 커패시터 전극(122,124)은 Ag, Pd, Pt, Au, Ni, 및 Cu 중 적어도 1종 이상을 포함할 수 있다. 일례로, 커패시터 전극(122,124)은 Ag 단독으로 사용되는 경우 정전기(ESD) 내성이 열화될 수 있기 때문에 Ag에 상기 열거된 성분 중 적어도 하나를 합금화한 합금전극을 사용할 수 있다. 또한, 상기 커패시터 전극(122,124)은 두께가 1 ~ 10㎛이고, 폭은 50 ~ 400㎛이며, 길이는 50 ~ 800㎛일 수 있으나 이에 제한되는 것은 아니다.
준비되는 바리스터부(110)와 커패시터부(120)는 대략 동일한 두께로 구비될 수 있지만, 이에 한정되지 않으며, 용도에 따라 두께는 서로 상이하게 구비될 수 있고, 일예로 바리스터부(110)가 커패시터부(120)보다 두께가 두꺼울 수 있다. 특히, 0.36㎣ 의 작은 부피를 갖는 감전방호소자(100)로 구현되는 경우에는 목적하는 성능의 정전기 방호, 누설전류의 차단을 위하여 바리스터부(110)의 높이가 커패시터부(120) 높이보다 크거나 같을 수 있다.
또한, 바리스터부(110)와 커패시터부(120)의 길이와 폭은 대략 동일할 수 있고 이를 통해 소자를 적층시킨 뒤 정렬이 용이하고 접착강도를 담보하기에 유리할 수 있으나, 이에 제한되는 것은 아니다.
다음으로 본 발명의 (2) 단계로써, 상기 바리스터부 또는 상기 커패시터부의 상부면에 상기 상부면 전체면적의 50 ~ 85%를 덮도록 가접합부를 형성시키는 단계를 수행한다.
상기 바리스터부(110) 및 커패시터부(120)는 서로 적층되는 구조를 가지기 위하여, 어느 하나가 다른 하나의 상부에 적층될 수 있다. 이에 따라서 상기 가접합부는 상기 바리스터부(110) 또는 상기 커패시터부(120)의 상부면에 형성될 수 있고, 가접합부가 형성되지 않은 나머지 다른 하나가 가접합부 상부에 적층될 수 있다. 이때, 가접합부가 형성되는, 즉 적층구조에서 하부에 배치되는 소자는 제한이 없지만 바람직하게는 감전방지소자(100)가 회로기판에 솔더링 작업시 신뢰성 측면을 고려하여 우수한 유전체로 이루어진 커패시터부(120)가 하부에 배치될 수 있다. 즉, 바리스터부(110)가 커패시터부(120)의 상측에 적층 배치될 수 있고, 가접합부는 커패시터부(120)의 상부면에 형성될 수 있다. 이하, 가접합부가 커패시터 상부면에 형성되는 경우를 기준으로 설명하나, 이에 제한되지 않으며 바리스터부 상부면에 형성될 수도 있음을 밝혀둔다.
도 7을 참조하여 설명하면, 커패시터부(120)의 상부면에 형성된 가접합부(130a)는 상기 상부면 전체면적에 대해 50 ~ 85%의 면적으로 상부면을 덮을 수 있고, 보다 바람직하게는 58 ~ 70%의 면적으로 상부면을 덮을 수 있으며, 이를 통해 후술하는 (3) 단계를 통한 접합 과정에서 발생할 수 있는 접합신뢰성, 전기적 신뢰성 및 외관품질의 저하를 방지할 수 있다.
만일 가접합부(130a)가 형성된 면적이 커패시터부(120) 상부면 전체면적에 대해 50% 미만일 경우 접합력이 현저히 감소하고, 적층된 바리스터부(110)와 커패시터부(120) 측면에 형성된 홈의 깊이가 현저히 증가하여 후술하는 (4) 단계 수행 중 외부단자를 형성시키기 위한 전극조성물(140a)이 도 4와 같이 모세관 현상을 통해 홈을 타고 올라가 전극을 형성함에 따라서 한 쌍의 외부단자(140)가 도통될 가능성이 증가하여 전기적 신뢰성이 저하되고, 외부단자가 소체에 번지게 됨에 따른 외관신뢰성이 저하될 수 있다. 또한, 경우에 따라 길이/폭 중 어느 하나가 과도하게 형성될 경우 외관품질 저하도 유발할 수 있다. 또한, 만일 가접합부(130a)가 형성된 면적이 커패시터부(120) 상부면의 면적에 대해 90%를 초과할 경우 가접합부가 소체의 측면으로 흘러나와 외관품질을 저하시킬 우려가 있다.
보다 바람직하게는 상기 가접합부(130a)는 상술한 면적조건을 만족하는 경우에도 길이와 폭이 소정의 범위를 갖도록 형성될 때 더욱 향상된 접합신뢰성, 전기적 신뢰성 및 외관품질을 달성할 수 있다. 구체적으로 상기 가접합부(130a)의 길이(ℓ')는 상기 상부면 길이(ℓ)에 대하여 50 ~ 95% 일 수 있고, 보다 바람직하게는 70 ~ 95%, 보다 더 바람직하게는 70 ~ 90%일 수 있으며, 더욱 바람직하게는 77 ~ 90%일 수 있다. 또한, 가접합부(130a)의 폭(w')은 상기 상부면 폭(w)에 대하여 50 ~ 90%일 수 있고, 보다 바람직하게는 70 ~ 90%, 보다 더 바람직하게는 70 ~ 81%일 수 있다.
만일, 가접합부(130a)의 길이(ℓ')가 상기 상부면 길이(ℓ)에 대하여 50% 미만일 경우 바리스터부와 커패시터부의 부착성 저하, 외부전극 번짐에 의한 외관 불량, 신뢰성 불량 등의 발생할 수 있으며, 접착력을 보유하기 위해서는 상대적으로 폭이 넓게 형성될 수 있어서 외관품질 저하의 우려가 있다. 또한, 만일 길이가 90%를 초과할 경우 바리스터 전극 및 커패시터 전극이 형성된 소체의 양측으로 가접합부가 흘러서 바리스터 전극 및/또는 커패시터 전극을 오염 또는 덮어버려서 전기적 신뢰성 저하, 외관품질 저하 등을 유발할 수 있다. 또한, 과도하게 형성된 길이로 인해 상대적으로 폭이 좁게 형성될 수 있어서 접착강도도 저하될 우려가 있다. 또한 도 5c, e도 6b와 같이 바리스터부(110)와 커패시터부(120)의 양측에 제1외부전극(142), 제2외부전극(144)이 형성된 경우 역시 가접합부가 외부전극을 오염시키거나 덮음에 따라서 전기적 신뢰성 저하를 유발할 수 있다.
또한, 만일 가접합부(130a)의 폭(w')이 상기 상부면 폭(w)에 대하여 50% 미만으로 형성될 경우 결합강도 저하, 적층된 바리스터부(110)와 커패시터부(120) 측면에 형성된 홈의 깊이가 현저히 증가함에 따른 외부단자 형성시 모세관 현상의 과도한 발생으로 전기적 신뢰성이 저하될 우려가 있다. 또한, 과도하게 짧게 형성된 폭을 보완하여 일정수준의 접착력을 발현시키기 위해 상대적으로 길이가 길게 형성될 수 있고, 이 경우 외관품질의 저하도 유발될 수 있다.
만일 가접합부(130a)의 폭(w')이 상기 상부면 폭(w)에 대하여 90%를 초과하여 형성될 경우 폭방향으로 가접합부가 과도하게 흘러서 외관의 품질을 저하시킬 수 있다. 또한, 폭이 과도하게 넓게 형성될 경우 상대적으로 길이가 짧게 형성될 수 있고, 이 경우 접착강도도 저하될 우려가 있다.
또한, 상기 가접합부(130a)의 두께는 15 ~ 60㎛로 형성될 수 있고, 보다 바람직하게는 15 ~ 40㎛는데, 만일 두께가 15㎛미만일 경우 결합강도 저하의 우려가 있고, 60㎛를 초과할 경우 가접합부 형성 및/또는 접합공정에서 소자의 측면으로 가접합부가 과도하게 흘러서 전기적 신뢰성 저하 및 외관품질 저하의 우려가 있다.
상기 가접합부(130a)는 SMT 설비 또는 지그를 사용하여 정렬한 상태에서 커패시터(130) 상부면에 스크린 또는 디스펜싱 방식으로 접합조성물을 처리하여 가접합부(130a)를 형성시킬 수 있다. 또한, 가접합부(130a)를 형성시키는 과정에서 처리된 접합조성물에 포함된 용매에 대한 건조공정을 거칠 수 있고, 상기 건조공정은 실온에서 일정 시간 동안 방치하거나 경화가 일어나지 않을 정도의 열을 가해 건조시킬 수 있다.
상기 접합조성물은 최종 구현된 접합부(130)가 유기화합물이 경화되어 형성되는 고분자접합부 또는 유리성분이 소성된 유리질접합부일 수 있도록 공지된 조성을 갖는 것일 수 있다.
최종 구현된 접합부(130)가 고분자접합부인 경우 한정된 부피공간의 감전방지소자(100)에서 접합부(130)가 차지하는 부피가 작도록 보다 얇은 두께로 구현되면서도 바리스터부(110)와 커패시터부(120) 간 우수한 접합강도를 발현할 수 있다. 또한, 250℃ 이하의 비교적 낮은 온도나 광을 통해 쉽게 경화시킬 수 있어서 형성이 용이하며, 접합을 위해 가해지는 열이 비교적 낮아서 바리스터부/커패시터부의 손상이나 변형을 예방할 수 있다. 또한, 상기 고분자접합부는 바람직하게는 절연저항은 10㏁이상일 수 있고, 고전압의 ESD에 의해 절연파괴 되지 않도록 절연파괴강도는 20kV/㎜ 이상을 만족하도록 구현될 수 있다.
상기 고분자접합부는 에폭시계, 우레탄계, 아크릴계, 에스테르계 등 공지된 유기화합물이 경화제를 통해 가교되어 형성될 수 있으며, 이에 대한 구체적 종류는 본 발명에서 특별히 한정하지 않는다. 일예로써, 에폭시계 성분을 사용하는 경우에 대해 설명하면, 에폭시 성분, 경화제, 글래스필러 및 용매를 포함하는 접합조성물이 경화되어 고분자접합부를 형성할 수 있다.
이때, 상기 에폭시 성분은 공지된 것을 사용할 수 있으나, 바람직하게는 상술한 것과 같이 바리스터부(110)와 커패시터부(120)를 전기적 및 열적으로 분리시키기 위하여 비도전성, 내열특성을 가지는 경화체를 형성할 수 있고, 도포 시 요변성이 크고 도포 후 요변성이 적어지며, 경시변화성이 적고, 보관 안정성이 우수하며, 경화시 수축특성이 적고, 적은 기체를 발생시킬 수 있는 성분일 수 있다.
또한, 상기 경화제는 선택된 에폭시 성분과 함께 경화되어 접합부가 비도전성, 내열특성을 발현하도록 하는 공지된 것을 사용할 수 있으며, 구체적으로 선택된 에폭시 성분의 종류에 따라 구체적인 종류와 함량이 결정될 수 있음에 따라서 본 발명은 이에 대해 특별히 한정하지 않는다.
또한, 상기 글래스필러는 바리스터부(110)와 커패시터부(120)의 결합강도를 향상시키고, 접합조성물의 흐름성을 향상시키기 위하여 구비되며, 바람직하게는 접합부(130) 전체 중량의 20 ~ 65중량%, 보다 바람직하게는 40 ~ 55중량%가 되도록 접합조성물에 구비됨이 좋다. 만일 글래스 필러가 최종 접합부 전체 중량의 20중량% 미만으로 구비되는 경우 결합강도가 저하되고, 흐름성이 좋지 않아서 소정의 얇은 두께로 균일도막이 어려울 수 있는 문제가 있다. 또한, 만일 글래스 필러가 65중량%를 초과하여 구비되는 경우 에폭시 성분의 함량 감소로 목적하는 결합강도를 발현할 수 없고, 과도한 흐름성으로 인해 접합조성물의 도막을 제어하기 어려울 수 있는 등 목적하는 효과를 달성하기 어려울 수 있다.
상기 글래스 필러는 공지된 것을 사용할 수 있으며, 일예로 알루미늄, 규소, 게르마늄, 인듐, 주석, 납, 인, 붕소, 갈륨, 리튬, 나트륨, 칼륨, 루비듐, 세슘, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨, 네오디뮴, 프라세오디뮴, 에르븀, 세륨, 티탄, 지르코늄, 탄탈, 아연, 텅스텐, 바나듐, 크롬, 망간, 철, 코발트, 니켈, 구리 및 몰리브덴 중 선택된 1종 이상의 원소, 또는 이들을 포함하는 화합물일 수 있고, 보다 바람직하게는 아연, 규소, 붕소 및 망간 또는 아연, 규소, 붕소 및 알루미늄 중 선택된 1종의 원소 또는 이들 1종 이상을 포함하는 화합물일 수 있으며, 일예로 이산화규소일 수 있다.
상기 글래스 필러는 입상으로 조성물에 포함될 수 있고, 이때, 글래스 필러의 평균입경은 0.1 ~ 10㎛일 수 있고 이를 통해 분산성을 향상시킬 수 있고, 제1소체(110a) 및 제2소체(120a)와 맞닿는 전 영역에서 향상된 접착력을 발현할 수 있다.
한편, 상기 접합조성물에는 작업성을 향상시키기 위하여 안료가 더 포함될 수 있고, 일예로 MnFe2O4일 수 있으며, 접합부 전체 중량의 5 ~ 15중량%로 구비될 수 있는데, 이에 제한되는 것은 아니며, 포함되는 안료의 종류에 따라서 함량이 변경될 수 있다.
또한, 상기 접합조성물은 경화촉진제, 요변성제, 레벨링제, 분산제 등 공지된 첨가제가 더 포함될 수 있으며, 본 발명은 이에 대해 특별히 한정하지 않는다.
또한, 최종 구현되는 접합부(130)가 유리질접합부인 경우 유리성분을 포함하는 접합조성물로 형성된 가접합부가 소성되면서 접합부를 형성하고 이 과정에서 제1소체(110a)와 제2소체(120a)가 접합될 수 있다. 상기 유리질접합부는 상술한 고분자접합부에 대비하여 상기 유리질접합부는 소성온도가 후술하는 외부단자(140)의 경화 또는 소성온도보다 높은 소성온도를 갖는 유리성분으로 구현됨이 바람직하다. 만일 유리질접합부의 소성온도가 외부단자(140)의 경화 또는 소성온도보다 낮을 경우 외부단자의 형성과정에서 가해지는 열에 의해 유리질접합부가 부분 또는 전부 용융되거나 연화되어 접합된 바리스터부(110)와 커패시터부(120)의 상하좌우 중 어느 하나 이상의 틀어짐이 발생할 수 있고, 제품신뢰성을 저하시킬 수 있는 등 목적하는 효과를 발현하기 어려울 수 있다. 상기 유리성분은 SiO2, B2O3, BaO, CaO, Na2O, ZnO, Al2O3 및 PbO로 이루어진 군에서 선택된 1종 이상을 포함할 수 있으며, 이에 한정되는 것은 아니다. 또한, 상기 유리성분은 외부단자의 경화 또는 소성온도를 고려하여 적절히 선택될 수 있다.
다음으로 본 발명에 따른 (3) 단계로써, 상기 바리스터부 및 상기 커패시터부 중 어느 하나의 상부면에 구비된 가접합부 상에 전극의 노출방향이 같도록 나머지 다른 하나를 적층시켜 접합부를 형성시키는 단계를 수행한다.
도 7과 같이 커패시터(120)부 상부면에 가접합부(130a)가 형성된 경우로 설명하면, 가접합부(130a) 상부에 바리스터부(110)가 적층되며, 이때, 바리스터부(110)와 커패시터부(120)는 도 3에 도시된 것과 같이 바리스터전극(112)과 커패시터전극(122)의 노출방향이 같도록 적층된다. 이 경우 단일의 외부단자(140)를 통해 바리스터전극(112)가 커패시터전극(122)을 동시에 전기적 병렬접속시킴과 동시에 바리스터부(110)와 커패시터부(120)의 틀어짐 등의 결함을 방지할 수 있는 이점이 있다.
상기 바리스터부(110)는 SMT 설비 또는 지그를 사용하여 커패시터부(120)의 상측에 적층하여 접합될 수 있다. 이때, 바리스터부(110)와 커패시터부(120)의 정렬 공차는 50㎛이하가 되도록 적층 및 접합될 수 있다.
또한, 가접합부(130a)가 접합부(130)로 형성되면서 내부에 기포나 공동이 발생하지 않도록 바리스터부(110)와 커패시터부(120)를 서로 충분히 밀착시켜 접합할 수 있다. 상기 가접합부(130a)는 접합조성물의 종류에 따라 열이나 광을 통해 경화되어 접합부(130)를 형성할 수 있고, 일예로 열경화형 접합조성물인 경우 70 ~ 250℃로 열을 가할 수 있으나 이에 제한되는 것은 아니다.
다음으로 본 발명에 따른 (4) 단계로써, 접합된 바리스터부(110)와 커패시터부(120)에서 전극(112,114,122,124)이 노출된 양측에 상기 바리스터 전극(112,114) 및 커패시터 전극(122,124)이 전기적 연결되도록 한 쌍의 외부단자(140)를 형성시키는 단계를 수행한다.
상기 외부단자(140)는 바리스터부(110)와 커패시터부(120) 사이를 전기적으로 병렬 연결하는 동시에, 감전방지소자(100)를 회로기판에 솔더링 하기 위한 전극이다. 상기 외부단자(140)를 통해 정전기, 외부전원의 누설전류 및 통신 신호에 대하여 바리스터부(110) 및 커패시터부(120)가 선별적으로 동작함으로써, 정전기 보호, 감전방지 및 통신신호 전달기능을 모두 수행할 수 있다.
상기 외부단자(140)는 제1소체(110a), 제2소체(120a)와의 결합력을 높이고, 회로 등의 외부와의 전기적 접속 및 결합력을 향상시키기 위하여 적층된 바리스터부(110)와 커패시터부(120)의 전단 및 후단과, 상기 전단 및 후단에 각각 이어지는 양 측단을 소정의 길이(도 1의 w)만큼 덮도록 구비될 수 있다.
한편, 상기 외부단자(140)는 공지된 도전성 금속을 포함하여 형성된 것일 수 있다. 이때, 상기 외부단자(140)는 도전성 금속이 바인더 성분과 혼합된 상태로 바리스터부(110)와 커패시터부(120)의 양측에 배치된 후 소성되어 형성된 소성형 전극이거나 도전성 금속이 바인더 성분과 혼합된 상태로 경화되어 형성된 경화형 전극일 수 있다.
다만, 상기 외부단자(140)는 접합부(130)를 통해 접합된 바리스터부(110)와 커패시터부(120)의 물리, 화학적 특성을 고려하여 접합부(130)에 영향을 미치지 않는 조건에서 형성되는 것이 바람직하다.
특히, 상기 접합부(130)는 상술한 것과 같은 여러 이점으로 인하여 고분자접합부일 수 있는데, 통상적으로 고분자접합부는 400℃ 이상 온도조건에서 온전히 견딜 수 있는 내열성을 발현하기 어려움에 따라서 접합부(130)를 고분자접합부로 구성할 경우 상기 외부단자(140)는 접합부를 열적 변형, 손상시키지 않을 수 있는 경화형 전극으로 구성되는 것이 매우 바람직하다. 만일 소성형 전극을 사용할 경우 500℃ 이상의 온도에서 가해지는 소성공정에서 고분자층인 접합부는 부분적으로 열분해되어 손상되거나 연화/용융됨에 따라서 소성공정 중 커패시터부와 바리스터부의 틀어짐이 발생하고, 접착강도가 저하될 수 있는 등 접합부의 물성저하를 초래할 수 있다. 이에 따라서 바람직하게는 상기 외부단자(140)는 도전성 에폭시 성분과 50 ~ 90중량%로 도전성 금속을 포함하는 전극 페이스트가 열경화 되어 형성된 것일 수 있고, 이때, 상기 전극페이스트의 열경화 온도는 상기 접합부(130)의 5% 중량감소 온도보다 낮은 온도로 수행될 수 있으며, 이를 통해 접합부의 물성저하를 방지할 수 있다. 만일 상기 전극페이스트의 열경화 온도가 상기 접합부(130)의 5% 중량감소 온도를 초과하는 높은 온도로 수행되어야 할 경우 접합부(130)의 물성저하, 이로 인한 계면박리, 접합부 크랙 등이 발생할 우려가 있다.
또한, 상기 접합부(130)가 유리질접합부의 경우 상기 유리질접합부의 소성온도보다 낮은 온도조건에서 경화 또는 소성될 수 있는 외부단자인 경우 경화형 외부단자나 소성형 외부단자 어느 것이라도 무방하다.
한편, 상기 외부단자(140)를 경화형 외부단자로 사용하는 경우 바리스터부(110)와 커패시터부(120) 간 발생할 수 있는 접합결함의 보완이 가능하고, 디핑 방식 등으로 쉽고, 저비용으로 외부단자(140)를 형성시킬 수 있는 이점이 있다. 또한, 상기 외부단자(140)를 소성형 외부단자로 사용하는 경우 바리스터 전극(112,114), 커패시터 전극(122,124) 각각과 외부단자(140) 간의 전기적 접속 신뢰성 향상에 유리한 이점이 있다.
상기 외부단자는 형성타입이 경화형이거나 소성형인 것에 관계없이 액상의 전극 페이스트를 통해 구현될 수 있다.
상기 외부단자(140)가 경화형 전극일 경우 경화타입으로 전극을 형성할 수 있는 공지된 경화형 전극조성물로써, 전극을 형성하는 공정조건이 접합부의 손상이나 변형을 유발하지 않는 경화형 전극조성물인 경우 제한없이 사용할 수 있다. 일예로, 상기 경화형 전극조성물은 도전성 금속성분, 경화성 성분, 경화제 및 용매를 포함할 수 있고, 기타 바인더 성분이나 첨가제를 더 포함할 수 있다.
상기 도전성 금속성분은 Ag, Au, Cu, Pt, Sn, Ni, Al, W, Mo, Sb, Cr, Pb, Ti로 이루어진 군으로부터 선택된 1종의 금속 또는 2종 이상을 포함하는 혼합물 또는 이들의 합금일 수 있고, 일예로 은일 수 있다. 상기 도전성 금속성분은 경화형 전극조성물 내 70 ~ 85중량% 이상 구비될 수 있다.
또한, 상기 경화성 성분은 아크릴계, 에폭시계, 우레탄계 등 경화될 수 있는 관능기를 가진 공지된 모노머, 올리고머 및/또는 고분자수지일 수 있으며, 바람직하게는 경화된 후 도전성 금속성분의 도전성을 저해하지 않도록 도전성이 있거나 또는 낮은 저항을 구현하는 성분일 수 있다. 상기 경화성 성분의 일예로 글리시딜기를 갖는 에폭시계 성분일 수 있으며, 구체적으로 비스페놀A계 수지나 크레졸 노볼락계 수지일 수 있다.
또한, 상기 경화제는 선택된 경화성 성분과 함께 경화되도록 하는 공지된 것을 사용할 수 있으며, 구체적으로 선택된 에폭시 성분의 종류에 따라 구체적인 종류와 함량이 결정될 수 있음에 따라서 본 발명은 이에 대해 특별히 한정하지 않는다.
또한, 상기 용매는 공지된 용매를 사용할 수 있고, 그 종류와 함량은 구체적인 경화성 성분이나 경화제의 종류, 함량에 따라서 달라짐에 따라서 본 발명은 이에 대해 특별히 한정하지 않으며, 일예로 디에틸렌 글리콜 모뉴뷰틸 에테르일 수 있다.
또한, 상술한 경화형 전극조성물은 열이나 광 등 공지된 경화방법을 통해 경화될 수 있으며, 일예로 열경화형 전극조성물일 수 있다.
상기 경화형 전극조성물로 형성된 외부단자(140)는 일예로 저항이 10Ω/㎜이하일 수 있다.
또한, 상기 외부단자(140)가 소성형 전극일 경우 소성타입으로 전극을 형성할 수 있는 공지된 소성형 전극조성물을 사용할 수 있다. 일 예로써, 도전성 금속성분 및 유리성분을 포함할 수 있고, 상기 유리성분을 통해 소체와의 재질적 상용성 증가에 따른 접착강도의 향상으로 전기적 접속 신뢰성 및 내구성을 더욱 담보할 수 있다.
상기 도전성 금속성분은 Ag, Au, Cu, Ni, Pd 및 Pt으로 이루어진 군에서 선택된 1종 이상을 포함할 수 있다. 상기 도전성 금속성분은 입상으로 조성물에 포함될 수 있고, 이때 도전성 금속성분의 평균입경은 0.1 ~ 10㎛일 수 있다.
또한, 상기 유리성분은 알루미늄, 규소, 게르마늄, 인듐, 주석, 납, 인, 붕소, 갈륨, 리튬, 나트륨, 칼륨, 루비듐, 세슘, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨, 네오디뮴, 프라세오디뮴, 에르븀, 세륨, 티탄, 지르코늄, 탄탈, 아연, 텅스텐, 바나듐, 크롬, 망간, 철, 코발트, 니켈, 구리 및 몰리브덴 중 선택된 1종 이상의 원소를 포함할 수 있고, 보다 바람직하게는 아연, 규소, 붕소 및 망간 또는 아연, 규소, 붕소 및 알루미늄을 포함할 수 있다. 이때, 각각의 원소 함량은 산화물 기준으로 소성형 전극조성물 내에 5~20중량% 포함 될 수 있다.
상기 유리성분은 입상으로 조성물에 포함될 수 있고, 이때, 유리성분의 평균입경은 0.1 ~ 10㎛일 수 있고 이를 통해 분산성을 향상시킬 수 있고, 이를 통해 소체(110a,120a)와 접촉하는 전 영역에서의 외부단자(140)의 접착력을 향상시킬 수 있다.
상기 소성형 전극조성물은 상기 도전성 금속성분 및 유리성분 이외에 용매, 바인더 성분을 더 포함할 수 있다.
상기 바인더 성분은 전극을 제조하기 위해 사용되는 통상의 바인더의 경우 제한 없이 사용될 수 있으며, 이에 대한 비제한적인 예로써, 폴리비닐부티랄(polyvinylbutyral) 수지, 폴리비닐아세테이트(polyvinylacetate) 수지, 에틸셀룰로오스, 니트로셀룰로오스 및 폴리아크릴계 수지 등에서 선택된 1 종 이상을 포함할 수 있다.
또한, 상기 용매는 사용되는 상술한 도전성 금속성분 및 유리성분에 영향을 미치지 않으면서도 바인더 성분이나 기타 분산제 등의 첨가제 등의 용해에 문제가 없는 통상의 물, 유기용매인 경우 제한 없이 사용될 수 있다. 이에 대한 비제한적이 예로써, 부톡시에톡시에틸아세테이트(butoxyethoxy)ethyl acetate), 에틸렌글리콜, 디에틸렌글리콜, 트리에틸렌글리콜, 에틸렌글리콜 모노부틸이더 (ethylene glycol monobutyl ether), 프로필렌글리콜 모노에틸 이더(propylene glycol monomethyl ether), 디에틸렌 글리콜 메틸이더(diethylene glycol methyl ether), 글리세롤(glycerol), 디에틸렌글리콜에틸이더아세테이트(diethylene glycol ethyl ether acetate), 테르피네올(terpineol), 멘톨(menthol), MEDG(diethylene glycol methyl ethyl ether) 및 BDG (butyl diglycol) 등을 단독 또는 병용하여 사용할 수 있다.
이때, 소성형 전극조성물 도전성성분 100 중량부에 대해 유리성분을 5 ~20 중량부, 바인더성분 1 ~ 10 중량부 및 용제를 5 ~ 20 중량부로 포함할 수 있다. 만일 유리성분이 도전성 금속성분에 대하여 5 중량부 미만으로 포함되는 경우 목적하는 외부전극과 소체간의 접착강도를 발현할 수 없을 수 있고, 만일 유리성분이 도전성 금속성분에 대하여 20 중량부를 초과하여 포함되는 경우 외부전극과 바리스터전극/커패시터전극이 접촉 시 유리성분이 용해되어 접촉면에 방해물로 작용함에 따라서 접촉 불량의 문제점이 있을 수 있다.
상기 소성형 전극조성물의 점도는 Brook Field HBDV-1 SC4-14, 10RPM 기준으로 측정 시 10 ~ 60 Kcps일 수 있다. 만일 상기 점도 범위를 불만족할 경우 목적하는 두께로 외부단자를 형성하기에 용이하지 않을 수 있으며, 조성물 내 각 성분의 분산성이 약해 제조된 외부전극의 기계적 강도, 소체와의 접착력 등이 저하될 수 있는 문제가 있다.
또한, 상기 소성형 전극조성물로 형성된 외부단자(140)는 일예로 저항이 1Ω/㎜이하일 수 있다.
상기 외부단자(140)는 적층된 바리스터부(110)와 커패시터부(120)의 양측을 상술한 전극조성물(140a)이 덮도록 처리되어 구현될 수 있다. 이를 위한 상기 경화형 전극조성물(140a)의 처리방법은 공지된 여러 방법을 통할 수 있으나 공정 용이성 측면에서 도 4와 같이 전극조성물(140a)이 담긴 수조(180)에 소체를 부분적 담지시키는 디핑방식을 사용할 수 있다. 이를 통해 제조 공정이 용이하고 저비용으로 외부단자를 형성할 수 있다. 처리된 전극조성물(140a)은 이후 열 및/또는 광을 통한 경화공정을 거쳐 외부단자를 구현할 수 있다. 또한, 소성형 전극의 경우 도전성 금속성분의 종류에 따라서 변경될 수 있으나 500℃ 이상의 열을 가해 외부단자를 구현할 수 있다.
또한, (4) 단계를 통해 구현된 감전방지소자(100)는 외부단자(140)가 회로기판에 플로우납땜 등의 방식으로 실장될 때 납땜의 용이성, 전기적 연결성을 더욱 더욱 향상시키기 위하여 상기 외부단자(140)의 외부면에 도금층을 형성시키는 공정을 더 수행할 수 있다. 상기 도금층은 통상의 도금방법을 사용하여 형성시킬 수 있고, 니켈, 주석, 구리, 주석납 합금 등의 금속 중 어느 하나 이상의 금속을 포함할 수 있다. 이때, 2 종 이상의 금속을 포함하는 경우 하나의 층에 2종 이상이 혼합 또는 합금의 형태로 포함될 수 있고, 또는 복수개의 층으로 도금층이 형성되고 각 층은 1종의 금속으로 형성되도록 도금층이 형성될 수도 있다. 상기 도금층의 두께는 0.1 ~ 5㎛일 수 있으나 이에 제한되는 것은 아니다.
한편, 본 발명의 다른 실시예에 의하면, 도 5c 및 도 6b에 도시된 것과 같이 상술한 (1) 단계에서 준비되는 바리스터부(110")는 (4) 단계에서 형성되는 외부단자(140)와 바리스터 전극(112,114) 간 도통 신뢰성을 향상시키기 위하여, 바리스터 전극(112,114)이 노출된 제1소체(110a) 양측에 한 쌍의 제1외부전극(142)을 더 구비한 것일 수 있다. 또한, 커패시터부(120') 역시, 외부단자(140)와 커패시터 전극(122,124) 간 도통 신뢰성을 향상시키기 위하여, 커패시터 전극(122,124)이 노출된 제2소체(120a) 양측에 한 쌍의 제2외부전극(144)을 더 구비한 것일 수 있다.
바리스터 전극(112, 114)의 끝단이 노출된 제1소체(110a) 양측에 한 쌍의 제1외부전극(142)이 구비되며, 커패시터 전극(122,124)의 끝단이 노출된 제2소체(120a) 양측에 한 쌍의 제2외부전극(144)이 구비될 수 있다. 이때, 외부단자(140)는 상기 제1외부전극(142)과 제2외부전극(144) 각각의 외부면 적어도 일부를 덮도록 구비될 수 있다.
도 1에 도시된 감전방지소자(100)는 외부단자(140)가 직접 바리스터 전극과 커패시터 전극에 접촉하여 전기적 연결되는데, 도 5a, 도 5b 및 도 6a와 같이 바리스터 전극(112,114)이나 커패시터 전극(122,124)은 제1소체(110a), 제2소체(120a) 양 측면에 끝단이 노출되거나 비교적 적은 길이로 끝단이 돌출되어 노출될 수 있고, 이때 바리스터 전극이나 커패시터 전극의 두께와 폭은 매우 작기 때문에 외부단자(140)과 접촉면적이 좁고, 선접촉에 가까워서 접촉저항이 클 수 있으며, 이로 인해 전기적 특성이 원활히 발현되지 못할 수 있다. 더욱이 만일 접합부(130)를 고분자층으로 구현할 경우 외부단자(140)는 접합부(130)의 손상, 변형을 방지하기 위해 경화형 전극으로 구현함이 바람직한데, 경화형 전극은 동일한 도전성 금속성분을 사용한 소성형 전극에 비해 전기적 신뢰성이 낮고 이로 인해 소성형 전극에 대비해서 접촉저항이 더욱 증가됨에 따라서 감전방지소자(100)의 전기적 특성이 제대로 발현되지 않거나 감전방지소자(100)로 유입된 ESD가 소자 내부로 흘러 들어가지 못하고 외부단자(140) 부분이나 외부단자(140) 부분과 바리스터 전극(112,114) 부분에서 아크를 발생하는 등의 문제가 유발될 수도 있다.
그러나 상기 제1외부전극(142) 및/또는 제2외부전극(144)은 이러한 문제점을 해소할 수 있으며, 특히 제1외부전극(142)과 제2외부전극(144)을 소성형 전극으로 구현시킬 경우 바리스터 전극(112,114)과 커패시터 전극(122,124) 각각과 외부전극(142,144) 간의 접촉저항을 더욱 감소시킬 수 있는 이점까지 있다. 더불어 외부단자(140)와 제1외부전극(142)/제2외부전극(144)이 면접촉을 함에 따라서 접촉면적의 증가로 접촉저항을 낮출 수 있고, 이로 인해 감전방지소자(도 8의 100')로 유입된 ESD나 누설전류가 바리스터부로 온전히 전달되어 목적하는 전기적 특성을 온전히 발현하기에 유리할 수 있고, 제품 신뢰성을 더욱 향상시킬 수 있다.
아울러, 바리스터부(110)와 커패시터부(120) 간 접합 공정 등의 복합공정에서 개별적인 전기적 특성을 용이하게 측정할 수 있으므로 결함발생유무, 전기적 특성의 관리 및 제어가 용이하고 따라서 제품의 신뢰성을 더욱 향상시킬 수 있다.
상기 제1외부전극(142)과 제2외부전극(144)은 일예로, 두께가 10 ~ 30㎛이고, 폭은 바리스터 전극(112,114), 커패시터전극(122,124)이 노출되거나 돌출되는 소체(110a,120a) 면의 소체 너비보다 형성되는 외부전극(142,144) 두께만큼 더 크게 형성될 수 있으나, 이에 제한되는 것은 아니며, 소체의 크기, 바리스터 전극(112,114), 커패시터전극(122,124)의 폭 등에 따라 변경될 수 있다.
상기 제1외부전극(142)과 제2외부전극(144)은 각각 제1소체(110a)와 제2소체(120a)의 전극 노출면에 외부전극 형성조성물을 처리 후 소결시켜 제조할 수 있다. 상기 외부전극 형성조성물은 일예로, 도전성 금속성분 및 유리성분을 포함할 수 있고, 상기 유리성분을 통해 소체와의 재질적 상용성 증가에 따른 접착강도의 향상으로 전기적 접속 신뢰성 및 내구성을 더욱 담보할 수 있다. 상기 외부전극 형성 조성물은 상술한 외부단자의 형성을 위한 소결형 전극조성물과 동일한 전극조성물을 사용할 수 있으므로 본 발명은 이에 대한 구체적인 설명은 생략한다.
한편, 제1외부전극(142)과 제2외부전극(144)과 접촉하게 되는 제1소체(110a) 및 제2소체(120a)의 외부면에는 유리코팅층이 더 형성될 수 있고, 바람직하게는 외부로 노출되는 소체(110a,110b)의 전면에 형성될 수 있다.
상기 유리코팅층은 복수개의 바리스트층이나 세라믹층이 적층되어 형성될 수 있는 제1소체(110a)나 제2소체(120a)에서 층간 박리를 방지하여 소체의 기계적 강도를 향상시킬 수 있는 동시에 외부전극과 소체간의 접착력을 더욱 향상시킬 수 있다. 더불어 감전방지소자를 기판에 실장시 납땜 할 부위에 이물질을 제거하여 납 젖음성 향상을 위해 처리되는 용제(Ex.Flux)로 인해 감전방지소자의 표면부식이나 용제가 소체 내부로 침투되는 것을 방지할 수 있다. 상기 유리코팅층은 두께가 0.5 ~ 10㎛일 수 있고, 만일 두께가 0.5㎛미만일 경우 목적하는 외부전극과의 접착력 향상효과가 미미할 수 있고, 도금용액, Flux와 같은 이물질 제거 용제 등이 소체 내부로 침투되지 못하도록 방지하는 배리어 역할을 제대로 수행할 수 없을 수 있다. 또한, 만일 유리코팅층의 두께가 10㎛를 초과하는 경우 외부전극과 바리스터전극/커패시터전극 간의 전기적 연결 문제가 발생되어 소자의 전기적 특성이 온전히 발휘되지 못할 수 있다.
한편, 제1외부전극(142)이 형성된 바리스터부(110') 또는 제2외부전극(144)이 형성된 커패시터부(120')에 대해 (2) 단계를 수행할 경우 도 9와 같이 커패시터부(120') 상부에 본 발명에 따른 면적을 가지도록 가접합부(130)를 형성시킬 수 있고, 이에 대한 설명은 상술한 (2) 단계에서의 설명과 동일하여 이하 생략한다.
상술한 방법들으로 구현된 감전방지소자(100,100')에서 접합부(130)나 외부단자(140)는 경화 공정이 완료되면 300℃ 이하의 온도에서 안정화되어야 하며 이를 통해 SMT 작업에서 가해지는 열에도 접합부(130)나 외부단자(140)가 열적 변형, 손상 없이 본래 기능을 온전히 발현하기 유리할 수 있다.
또한, 상기 감전방지소자(100,100')에서 바리스터부(110)와 커패시터부(120)의 접합강도는 전단(shear)강도가 1kgf 이상이며, 외부단자(140)의 전극강도는 0.8kgf 이상일 수 있다.
또한, 본 발명에 따른 가접합부(130a)의 면적을 만족하여 구현된 감전방지소자(100,100')에서 접합부(130)의 면적은 바리스터부(110,100") 또는 커패시터부(120,120') 상부면 면적의 55 ~ 93%일 수 있고, 바람직하게는 65 ~ 78%일 수 있다.
또한, 보다 바람직하게는 접합부(130)의 길이는 바리스터부(110,100") 또는 커패시터부(120,120') 상부면 길이의 55 ~ 99%, 보다 바람직하게는 75 ~ 99%, 보다 더 바람직하게는 75 ~ 93%, 더욱 바람직하게는 82 ~ 93%일 수 있다. 또한, 상기 접합부(130)의 폭은 바리스터부(110,100") 또는 커패시터부(120,120') 상부면 폭의 55 ~ 95%, 보다 바람직하게는 75 ~ 95%, 더욱 바람직하게는 75 ~ 87%일 수 있다. 또한, 접합부(130) 평균두께는 7 ~ 40㎛, 보다 바람직하게는 13 ~ 30㎛일 수 있다.
위와 같은 접합부(130)의 면적, 바람직하게는 길이, 폭 및/또는 두께 조건을 만족하도록 구현된 감전방지소자(100,100')는 본 발명에 따른 가접합부의 적정 조건을 만족하여 형성된 것으로써, 위의 범위를 벗어나도록 접합부가 형성된 감전방지소자에 대비하여 접합신뢰도, 전기적 신뢰도, 외관품질이 더욱 뛰어나도록 구현된 것일 수 있다.
이상에서와 같이, 이종재료로 구현된 바리스터부(110,110',110")와 커패시터부(120,120')를 독립적으로 제조한 뒤 원칩화함으로써, 정전기 응답특성 및 고용량 커패시턴스에 의한 주파수 특성을 향상시킬 수 있다.
도 10에 도시된 바와 같이, 본 발명의 감전방지소자(100,100')는 전압-전류 특성 및 정전기(ESD) 특성 측면에서 바리스터 타입과 유사한 특성을 가지므로 써프레서 타입에 비하여 우수한 특성을 가지며, 주파수 특성에서 고용량 커패시턴스 구현이 용이한 써프레서 타입과 유사한 특성을 가지므로 바리스터 타입에 비하여 광대역 특성을 갖는다.
따라서, 본 발명의 감전방지소자(100,100')는 정전기 방호기능, 누설전류 차단 기능 및 무선 통신 기능을 모두 제공할 수 있다.
이와 같은 감전방지소자(100,100')는 휴대용 전자 장치에서, 도 11에 도시된 바와 같이, 외장 메탈케이스와 같은 전도체(12)와 회로부(14) 사이를 전기적으로 연결하도록 배치될 수 있다. 이때, 감전방지소자(100,100')는 회로부(14)의 접지에 직접 연결되어 바리스터부(110,110')의 턴온에 의해 유입되는 정전기를 회로부로 전달하지 않고 접지로 바이패스시킬 수 있다.
선택적으로, 감전방지소자(100,100')가 회로부의 접지에 직접 연결되지 않은 경우, 즉, 전도체(12)와 회로부(14)를 전기적으로 연결하여 정전기를 통과시키기만 하는 경우, 휴대용 전자장치는 정전기를 접지로 바이패스하기 위한 별도의 보호소자를 구비할 수 있다. 이러한 보호소자는 단일 소자로 이루어진 써프레서 또는 바리스터일 수 있다.
이와 같이, 감전방지소자(100,100')는 전도체(12)로부터 정전기가 유입되는 경우, 바리스터부(110,110')의 턴온에 의해 정전기를 통과시킬 수 있다. 즉, 감전방지소자(100,100')는 그 항복전압(Vbr)이 정전기의 순간 전압보다 작기 때문에, 전기적으로 도통되어 정전기를 통과시킬 수 있다. 결과적으로, 감전방지소자(100,100')는 전도체(12)로부터 정전기 유입시 전기적 저항이 낮아져 자체가 절연파괴되지 않고 정전기를 통과시킬 수 있다.
이때, 감전방지소자(100,100') 내에 구비된 커패시터부(120)는 그 절연파괴 전압(Vcp)이 바리스터부(110,110')의 항복전압(Vbr)보다 크기 때문에, 정전기는 커패시터부(120)로 유입되지 않고, 바리스터부(110,110')으로만 통과될 수 있다.
또한, 감전방지소자(100,100’)는 회로부(14)의 접지로부터 외부전원의 누설전류가 유입되는 경우, 바리스터부(110,110')의 턴오프 및 커패시터부(120)에 의해 누설전류가 전도체로 전달되지 않도록 차단될 수 있다.
즉, 회로부(14)의 회로기판, 예를 들면, 접지를 통하여 외부전원의 누설전류가 전도체(12)로 유입되는 경우, 감전방지소자(100,100')는 그 항복전압(Vbr)이 누설전류에 의한 과전압에 비하여 크기 때문에, 오픈 상태로 유지될 수 있다. 환원하면, 감전방지소자(100,100')는 그의 항복전압(Vbr)이 휴대용 전자장치의 외부전원의 정격전압보다 크기 때문에, 전기적으로 도통되지 않고 오픈 상태를 유지하여 메탈 케이스 등과 같은 인체접촉 가능한 전도체(12)로 누설전류가 전달되는 것을 차단할 수 있다.
이때, 감전방지소자(100,100') 내에 구비된 커패시터부(120)는 누설전류에 포함된 DC 성분을 차단할 수 있고, 아울러, 누설 전류의 AC 성분이 무선통신 대역에 비하여 상대적으로 낮은 주파수를 갖기 때문에, 해당 주파수에 대하여 큰 임피던스로 작용함으로써 누설전류를 차단할 수 있다.
결과적으로, 감전방지소자(100,100')는 회로부(14)의 접지로부터 유입되는 외부전원에 의한 누설전류를 차단하여 사용자를 감전으로부터 보호할 수 있다.
또한, 감전방지소자(100,100')는 전도체가 안테나의 일부로 구성되는 경우, 전도체를 통해 유입되는 통신 신호를 커패시터부(120)에 의해 통과시킬 수 있다. 이때, 바리스터부(110,110')는 턴오프되어 감전방지소자(100,100')는 커패시터로서 기능할 수 있다.
즉, 감전방지소자(100,100')는 바리스터부(110,110')가 오픈 상태로 유지되어 전도체(12)와 회로부(14)를 차단하지만, 내부의 커패시터부(120)가 유입된 통신 신호를 통과시킬 수 있다. 이와 같이, 감전방지소자(100,100')의 커패시터부(120)는 통신 신호의 유입 경로를 제공할 수 있다.
여기서, 상기 휴대용 전자장치는 휴대가 가능하고 운반이 용이한 휴대용 전자기기의 형태일 수 있다. 일례로, 상기 휴대용 전자장치는 스마트폰, 셀룰러폰 등과 같은 휴대단말기일 수 있으며, 스마트 워치, 디지털 카메라, DMB, 전자책, 넷북, 태블릿 PC, 휴대용 컴퓨터 등일 수 있다. 이러한 전자장치들은 외부기기와의 통신을 위한 안테나 구조들을 포함하는 임의의 적절한 전자 컴포넌트들을 구비할 수 있다. 더불어, 와이파이(WiFi) 및 블루투스와 같은 근거리 네트워크 통신을 사용하는 기기일 수 있다.
이와 같은 휴대용 전자장치(10)는 금속(알루미늄, 스테인리스 스틸 등)과 같은 도전성 재료들, 또는 탄소-섬유 합성 재료 또는 기타 섬유 계열 합성물들, 유리, 세라믹, 플라스틱 및 이들을 조합한 재료로 이루어진 외부 하우징을 포함할 수 있다.
이때, 휴대용 전자장치(10)의 하우징은 금속으로 이루어지고 외부로 노출되는 전도체(12)를 포함할 수 있다. 여기서, 상기 전도체(12)는 상기 전자장치와 외부기기의 통신을 위한 안테나, 메탈 케이스, 및 도전성 장신구 중 적어도 하나를 포함할 수 있다.
특히, 상기 메탈 케이스는 상기 휴대용 전자장치(10)의 하우징의 측부를 부분적으로 둘러싸거나 전체적으로 둘러싸도록 구비될 수 있다. 또한, 상기 메탈 케이스는 상기 전자장치의 하우징의 전면 또는 후면에 외부로 노출되도록 구비되는 카메라를 둘러싸도록 구비될 수 있다.
여기서, 감전방지소자(100,100')는 상기 휴대용 전자장치(10)의 하우징에 구비되는 메탈 케이스의 개수에 맞춰 적절하게 구비될 수 있다. 다만, 상기 메탈 케이스가 복수 개로 구비되는 경우 각각의 메탈 케이스(12a,12b,12c,12d)는 모두 감전방지소자(100,100')가 개별적으로 연결되도록 상기 휴대용 전자장치(10)의 하우징에 내장될 수 있다.
즉, 도 12에 도시된 바와 같이 상기 휴대용 전자장치(10)의 하우징의 측부를 둘러싸는 메탈 케이스와 같은 전도체(12)가 세 부분으로 이루어지는 경우 각각의 전도체(12a,12b,12c,12d)는 모두 감전방지소자(100,100’)와 연결됨으로써 누설전류 및 정전기로부터 상기 휴대용 전자장치(10) 내부의 회로를 보호할 수 있다.
이때, 상기 감전방지소자(100,100')는 복수 개의 메탈 케이스(12a,12b,12c,12d)가 구비되는 경우 상기 메탈 케이스(12a,12b,12c,12d)의 해당 역할에 맞게 다양한 방식으로 구비될 수 있다.
일례로, 상기 휴대용 전자장치(10)의 하우징에 외부로 노출되는 카메라가 구비되는 경우 상기 카메라를 둘러싸는 전도체(12d)에 상기 감전방지소자(100,100')가 적용되는 경우, 상기 감전방지소자(100,100')는 누설전류를 차단하고 정전기로부터 내부회로를 방호하는 형태로 구비될 수 있다.
또한, 상기 메탈 케이스(12b)가 그라운드 역할을 수행하는 경우 상기 감전방지소자(100,100')는 상기 메탈 케이스(12b)와 연결되어 누설전류를 차단하고 정전기로부터 내부회로를 보호하는 형태로 구비될 수 있다.
한편, 도 13에 도시된 바와 같이, 감전방지소자(100,100')는 메탈 케이스(12')와 회로기판(14') 사이를 연결할 수 있다. 이때, 감전방지소자(100,100’)는 정전기를 자체 파손 없이 통과시키기 위한 것이기 때문에, 회로기판(14')은 정전기를 접지로 바이패스하기 위한 별도의 보호소자(16)를 구비할 수 있다. 여기서, 보호소자(16)는 써프레서 또는 바리스터일 수 있다.
도 14에 도시된 바와 같이, 감전방지소자(100,100’)는 메탈 케이스(12')와 FFM(front End Module)(14a) 사이에서 정합회로(예를 들면, R 및 L 성분)를 통하여 배치될 수 있다. 여기서 메탈 케이스(12')는 안테나일 수 있다. 이때, 감전방지소자(100,100’)는 통신 신호를 감쇄없이 통과시키는 동시에 메탈 케이스(12')로부터의 정전기를 통과시키고, 정합회로를 통하여 접지로부터 유입되는 누설전류를 차단시키기 위한 것이다.
도 15에 도시된 바와 같이, 감전방지소자(100,100’)는 안테나가 구비된 메탈 케이스(12')와 해당 안테나를 통한 통신 기능을 구현하는 IC(14c) 사이에 배치될 수 있다. 여기서, 해당 통신 기능은 NFC 통신일 수 있다. 이때, 감전방지소자(100,100’)는 정전기를 자체 파손 없이 통과시키기 위한 것이기 때문에, 정전기를 접지로 바이패스하기 위한 별도의 보호소자(16)를 구비할 수 있다. 여기서, 보호소자(16)는 써프레서 또는 바리스터일 수 있다.
도 16에 도시된 바와 같이, 감전방지소자(100,100’)는 PIFA(Planar Inverted F Antenna) 안테나(20)의 쇼트 핀(short pin)(22)과 매칭회로 사이에 배치될 수 있다. 이때, 감전방지소자(100,100’)는 통신 신호를 감쇄없이 통과시키는 동시에 메탈 케이스(12')로부터의 정전기를 통과시키고, 정합회로를 통하여 접지로부터 유입되는 누설전류를 차단시키기 위한 것이다.
또한, 상기 전도체(12)는 도전성 케이스에서 외측으로 돌출 형성되는 첨단부를 포함할 수 있다. 일례로, 상기 전도체는 사이드 키를 포함할 수 있다. 아울러, 상기 첨단부는 외부 기기와 연결을 위한 커넥터의 삽입구, 일례로, 이어폰, 충전 케이블, 데이터 케이블 등이 삽입되는 커넥터의 삽입구의 일단을 포함할 수 있다.
즉, 본 발명의 실시예에 따른 감전방지소자(100,100’)는 정전기의 유입 가능성이 높은 외부로 돌출된 부분이나 뾰족한 형상을 갖는 부분과 회로부를 연결하기는 경우, 정전기(ESD)에 대한 높은 응답특성 및 고용량 커패시턴스를 동시에 구현할 수 있다.
하기의 실시예를 통하여 본 발명을 더욱 구체적으로 설명하기로 하지만, 하기 실시예가 본 발명의 범위를 제한하는 것은 아니며, 이는 본 발명의 이해를 돕기 위한 것으로 해석되어야 할 것이다.
<실시예 1>
길이, 폭, 높이가 각각 0.94㎜, 0.47㎜, 0.23㎜인 도 6b와 같은 구조의 캐패시터부와 0.94㎜, 0.47㎜, 0.25㎜인 도 5c와 같은 구조의 바리스터부를 준비했다.
이후, 주제수지인 에폭시 수지와 경화제가 포함된 접합조성물을 캐패시터부 상부에 도 9와 같이 스크린 인쇄하여 캐패시터부 상부면 전체 면적의 63.38%만큼 캐패시터 상부면을 덮도록 가접합부를 형성시켰고, 가접합부 길이는 0.8㎜로 캐패시터부 상부면 전체길이의 85.1%, 가접합부 폭은 0.35㎜로 캐패시터부 상부면 전체 폭의 74.5%로 형성되었으며, 두께는 30㎛이었다.
이후, 도 8과 같은 복합소자로 구현시키기 위하여 가접합부가 형성된 캐패시터부 상부에 지그를 이용해 바리스터부를 정렬공차가 50㎛ 이내가 되도록 적층시킨 뒤 가접합부를 경화시키기 위하여 200℃로 열을 가하여 접합부를 형성시켰다. 이후, 적층된 캐패시터부와 바리스터부에서 전극이 노출된 양측에 외부단자를 각각 형성시켰으며, 구체적으로 에폭시 성분과 76wt%로 도전성 금속인 Ag를 포함하는 전극페이스트에 전극이 노출된 일측을 디핑시킨 뒤, 200℃의 온도로 열처리하여 두께가 20㎛인 외부단자를 한 쌍 형성시켰다. 이를 통해 하기 표 1과 같은 감전방지소자를 구현했고, 최종 구현된 감전방지소자는 길이 1.00㎜, 폭 0.5㎜, 높이 0.5㎜로 부피가 0.25㎣이었다.
<실시예 2 ~ 6>
실시예 1과 동일하게 수행하여 실시하되, 하기 표 1과 같이 가접합부가 캐패시터부 상부면을 덮는 면적, 가접합부의 길이, 및/또는 폭을 변경하여 하기 표 1과 같은 감전방지소자를 구현하였다.
<비교예 1 ~ 3>
실시예 1과 동일하게 수행하여 실시하되, 하기 표 1과 같이 가접합부가 캐패시터부 상부면을 덮는 면적을 하기 표 1과 같이 변경하여 하기 표 1과 같은 감전방지소자를 구현하였다.
<실험예>
각각의 실시예 및 각각의 비교예별로 100개의 감전방지소자 제조한 후 실시예 및 비교예별 100개의 감전방지소자를 시편으로 하여 하기와 같은 물성평가를 실시하였고, 그 결과를 하기 표 1에 나타내었다.
1. 외관품질 평가
접합부가 감전방지소자의 커패시터부 및/또는 바리스터부의 소체 측면까지 흘러 형성되었는지에 대해 육안 평가했으며, 접합부가 상기 소체 측면의 일부 또는 전부에 침범하여 형성된 시편의 개수를 카운팅하였다.
2. 외관품질인 양품인 시편의 접합부 평균길이, 평균 폭 및 평균 두께
외관품질 평가 결과 양품인 시편들을 대상으로 구현된 접합부의 길이, 폭 및 두께를 측정하였고, 이를 평균하여 표에 나타내었다.
비교예1의 경우 양품인 것이 없어서 접합부의 길이, 폭을 측정하지 않았고,두께만 측정하였다.
3. 감전방지소자 신뢰성 평가
감전방지소자 전단과 후단에 각각 형성된 외부단자가 도 4와 같이 형성된 외부단자의 길이(s)를 초과하여 소체 간 홈을 따라 번졌는지 여부에 대해 평가했고, 번진 외부단자의 길이(t)가 외부단자의 길이(s) 대비 1% 미만의 경우 5, 1%이상 2% 미만일 경우 4, 2%이상 4%미만일 경우 3, 4%이상 6% 미만일 경우 2, 6%이상 10%미만일 경우 1, 10%를 초과한 경우 0으로 평가하였다.
4. 접착강도
시편의 커패시터부가 PCB 기판 상에 실장되도록 SMT시킨 뒤, 시편의 길이방향에 수직한 측면방향으로 1.0kgf의 힘을 가한 뒤, 시편을 광학현미경으로 관찰하여 커패시터와 바리스터 사이의 접합부에 균열 및/또는 분리가 발생한 시편의 개수를 카운팅하여 하기 표 1에 나타내었다.
실시예1 실시예2 실시예3 실시예4 실시예5 실시예6 실시예7 비교예1 비교예2 비교예2 비교예3
가접합부 길이
(㎜)
0.80 0.80 0.70 0.85 0.80 0.76 0.89 0.92 0.88 0.85 0.55
폭(㎜) 0.35 0.3 0.4 0.37 0.38 0.34 0.42 0.42 0.44 0.25 0.38
두께
(㎛)
30 32 25 30 30 30 0.37 30 30 30 30
면적
(㎟)
0.28 0.24 0.28 0.31 0.30 0.26 0.3 0.39 0.39 0.21 0.21
%L 85.11 85.11 74.47 90.43 85.11 80.85 94.68 97.87 93.62 97.87 90.43
%W 74.47 63.83 85.11 78.70 80.85 72.34 89.36 89.36 93.62 53.19 80.85
%S 63.38 54.32 63.38 71.19 68.81 58.49 84.60 87.46 87.64 48.10 47.31
접합부 평균 길이
(㎜)
0.84 0.84 0.73 0.89 0.84 0.80 0.93 - 0.92 0.89 0.58
평균폭(㎜) 0.37 0.31 0.42 0.39 0.40 0.36 0.44 - 0.46 0.26 0.40
평균두께
(㎛)
0.27 0.28 0.27 0.27 0.27 0.27 0.27 0.27 0.27 0.27 0.27
평균면적
(㎟)
0.31 0.26 0.31 0.35 0.34 0.29 0.41 - 0.42 0.23 0.23
%L 89.36 89.36 77.66 94.68 89.36 85.11 98.94 - 97.87 94.68 61.70
%W 78.72 65.96 89.36 82.98 85.11 76.60 93.62 - 97.87 55.32 85.11
%S 70.17 58.85 70.17 79.22 76.96 65.64 92.80 - 95.07 52.06 52.06
물성 외관
품질
0 0 6 9 1 0 13 100 51 26 8
신뢰성 5 3 5 5 5 5 5 5 5 0 0
접착강도 1 12 0 0 0 3 0 0 0 30 27
* %L: 커패시터 상부면 길이대비 가접합부(또는 접합부) 길이 백분율(%),
* %W: 커패시터 상부면 폭 대비 가접합부(또는 접합부) 폭 백분율(%),
* %S: 커패시터 상부면 면적대비 가접합부(또는 접합부) 면적 백분율(%)
표 1에서 확인할 수 있듯이,
가접합부 면적이, 본 발명에 따른 가접합부 면적을 초과하여 형성된 비교예 1 및 비교예2의 경우 실시예에 대비하여 외관품질이 현저히 저하되었고, 본 발명에 따른 가접합부 면적 미만으로 형성된 비교예 3, 4의 경우 외관품질, 신뢰성 및 접착강도 모두 현저히 저하된 것을 확인할 수 있다.
또한, 가접합부 면적이 본 발명에 따른 바람직한 가접합부 면적을 만족하는 실시예 1, 2, 5 및 6이 외관품질, 신뢰성 및 접착강도 모든 물성에 있어서 동시에 우수한 것을 확인할 수 있다.
이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.
100,100': 감전방지소자 110,110',110": 바리스터부
110a: 제1소체 112,114,116,118: 바리스터 전극
120,120': 커패시터부 120a: 제2소체
122,124: 커패시터 전극 130a: 가접합부
130: 접합부 140: 외부단자
142: 제1외부전극 144: 제2외부전극

Claims (19)

  1. (1) 제1소체와 제1소체의 내부에 배치되며, 적어도 끝단이 제1소체의 양측에 노출된 바리스터 전극을 구비하는 바리스터부 및 제2소체와 제2소체의 내부에 배치되며, 적어도 끝단이 제2소체의 양측에 노출된 커패시터 전극을 구비하는 커패시터부를 각각 준비하는 단계;
    (2) 상기 바리스터부 또는 상기 커패시터부의 상부면에 상부면 전체면적의 50 ~ 85%를 덮도록 가접합부를 형성시키는 단계;
    (3) 상기 바리스터부 및 상기 커패시터부 중 어느 하나의 상부면에 구비된 가접합부 상에 전극의 노출방향이 같도록 나머지 다른 하나를 적층시켜 접합시키는 단계; 및
    (4) 접합된 바리스터부와 커패시터부에서 전극이 노출된 양측에 상기 바리스터 전극 및 커패시터 전극이 전기적 연결되도록 한 쌍의 외부단자를 형성시키는 단계;를 포함하는 감전방지소자 제조방법.
  2. 제1항에 있어서,
    상기 (2) 단계의 가접합부는 에폭시 성분 및 경화제를 포함하여 형성된 감전방지소자 제조방법.
  3. 제1항에 있어서,
    상기 (2) 단계의 가접합부는 두께가 15 ~ 60㎛인 감전방지소자 제조방법.
  4. 제1항에 있어서,
    상기 (2) 단계의 가접합부는 상기 상부면 길이에 대하여 50 ~ 95%의 길이와, 상기 상부면 폭에 대하여 50 ~ 90%의 폭을 갖도록 형성되는 감전방지소자 제조방법.
  5. 제1항에 있어서,
    상기 가접합부는 에폭시 성분, 경화제, 및 결합강도를 향상시키기 위한 글래스 필러를 포함하고,
    상기 글래스 필러는 가접합부 전체 중량에 대하여 20 ~ 65중량%로 구비되는 감전방지소자 제조방법.
  6. 제1항에 있어서,
    상기 가접합부는 상기 바리스터부 또는 상기 커패시터부의 상부면 전체면적의 58 ~ 70%를 덮도록 형성되는 감전방지소자 제조방법.
  7. 제1항에 있어서,
    외부단자와 바리스터 전극 및 커패시터 전극 간에 도통 신뢰성을 향상시키기 위하여, 상기 (1) 단계의 바리스터부는 바리스터 전극이 노출된 제1소체 양측에 구비되는 한 쌍의 제1외부전극을 더 포함하고, 상기 커패시터부는 커패시터 전극이 노출된 제2소체 양측에 구비되는 한 쌍의 제2외부전극을 더 포함하며,
    상기 (4) 단계의 외부단자는 상기 제1외부전극과 제2외부전극 각각의 외부면 적어도 일부를 덮도록 형성되는 감전방지소자 제조방법.
  8. 제7항에 있어서,
    상기 제1외부전극 및 제2외부전극은 도전성 금속과 유리질 성분을 포함하는 소결형 전극인 감전방지소자 제조방법.
  9. 제7항에 있어서,
    상기 제1외부전극 및 제2외부전극은 두께가 15㎛ 이하이고, 폭은 200㎛ 이하로 형성된 감전방지소자 제조방법.
  10. 제4항에 있어서,
    상기 가접합부는 상기 상부면 길이에 대하여 70 ~ 95%의 길이와, 상기 상부면 폭에 대하여 70 ~ 90%의 폭을 갖도록 형성되는 감전방지소자 제조방법.
  11. 제1소체와 제1소체의 내부에 배치되며, 적어도 끝단이 제1소체의 양측에 노출된 바리스터 전극을 구비하는 바리스터부;
    제2소체와 제2소체의 내부에 배치되며, 적어도 끝단이 제2소체의 양측에 노출된 커패시터 전극을 구비하고, 상기 바리스터 전극과 상기 캐피시터 전극의 노출방향이 같도록 상기 바리스터부 하부에 적층된 커패시터부;
    상기 바리스터부 하부면 또는 상기 커패시터부 상부면 전체면적의 55 ~ 93%를 덮도록 상기 바리스터부와 상기 커패시터부 사이에 개재된 접합부; 및
    적층된 바리스터부와 커패시터부의 양측에 구비되어 노출된 바리스터 전극 및 커패시터 전극과 전기적 연결되는 한 쌍의 외부단자;를 포함하는 감전방지소자.
  12. 제11항에 있어서,
    상기 접합부의 평균두께는 7 ~ 40㎛인 감전방지소자.
  13. 제11항에 있어서,
    상기 접합부의 길이는 상기 바리스터부 하부면 또는 상기 커패시터부 상부면 전체길이의 75 ~ 99%이고, 상기 접합부의 폭은 상기 바리스터부 하부면 또는 상기 커패시터부 상부면 전체 폭의 75 ~ 95%인 감전방지소자.
  14. 제11항에 있어서,
    소체의 적층방향을 기준으로 상기 제1소체의 높이는 제2소체 보다 큰 감전방지소자.
  15. 제11항에 있어서,
    상기 감전방지소자는 부피가 0.32㎣ 이하인 감전방지소자.
  16. 제11항에 있어서,
    상기 감전방지소자는 안테나로 사용되는 영역을 포함하는 전자장치의 인체 접촉가능 전도체인 메탈 케이스와 내장 회로부 사이를 연결하는 소자로서,
    상기 커패시터부는 상기 안테나로 사용되는 메탈 케이스로부터 유입되는 통신 신호를 통과시키며, 통신주파수 대역에서 상기 통신신호가 감쇄없이 통과하는 동시에 상기 내장 회로부의 접지로부터 유입되는 상기 전자장치의 외부전원에 의한 누설전류 중 DC 성분의 차단능력을 향상시키고, 상기 전자장치의 외부전원의 정격전압보다 높은 절연파괴전압을 가지며,
    상기 바리스터부는 상기 메탈 케이스로부터 유입되는 정전기를 통과시킴과 아울러 상기 누설전류를 상기 메탈 케이스로 전달되지 않도록 차단하는 감전방지소자.
  17. 제11항에 있어서,
    상기 접합부는 상기 바리스터부 하부면 또는 상기 커패시터부 상부면 전체면적의 65 ~ 78%를 덮도록 형성된 것인 감전방지소자.
  18. 도전성 케이스에서 외측으로 돌출 형성되는 첨단부를 포함하는 전도체;
    회로부; 및
    상기 전도체와 회로부를 전기적으로 연결하는 청구항 11 내지 청구항 17 중 어느 한 항에 따른 감전방지소자를 포함하는 휴대용 전자장치.
  19. 제18항에 있어서,
    상기 전도체는 사이드 키를 포함하거나,
    상기 첨단부는 외부 기기와 연결을 위한 커넥터의 삽입구의 일단을 포함하는 휴대용 전자장치.
KR1020180110163A 2018-09-14 2018-09-14 복합형 감전방지소자 제조방법 및 이로 구현된 복합형 감전방지소자 KR20200031307A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180110163A KR20200031307A (ko) 2018-09-14 2018-09-14 복합형 감전방지소자 제조방법 및 이로 구현된 복합형 감전방지소자
PCT/KR2019/011788 WO2020055139A1 (ko) 2018-09-14 2019-09-11 복합소자 제조방법 및 이로 구현된 복합소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180110163A KR20200031307A (ko) 2018-09-14 2018-09-14 복합형 감전방지소자 제조방법 및 이로 구현된 복합형 감전방지소자

Publications (1)

Publication Number Publication Date
KR20200031307A true KR20200031307A (ko) 2020-03-24

Family

ID=69776639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180110163A KR20200031307A (ko) 2018-09-14 2018-09-14 복합형 감전방지소자 제조방법 및 이로 구현된 복합형 감전방지소자

Country Status (2)

Country Link
KR (1) KR20200031307A (ko)
WO (1) WO2020055139A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220319777A1 (en) * 2021-03-31 2022-10-06 Tdk Corporation Laminated electronic component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684334B1 (ko) 2005-10-31 2007-02-20 (주) 래트론 이종소재를 이용한 다련 바리스터-노이즈 필터 복합 소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8873219B2 (en) * 2012-06-26 2014-10-28 Kemet Electronics Corporation Method for stacking electronic components
KR20150135909A (ko) * 2014-05-26 2015-12-04 삼성전기주식회사 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
KR20170063156A (ko) * 2015-11-30 2017-06-08 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
WO2018089891A1 (en) * 2016-11-14 2018-05-17 Kemet Electronics Corporation Mlcc with id marker for orientation
KR102073726B1 (ko) * 2016-12-29 2020-02-05 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684334B1 (ko) 2005-10-31 2007-02-20 (주) 래트론 이종소재를 이용한 다련 바리스터-노이즈 필터 복합 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220319777A1 (en) * 2021-03-31 2022-10-06 Tdk Corporation Laminated electronic component
US11935700B2 (en) * 2021-03-31 2024-03-19 Tdk Corporation Laminated electronic component with differing glass content electrodes

Also Published As

Publication number Publication date
WO2020055139A1 (ko) 2020-03-19

Similar Documents

Publication Publication Date Title
US9330847B2 (en) Conductive paste for external electrodes and multilayer ceramic electronic component manufactured using the same
US9185785B2 (en) Electrostatic protection component
KR101760877B1 (ko) 복합 소자 및 이를 구비하는 전자기기
KR102084737B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
US9558886B2 (en) Electronic component
US7277003B2 (en) Electrostatic discharge protection component
US20180049302A1 (en) Esd protection device
KR102464310B1 (ko) 적층 세라믹 커패시터
JP4074299B2 (ja) 積層型チップバリスタ
KR20190116168A (ko) 적층형 전자 부품
KR102108947B1 (ko) 복합기능소자 및 이를 구비한 전자장치
KR20200031307A (ko) 복합형 감전방지소자 제조방법 및 이로 구현된 복합형 감전방지소자
US8525634B2 (en) Chip varistor
US8508325B2 (en) Chip varistor and chip varistor manufacturing method
KR102136150B1 (ko) 복합형 감전방지소자 및 이를 구비한 휴대용 전자장치
KR101808796B1 (ko) 적층형 소자
KR20170063156A (ko) 감전보호소자 및 이를 구비한 휴대용 전자장치
KR20140112881A (ko) 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품
KR102053356B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
KR102145311B1 (ko) 세라믹 전자 부품
KR20130027784A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
US10320154B2 (en) ESD protection device and manufacturing method for ESD protection device
KR102335084B1 (ko) 복합 소자 및 이를 구비하는 전자기기
KR101236766B1 (ko) 적층형 복합 칩 소자
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal