KR102335084B1 - 복합 소자 및 이를 구비하는 전자기기 - Google Patents
복합 소자 및 이를 구비하는 전자기기 Download PDFInfo
- Publication number
- KR102335084B1 KR102335084B1 KR1020200015799A KR20200015799A KR102335084B1 KR 102335084 B1 KR102335084 B1 KR 102335084B1 KR 1020200015799 A KR1020200015799 A KR 1020200015799A KR 20200015799 A KR20200015799 A KR 20200015799A KR 102335084 B1 KR102335084 B1 KR 102335084B1
- Authority
- KR
- South Korea
- Prior art keywords
- discharge
- overvoltage protection
- electrodes
- electrode
- capacitor unit
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 125
- 239000002131 composite material Substances 0.000 claims abstract description 74
- 230000008878 coupling Effects 0.000 claims abstract description 42
- 238000010168 coupling process Methods 0.000 claims abstract description 42
- 238000005859 coupling reaction Methods 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 30
- 238000000926 separation method Methods 0.000 claims description 25
- 238000004891 communication Methods 0.000 claims description 16
- 230000004048 modification Effects 0.000 claims description 14
- 238000012986 modification Methods 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 10
- 230000000694 effects Effects 0.000 abstract description 2
- 230000015556 catabolic process Effects 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 28
- 239000002184 metal Substances 0.000 description 28
- 238000007747 plating Methods 0.000 description 27
- 239000011521 glass Substances 0.000 description 24
- 239000003989 dielectric material Substances 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 11
- 229920000642 polymer Polymers 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 230000009467 reduction Effects 0.000 description 8
- 229910052709 silver Inorganic materials 0.000 description 7
- 229910010413 TiO 2 Inorganic materials 0.000 description 6
- 238000010304 firing Methods 0.000 description 6
- 238000007667 floating Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- QPLDLSVMHZLSFG-UHFFFAOYSA-N CuO Inorganic materials [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- -1 BaCO 3 Inorganic materials 0.000 description 4
- 239000011358 absorbing material Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- SWPMTVXRLXPNDP-UHFFFAOYSA-N 4-hydroxy-2,6,6-trimethylcyclohexene-1-carbaldehyde Chemical compound CC1=C(C=O)C(C)(C)CC(O)C1 SWPMTVXRLXPNDP-UHFFFAOYSA-N 0.000 description 3
- 229910020599 Co 3 O 4 Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 238000007654 immersion Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910017493 Nd 2 O 3 Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N nickel(II) oxide Inorganic materials [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229930185605 Bisphenol Natural products 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- VASIZKWUTCETSD-UHFFFAOYSA-N manganese(II) oxide Inorganic materials [Mn]=O VASIZKWUTCETSD-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Thermistors And Varistors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명의 실시예에 따른 복합 소자는 적층체, 적층체 내에 마련된 캐패시터부, 적층체 내에서 캐패시터부와 이격 형성되며, 동일 평면 상에서 상호 마주보도록 이격 배치된 한 쌍의 방전 전극을 가지는 방전 전극층을 구비하고, 방전 전극층이 3개 이상으로 마련되어 한 쌍의 방전 전극의 배치 방향과 교차하는 방향으로 적층 형성된 과전압 보호부 및 적층체의 양 외측에서 상호 마주보도록 형성되어, 캐패시터부 및 과전압 보호부와 연결된 제 1 및 제 2 외부 전극을 포함한다.
따라서, 본 발명의 실시형태들에 복합 소자에 의하면, 과전압에 대한 내성을 향상시킬 수 있다. 이에, 복합 소자의 품질이 향상되는 효과가 있다. 또한, 서로 다른 기능을 하는 캐패시터부와 과전압 보호부가 결합부에 의해 결합될 수 있다. 이렇게 서로 다른 기능부인 캐패시터부와 과전압 보호부를 결합부을 이용하여 결합함으로써 복합 소자의 수축률 차이에 의한 뒤틀림, 박리, 크랙 등을 방지할 수 있다.
따라서, 본 발명의 실시형태들에 복합 소자에 의하면, 과전압에 대한 내성을 향상시킬 수 있다. 이에, 복합 소자의 품질이 향상되는 효과가 있다. 또한, 서로 다른 기능을 하는 캐패시터부와 과전압 보호부가 결합부에 의해 결합될 수 있다. 이렇게 서로 다른 기능부인 캐패시터부와 과전압 보호부를 결합부을 이용하여 결합함으로써 복합 소자의 수축률 차이에 의한 뒤틀림, 박리, 크랙 등을 방지할 수 있다.
Description
본 발명은 복합 소자 및 이를 구비하는 전지기기에 관한 것으로, 보다 상세하게는 캐패시터부와 과전압 보호부를 포함하는 복합 소자 및 이를 구비하는 전자기기에 관한 것이다.
전자 회로에는 외부로부터 전자기기로 인가되는 ESD 등의 과전압으로부터 전자기기를 보호하기 위해 배리스터, 서프레서 등의 과전압 보호 소자가 필요하다. 즉, 전자기기의 구동 전압 이상의 과전압이 외부로부터 인가되는 것을 방지하기 위해 과전압 보호 소자가 필요하다. 예를 들어, 배리스터는 인가 전압에 따라 저항이 변하기 때문에 과전압으로부터 전자 부품과 회로를 보호하는 소자로 널리 사용되고 있다. 즉, 평소에는 회로 내에 배치된 배리스터에는 전류가 흐르지 않지만 항복 전압 이상의 과전압이나 낙뢰 등에 의하여 배리스터의 양단에 과전압이 걸리면 배리스터의 저항이 급격히 감소하여 거의 모든 전류가 배리스터를 통해 흐르게 되고, 다른 소자에는 전류가 흐르지 않게 되어 회로 또는 회로 상에 실장된 전자 부품은 과전압으로부터 보호된다.
최근에는 전자기기의 소형화에 대응하여 이들 부품이 차지하는 면적을 줄이기 위해 서로 다른 기능 또는 특성을 갖는 적어도 둘 이상을 적층한 복합 소자가 제작된다. 즉, 도 8을 참조하면, 복합 소자는 복수의 내부 전극(210~270)과, 이들 사이에 마련된 복수의 유전 시트(111~118)를 구비하는 캐패시터부(2000), 복수의 방전 시트(121, 122, 123)와, 복수의 방전 전극(312, 322)을 구비하는 과전압 보호부(3000), 캐패시터부(2000) 및 과전압 보호부(3000) 각각의 일측면 및 타측면에 형성된 한 쌍의 외부 전극(5100, 5200)을 포함한다.
이러한 복합 소자에 의하면, 캐패시터부(2000)와 과전압 보호부(3000)를 하나의 칩 내에 적층하여 구현함으로써, 높은 배리스터 전압 및 캐패시턴스를 구현할 수 있다. 이때, 과전압 보호부(3000)의 항복 전압은 방전 시트(121~123)의 두께에 의해 결정되는데, 높은 항복 전압을 구현하기 위해 상대적으로 과전압 보호부(3000)의 캐패시턴스가 낮아지게 되며, 이를 보완하기 위해 유전율이 높은 물질로 이루어진 캐패시터부(2000)를 적층하여 캐패시턴스를 향상 또는 유지하게 된다.
한편, 300V 이상의 항복 전압을 가지기 위해, 동일 평면 상에 복수의 방전 전극을 형성하고, 이를 2 층으로 형성하는 이중 플로팅 타입(double floating type) 구조로 과전압 보호부를 형성한다. 즉, 이중 플로팅 타입(double floating type) 구조의 과전압 보호부는 상하 방향으로 적층된 복수의 방전 시트(121, 122, 123), 동일 평면 상에 위치하도록 제 1 방전 시트(121) 상에 형성되며, 제 1 방전 시트(121) 상에서 상호 이격되도록 나열 형성된 복수의 하부 방전 전극(312), 하부 방전 전극(312)의 상측에서 동일 평면 상에 위치하도록 제 2 방전 시트(122) 상에 형성되며, 제 2 방전 시트(122) 상에서 상호 이격되도록 나열 형성된 복수의 상부 방전 전극(322)을 포함한다.
이때, 과전압에 의한 내성을 확보하기 위해, 하부 방전 전극(312)과 상부 방전 전극(322)이 상호 중첩(overlap)되도록 형성된다. 그리고, 300V 이상의 항복 전압을 가지기 위하여, 복수의 하부 방전 전극(312)과 복수의 상부 방전 전극(322) 간의 총 이격 거리(C1 + C2 + C3 + C4)의 합이 200㎛ 이상이 되어야 할 필요가 있다.
그런데, 캐패시터부(2000)와 과전압 보호부(3000)를 적층하여 하나의 소자 즉, 칩 부품으로 제조하기 때문에, 과전압 보호부(3000)의 사이즈가 한정적이다. 그리고, 상술한 바와 같이 300V 이상의 항복 전압을 가지기 위해서는 복수의 하부 방전 전극(312)과 복수의 상부 방전 전극(322) 간의 총 이격 거리(C1 + C2 + C3 + C4)의 합이 200㎛ 이상으로 확보되어야 하기 때문에, 방전 시트(121, 122, 123)의 두께가 얇아질 수밖에 없다. 방전 시트(121, 122, 123)의 두께가 얇아질수록 특히 최외곽의 시트는 최상부층과 최하부층의 방전 시트의 두께가 얇을 경우, 고온 및 습기로부터 소자를 보호하기가 힘들고, 이에 환경 신뢰성이 떨어지는 문제가 있다.
또한, 캐패시터부(2000)와 과전압 보호부(3000)를 적층하는 구조에서 과전압 보호부(3000)의 사이즈에 한계가 있어, 방전 전극을 상술한 바와 같이 상하층으로 형성하는데 있어서, 최대 2층까지만 형성할 수 있다. 이에, 과전압이 이동 또는 통과하는 경로가 짧아, 과전압에 대한 내성이 취약한 문제가 있다.
본 발명은 캐패시터부와 과전압 보호부를 포함하는 복합 소자 및 이를 구비하는 전자기기를 제공한다.
본 발명은 과전압에 대한 내성이 향상된 복합 소자 및 이를 구비하는 전자기기를 제공한다.
본 발명의 실시예에 따른 복합 소자는 적층체; 상기 적층체 내에 마련된 캐패시터부; 상기 적층체 내에서 상기 캐패시터부와 이격 형성되며, 동일 평면 상에서 상호 마주보도록 이격 배치된 한 쌍의 방전 전극을 가지는 방전 전극층을 구비하고, 상기 방전 전극층이 3개 이상으로 마련되어 상기 한 쌍의 방전 전극의 배치 방향과 교차하는 방향으로 적층 형성된 과전압 보호부; 및 상기 적층체의 양 외측에서 상호 마주보도록 형성되어, 상기 캐패시터부 및 과전압 보호부와 연결된 제 1 및 제 2 외부 전극;을 포함한다.
상기 한 쌍의 방전 전극 간의 이격 거리(A)는 100㎛ 내지 500㎛일 수 있다.
상기 한 쌍의 방전 전극 간의 이격 거리(A)는 200㎛ 내지 400㎛일 수 있다.
상기 과전압 보호부는 상기 방전 전극층의 배치 방향으로 적층 형성된 4개 이상의 방전 시트를 포함하고, 상기 4개 이상의 방전 시트 중 적어도 3개의 방전 시트 각각의 일면에 상기 방전 전극층이 형성된다.
상기 한 쌍의 방전 전극 간의 이격 거리(A)는 상기 방전 전극층의 적층 방향을 기준으로 연속 배치된 두 방전 전극 간의 이격 거리(B)에 비해 크다.
상기 방전 전극층의 적층 방향을 기준으로 연속 배치된 두 방전 전극 간의 이격 거리(B)는 1㎛ 내지 100㎛일 수 있다.
상기 캐패시터부는 일 방향으로 적층된 복수의 유전 시트를 포함한다.
상기 캐패시터부는 복수의 유전 시트 중 적어도 2 개의 유전 시트 상에 형성된 2 개 이상의 내부 전극을 포함한다.
상기 캐패시터부와 과전압 보호부 사이에 마련되어 이들을 결합시키는 결합부를 포함한다.
상기 적층체 표면의 적어도 일부에 형성되며, 상기 적층체의 표면과는 다른 재질의 표면 개질 부재를 더 포함한다.
상기 제 1 및 제 2 외부 전극은 상기 적층체의 최하층 및 최상층 시트의 적어도 어느 하나 상에 연장 형성되며, 상기 표면 개질 부재는 적어도 상기 제 1 및 제 2 외부 전극의 연장 영역과 상기 적층체 사이에 마련된다.
상기 캐패시터부와 상기 제 1 외부 전극 사이에 형성된 제 3 외부 전극, 상기 캐패시터부와 상기 제 2 외부 전극 사이에 형성된 제 4 외부 전극, 상기 과전압 보호부와 상기 제 1 외부 전극 사이에 형성된 제 5 외부 전극 및 상기 과전압 보호부와 상기 제 2 외부 전극 사이에 형성된 제 6 외부 전극을 포함한다.
상기 캐패시터부는 적어도 하나의 유전 시트를 포함하고, 내부 전극을 포함하지 않는다.
본 발명의 실시예에 따른 전자기기는, 사용자가 접촉 가능한 도전체와 내부 회로를 포함하고, 상기 도전체와 상기 내부 회로 사이에 복합 소자가 마련된다.
상기 복합 소자는 상기 도전체를 통해 외부로부터 인가되는 과전압을 상기 내부 회로를 통해 바이패스시키고, 상기 내부 회로를 통해 누설되는 누설 전류를 차단하며, 통신 신호를 통과시킨다.
본 발명의 실시예들에 복합 소자에 의하면, 300V 이상의 항복 전압을 가지면서, 종래에 비해 과전압에 대한 내성을 향상시킬 수 있다. 이에, 복합 소자의 품질이 향상되는 효과가 있다.
또한, 서로 다른 기능을 하는 캐패시터부와 과전압 보호부가 결합부에 의해 결합될 수 있다. 이렇게 서로 다른 기능부인 캐패시터부와 과전압 보호부를 결합부을 이용하여 결합함으로써 복합 소자의 수축률 차이에 의한 뒤틀림, 박리, 크랙 등을 방지할 수 있다.
또한, 캐패시터부와 과전압 보호부가 각각의 공정으로 제조 및 소결된 후 결합부에 의해 결합되기 때문에, 캐패시터부 및 과전압 보호부 각각을 이루는 물질의 상호 확산을 방지할 수 있고, 그에 따라 각 기능부의 기능 저하를 방지할 수 있다.
도 1은 본 발명의 실시예들에 따른 복합 소자의 사시도
도 2는 본 발명의 제 1 실시예에 따른 복합 소자의 단면도로서 도 1의 A-A' 라인을 절취한 단면도
도 3은 본 발명의 제 1 실시예에 따른 복합 소자의 적어도 일부 표면의 개략도
도 4는 본 발명의 제 2 실시예에 따른 복합 소자의 개략 단면도
도 5는 본 발명의 제 3 실시예에 따른 복합 소자의 개략 단면도
도 6 및 도 7은 본 발명의 실시예들에 따른 복합 소자의 배치 형태를 도시한 블럭도
도 8은 종래의 과전압 보호부를 구비하는 복합 소자의 단면도
도 2는 본 발명의 제 1 실시예에 따른 복합 소자의 단면도로서 도 1의 A-A' 라인을 절취한 단면도
도 3은 본 발명의 제 1 실시예에 따른 복합 소자의 적어도 일부 표면의 개략도
도 4는 본 발명의 제 2 실시예에 따른 복합 소자의 개략 단면도
도 5는 본 발명의 제 3 실시예에 따른 복합 소자의 개략 단면도
도 6 및 도 7은 본 발명의 실시예들에 따른 복합 소자의 배치 형태를 도시한 블럭도
도 8은 종래의 과전압 보호부를 구비하는 복합 소자의 단면도
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한 다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 실시예들에 따른 복합 소자의 사시도이다. 도 2는 본 발명의 제 1 실시예에 따른 복합 소자의 단면도로서 도 1의 A-A' 라인을 절취한 단면도이고, 도 3은 적어도 일부 표면의 개략도이다.
도 1 내지 도 3을 참조하면, 본 발명의 제 1 실시예에 따른 복합 소자는 복의 시트(100)를 포함하는 적층체(1000), 적층체(1000) 내에 마련되며, 상하 방향으로 적층 형성된 캐패시터부(2000) 및 과전압 보호부(3000), 적층체(1000) 외부의 서로 대향되는 두 측면에 마련된 외부 전극(5100, 5200; 5000)을 포함한다. 또한, 복합 소자는 캐패시터부(2000)와 과전압 보호부(3000) 사이에 마련되어 이들을 결합하는 결합부(4000) 및 적층체(5000)의 적어도 일 표면에 형성된 표면 개질 부재(6000)를 더 포함할 수 있다.
여기서, 서로 다른 기능을 하는 둘 이상의 기능부인 캐패시터부(2000)와 과전압 보호부(3000)는 각각 소결된 후 결합부(4000)에 의해 결합될 수 있다. 즉, 캐패시터부(2000)의 일면과 과전압 보호부(3000)의 일면이 결합부(4000)에 의해 결합될 수 있다.
또한, 캐패시터부(2000)는 소정의 유전율을 갖는 복수의 시트가 적층되고, 과전압 보호부(3000)는 배리스터 특성을 갖는 복수의 시트가 적층된다.
이하에서는 캐패시터부(2000)를 이루는 복수의 시트를 유전 시트(110; 111 내지 118)라 칭하고, 과전압 보호부(3000)를 이루는 복수의 시트를 방전 시트(120; 121 내지 125)라 칭하며, 유전 시트(110)와 방전 시트(120)를 포함한 전체 시트를 시트(100)라 칭한다.
또한, 캐패시터부(2000)에 있어서, 적층체(1000) 내부에 형성된 전극은 내부 전극(210 내지 270; 200)이라 하고, 과전압 보호부(3000)에 있어서 적층체(1000) 내부에 형성된 전극은 방전 전극(311 내지 318; 310)이라 한다.
이러한 본 발명의 제 1 실시예에 따른 복합 소자의 구성을 도 1 내지 도 3을 이용하여 상세히 설명하면 다음과 같다.
1. 적층체
적층체(1000)는 복수의 시트(100), 즉 복수의 유전 시트(110; 111 내지 118)와 복수의 방전 시트(120; 121 내지 125)가 적층되어 형성된다. 즉, 내부 전극(200)이 형성된 복수의 유전 시트(110)가 적층된 제 1 적층체와 방전 전극(310)이 형성된 복수의 방전 시트(120)가 적층된 제 2 적층체가 결합부(4000)에 의해 결합되어 적층체(1000)가 이루어진다. 이러한 적층체(1000)는 일 방향(예를 들어 X 방향) 및 이와 직교하는 타 방향(예를 들어 Y 방향)으로 각각 소정이 길이를 갖고, 수직 방향(예를 들어 Z 방향)으로 소정의 높이를 갖는 대략 육면체 형상으로 마련될 수 있다. 이때, 외부 전극(5000)의 형성 방향을 X 방향이라 할 때, 이와 수평 방향으로 직교하는 방향을 Y 방향이라 하고, 수직 방향을 Z 방향이라 할 수 있다.
여기서, X 방향의 길이는 Y 방향의 길이 및 Z 방향의 길이보다 길고, Y 방향의 길이는 Z 방향의 길이와 같거나 다를 수 있다. Y 방향과 Z 방향의 길이가 다를 경우 Y 방향의 길이는 Z 방향의 길이보다 짧거나 길 수 있다. 예를 들어, X, Y 및 Z 방향의 길이의 비는 2∼5:1:0.5∼1일 수 있다. 즉, Y 방향의 길이를 기준으로 X 방향의 길이가 Y 방향의 길이보다 2배 내지 5배 정도 길 수 있고, Z 방향의 길이는 Y 방향의 길이보다 0.5배 내지 1배일 수 있다. 그러나, 이러한 X, Y 및 Z 방향의 길이는 하나의 예로서 복합 소자가 연결되는 전자기기의 내부 구조, 복합 소자의 내부 구조 및 형상 등에 따라 다양하게 변형 가능하다. 또한, 적층체(1000) 내부에는 적어도 하나의 캐패시터부(2000)와 과전압 보호부(3000)가 마련될 수 있다. 예를 들어, 캐패시터부(2000) 및 과전압 보호부(3000)가 시트들의 적층 방향, 즉 Z 방향으로 마련될 수 있다.
또한, 복수의 시트, 즉 유전 시트(110)와 방전 시트(120)는 모두 동일 두께로 형성될 수 있고, 적어도 어느 하나가 다른 것들에 비해 두껍거나 얇게 형성될 수 있다. 예를 들어, 과전압 보호부(3000)의 방전 시트(120)는 캐패시터부(2000)의 유전 시트(110)와 다른 두께로 형성될 수 있는데, 방전 시트(120)가 유전 시트(110)보다 두껍게 형성될 수 있다. 즉, 방전 시트(120) 각각의 두께가 유전 시트(110) 각각의 두께보다 두꺼울 수 있다. 그러나, 방전 시트(120) 각각의 두께가 유전 시트(110) 각각의 두께보다 얇을 수도 있고, 동일할 수도 있다. 또한, 방전 시트(120) 중에서 적어도 하나가 다른 방전 시트(120)의 두께보다 두꺼울 수 있고, 유전 시트(110) 중에서 적어도 하나가 다른 유전 시트(110)보다 두꺼울 수도 있다. 이때, 다른 유전 시트(110)보다 두꺼운 유전 시트(110)는 두께가 얇은 방전 시트(120)보다 두꺼울 수도 있다. 즉, 시트(100)는 복수의 유전 시트(110) 및 복수의 방전 시트(120) 중에서 적어도 하나가 다른 시트들(100)과는 다른 두께로 형성될 수 있다
여기서, 복수의 유전 시트(110) 각각의 두께는 1㎛ 내지 150㎛ 일 수 있고, 복수의 방전 시트(120) 각각의 두께는 1㎛ 내지 100㎛일 수 있다. 그리고, 복수의 방전 시트(120) 중 최외곽 방전 시트(111, 118) 각각의 두께는 5㎛ 내지 100㎛일 수 있다.
이때, 그리고, 캐패시터부(2000)와 과전압 보호부(3000)는 동일 두께를 가질 수도 있고, 다른 두께를 가질 수도 있다. 즉, 캐패시터부(2000)를 이루는 복수의 유전 시트(110)가 적층된 제 1 적층체와 과전압 보호부(3000)를 이루는 복수의 방전 시트(120)가 적층된 제 2 적층체는 동일 두께로 형성될 수 있고, 다른 두께로 형성될 수도 있다. 예를 들어, 과전압 보호부(3000)의 두께가 캐패시터부(2000)의 두께보다 같거나 두꺼울 수 있는데, 과전압 보호부(3000)가 캐패시터부(2000)보다 1배 내지 2배 두꺼울 수 있다. 즉, 캐패시터부(2000)의 두께를 100이라 할 때 과전압 보호부(3000)는 100 내지 200의 두께로 형성될 수 있다. 또한, 캐패시터부(2000)의 유전 시트(110)의 적층 수와 과전압 보호부(3000)의 방전 시트(120)의 적층 수는 서로 다를 수 있고 같을 수도 있다. 예를 들어, 방전 시트(120)의 적층 수가 유전 시트(110)의 적층 수보다 적을 수 있다. 구체적인 예로서, 방전 시트(120) 각각의 두께가 유전 시트(110) 각각의 두께보다 두껍고, 방전 시트(120)가 유전 시트(110)와 같거나 다른 수로 적층되어 방전 시트(120)가 적층된 제 2 적층체가 유전 시트(110)가 적층된 제 1 적층체의 두께보다 같거나 두꺼울 수 있다. 또한, 유전 시트(110) 각각의 두께가 방전 시트(120) 각각의 두께보다 두껍고, 유전 시트(110)가 방전 시트(120)와 같거나 다른 수로 적층되어 유전 시트(110)가 적층된 제 1 적층체가 방전 시트(120)가 적층된 제 2 적층체의 두께보다 같거나 두꺼울 수 있다. 그러나, 유전 시트(110) 각각의 두께와 방전 시트(120) 각각의 두께가 같고, 유전 시트(110)의 적층 수와 방전 시트(120)의 적층 수가 같거나 달라 제 1 적층체와 제 2 적층체의 두께가 같거나 다를 수 있다.
한편, 적층체(1000)는 하부 표면 및 상부 표면에 각각 마련된 하부 커버층(미도시) 및 상부 커버층(미도시)을 더 포함할 수 있다. 즉, 적층체(1000)는 캐패시터부(2000)의 하부 및 과전압 보호부(3000)의 상부에 각각 마련된 하부 커버층(미도시) 및 상부 커버층(미도시)을 더 포함할 수 있다. 물론, 적층체(1000)의 최하측의 시트가 하부 커버층으로 기능하고 최상층의 시트가 상부 커버층으로 기능할 수도 있다. 즉, 캐패시터부(2000)의 최하측 유전 시트, 즉 제 1 유전 시트(111)가 하부 커버층으로 기능할 수 있고, 과전압 보호부(3000)의 최상측 방전 시트, 즉 제 5 방전 시트(125)가 상부 커버층으로 기능할 수 있다. 별도로 마련되는 하부 및 상부 커버층은 동일 두께로 형성될 수 있으며, 자성체 시트가 복수 적층되어 마련될 수 있다. 그러나, 하부 및 상부 커버층은 다른 두께로도 형성될 수 있고, 예를 들어 상부 커버층이 하부 커버층보다 두껍게 형성될 수 있다. 여기서, 자성체 시트로 이루어진 하부 및 상부 커버층의 최외곽, 즉 하부 및 상부 표면에 비자성 시트, 예를 들어 유리질의 시트가 더 형성될 수 있다. 또한, 하부 및 상부 커버층은 내부의 절연 시트들보다 두꺼울 수 있다. 따라서, 최하층 및 최상층의 절연 시트가 하부 및 상부 커버층으로 기능하는 경우 그 사이의 절연 시트들 각각보다 두껍게 형성될 수 있다. 한편, 적층체(1000) 표면의 적어도 일부에 표면 개질 부재가 형성되지 않고 하부 및 상부 커버층은 유리질 시트로 형성될 수도 있고, 적층체(1000)의 표면이 폴리머, 글래스 재질로 코팅될 수도 있다. 그러나, 적층체(1000)의 표면이 유리질 시트로 형성될 경우 유리질 시트가 수분을 흡수할 수 있고, 그에 따라 소자의 신뢰성을 저하시킬 수 있으므로 유리질 시트를 형성하지 않는 것이 바람직하다.
2. 캐패시터부
캐패시터부(2000)는 과전압 보호부(3000)의 하부 또는 상부에 마련될 수 있다. 이러한 캐패시터부(2000)는 적어도 둘 이상의 내부 전극(200)과, 이들 사이에 마련된 적어도 둘 이상의 유전 시트(110)를 포함할 수 있다. 예를 들어, 도 2에 도시된 바와 같이 캐패시터부(2000)는 제 1 내지 8 유전 시트(111 내지 118; 110)와, 제 1 내지 제 7 내부 전극(210 내지 270; 200)을 포함할 수 있다.
한편, 본 실시예는 캐패시터부(2000)가 복수의 내부 전극(200)이 형성되고, 이를 위해 내부 전극(200)의 수보다 하나 많은 수로 유전 시트(110)가 형성되었지만, 캐패시터부(2000)는 내부 전극(200)이 둘 이상 형성되고 유전 시트(110)가 셋 이상 마련될 수 있다.
유전 시트(111 내지 118; 110)는 유전체 물질로 형성될 수 있다. 유전체 물질로는 예를 들어 5 내지 20000 정도의 유전율을 갖는 고유전 물질을 이용할 수 있는데, MLCC, LTCC, HTCC 등을 이용할 수 있다. 여기서, MLCC 유전체 물질은 BaTiO3 및 NdTiO3의 적어도 어느 하나를 주성분으로 Bi2O3, SiO2, CuO, MgO, ZnO 중 적어도 하나 이상이 첨가되고, LTCC 유전체 물질은 Al2O3, SiO2, 글래스 물질을 포함할 수 있다. 또한, 유전 시트(110)는 MLCC, LTCC, HTCC 이외에 BaTiO3, NdTiO3, Bi2O3, BaCO3, TiO2, Nd2O3, SiO2, CuO, MgO, Zn0, Al2O3 중의 하나 이상을 포함하는 물질로 형성될 수 있다. 예를 들어, 유전 시트(110)는 BaTiO3, NdTiO3, Bi2O3, ZnO, TiO2, SiO2, Al2O3, B2O3를 포함할 수 있고, 이들 물질의 함량을 조절함으로써 유전율을 조절할 수 있다. 따라서, 유전 시트(110)는 재질에 따라 각각 소정의 유전율, 예를 들어 5∼20000, 바람직하게는 7∼4000, 더욱 바람직하게는 100∼3000의 유전율을 가질 수 있다. 예를 들어, 유전 시트(110)는 BaTiO3, NdTiO3, Bi2O3, ZnO, TiO2, SiO2, Al2O3, B2O3를 포함할 수 있는데, BaTiO3의 함량을 증가시켜 유전율을 높일 수 있고, NdTiO3 및 SiO2의 함량을 증가시켜 유전율을 낮출 수 있다. 한편, 유전 시트(110)는 유전체 물질과 예를 들어 배리스터 물질 등의 과전압 보호 물질이 혼합되어 형성될 수도 있다. 즉, 유전 시트(110)는 주로 유전체 물질로 이루어지고 일부 배리스터 물질이 포함될 수 있다. 과전압 보호 물질로는 이후 설명될 과전압 보호부(3000)를 구성하는 물질, 예를 들어 과전압 보호부(3000)의 방전 시트를 이루는 물질을 포함할 수 있다. 이러한 과전압 보호 물질은 배리스터 물질을 이용할 수 있는데, 배리스터 물질로는 ZnO, Bi2O3, Pr6O11, Co3O4, Mn3O4, CaCO3, Cr2O3, SiO2, Al2O3, Sb2O3, SiC, Y2O3, NiO, SnO2, CuO, TiO2, MgO, AgO의 적어도 어느 하나를 포함할 수 있다. 예를 들어 캐패시터부(2000)에 함유되는 배리스터 물질로는 ZnO일 수 있다. 이때, ZnO 입자의 크기는 평균 입도 분포(D50) 기준 1㎛ 이하일 수 있다. 한편, 캐패시터부(2000)에 함유되는 배리스터 물질의 양은 0.2wt%∼10wt%일 수 있다. 즉, 유전체 물질과 배리스터 물질의 혼합 물질 100wt%에 대하여 배리스터 물질이 0.2wt%∼10wt% 정도 함유되어 캐패시터부(2000)의 유전 시트(110)가 형성될 수 있다. 바람직하게는 캐패시터 물질과 배리스터 물질의 혼합물 100wt%에 대하여 배리스터 물질이 2wt%∼5wt% 함유될 수 있다. 이때, 과전압 보호 물질, 즉 배리스터 물질이 10wt%를 초과하여 함유될 경우 캐패시터부(2000)의 캐패시턴스를 저하시키거나 방전 전압의 적어도 일부가 캐패시터부(2000)를 통해 흐를 수 있다.
복수의 내부 전극(210 내지 270; 200)은 도전성 물질로 형성될 수 있는데, 예를 들어 Ag, Au, Pt, Pd, Ni, Cu 중 어느 하나 이상의 성분을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 합금의 경우 예를 들어 Ag와 Pd 합금을 이용할 수 있다. 또한, 내부 전극(200)은 예를 들어 0.5㎛∼10㎛의 두께로 형성할 수 있다. 여기서, 내부 전극(200)은 X 방향으로 서로 대향되도록 형성된 외부 전극(5100, 5200; 5000)과 일측이 연결되고 타측이 이격되도록 형성된다. 즉, 제 1, 3, 5, 7 내부 전극(210, 230, 250, 270)은 제 1, 3, 5, 7 유전 시트(111, 113, 115, 117) 상에 각각 소정 면적으로 형성되며, 일측이 제 1 외부 전극(5100)과 연결되고 타측이 제 2 외부 전극(5200)과 이격되도록 형성된다. 또한, 제 2, 4, 6 내부 전극(220, 240, 260)은 제 2, 4, 6 유전 시트(112, 114, 116) 상에 소정 면적으로 형성되며 일측이 제 2 외부 전극(5200)과 연결되고 타측이 제 1 외부 전극(5100)과 이격되도록 형성된다. 즉, 내부 전극들(200)은 외부 전극(5000)의 어느 하나와 교대로 연결되며 유전 시트(110)를 사이에 두고 소정 영역 중첩되도록 형성된다. 이때, 내부 전극(200)은 유전 시트(110) 각각의 면적 대비 10% 내지 85%의 면적으로 각각 형성된다. 또한, 인접한 두 내부 전극들, 예를 들어 제 1 및 제 2 내부 전극(210, 220)은 이들 전극 각각의 면적 대비 10% 내지 85%의 면적으로 중첩되도록 형성된다. 한편, 내부 전극(200)은 예를 들어 정사각형, 직사각형, 소정의 패턴 형상, 소정 폭 및 간격을 갖는 스파이럴 형상 등 다양한 형상으로 형성될 수 있다. 이러한 캐패시터부(2000)는 내부 전극들(200) 사이에 캐패시턴스가 각각 형성되며, 캐패시턴스는 인접한 내부 전극들(200)의 중첩 면적, 유전 시트들(110)의 두께 등에 따라 조절될 수 있다. 이러한 캐패시터부(2000)는 예를 들어 0.01pF 이상, 20㎌ 이하의 캐패시턴스를 가질 수 있다.
3. 과전압 보호부
과전압 보호부(3000)는 캐패시터부(2000) 상측에 마련될 수 있다. 이러한 과전압 보호부(3000)는 복수의 방전 시트(120), 각각이 동일 평면 상에서 제 1 외부 전극(5100)과 제 2 외부 전극(5200)의 나열 방향으로 상호 이격된 복수의 방전 전극을 구비하며, 상하 방향으로 적층 형성된 복수의 방전 전극층(310a, 310b, 310c, 310d)을 포함한다. 예를 들어, 과전압 보호부(3000)는 도 2에 도시된 바와 같이 제 1 내지 제 5 방전 시트(121 내지 125; 120)와, 제 1 내지 제 4 방전 시트(121 내지 124) 각각의 일면에 형성된 제 1 내지 제 4 방전 전극층(310a, 310b, 310c, 310d)을 포함할 수 있다.
방전 시트(121 내지 125; 120)는 배리스터 물질로 형성될 수 있다. 배리스터 물질은 ZnO, Bi2O3, Pr6O11, Co3O4, Mn3O4, CaCO3, Cr2O3, SiO2, Al2O3, Sb2O3, SiC, Y2O3, NiO, SnO2, CuO, TiO2, MgO, AgO 중 적어도 하나를 포함할 수 있다. 예를 들어, ZnO를 주성분으로 상기 물질의 적어도 하나가 혼합된 물질이 배리스터 물질로 이용될 수 있다. 물론, 배리스터 물질은 상기 물질 이외에 Pr계, Bi계, SiC계 물질을 이용할 수 있다. 또한, 방전 시트(120)는 배리스터 물질과 유전체 물질이 혼합된 물질로 형성될 수 있다. 즉, 방전 시트(120)은 배리스터 특성을 갖는 물질과 캐패시터부(2000) 형성 물질, 즉 유전 물질이 혼합되어 형성될 수 있는데, 방전 시트들(120)은 주로 배리스터 물질로 이루어지고 일부 캐패시터 물질이 포함될 수 있다. 배리스터 물질에 혼합되는 유전 물질로는 캐패시터부(2000)의 유전 시트(110)의 주요 물질을 포함할 수 있다. 즉, 유전율이 5 내지 20000 정도인 MLCC, LTCC, HTCC 등의 유전체가 배리스터 물질에 혼합될 수 있다. 예를 들어, BaTiO3, NdTiO3, Bi2O3, BaCO3, TiO2, Nd2O3, SiO2, CuO, MgO, Zn0, Al2O3 중의 하나 이상을 포함하는 물질이 배리스터 물질에 혼합될 수 있다. 예를 들어, 과전압 보호부(3000)에 함유되는 캐패시터 물질, 즉 유전 물질로는 BaTiO3 및 NdTiO3의 적어도 어느 하나일 수 있다. 한편, 과전압 보호부(3000)에 함유되는 캐패시터 물질, 즉 유전 물질의 양은 0.2wt%∼10wt%일 수 있다. 즉, 방전 시트 물질과 유전 시트 물질의 혼합 물질 100wt%에 대하여 유전 시트 물질이 0.2wt%∼10wt% 함유될 수 있다. 바람직하게는 방전 시트 물질과 유전 시트 물질의 혼합물 100wt%에 대하여 유전 시트 물질이 2wt%∼5wt% 함유될 수 있다. 이때, 캐패시터 물질, 즉 유전 시트 물질이 10wt%를 초과하여 함유될 경우 과전압 보호부(3000)의 특성을 저하시킬 수 있다. 즉, 항복 전압이 변화되거나 완전한 부도체가 되어 과전압을 방전시키지 못하여 과전압 보호부(3000)로서의 기능을 상실할 수 있다.
본 실시예에 따른 과전압 보호부(3000)는 4개의 방전 전극층(즉, 제 1 내지 제 4 방전 전극층(310a, 310b, 310c, 310d))을 포함하며, 4 개의 방전 전극층(310a, 310b, 310c, 310d)이 상하 방향으로 이격 형성된다. 그리고 제 1 내지 제 4 방전 전극층(310a, 310b, 310c, 310d) 각각은 동일 평면 상에서 제 1 외부 전극(5100)과 제 2 외부 전극(5200)의 나열 방향 즉, X 방향으로 상호 이격된 한 쌍의 방전 전극을 포함한다.
보다 구체적으로 설명하면, 제 1 방전 전극층(310a)은 제 1 방전 시트(121) 상에서 제 1 외부 전극(5100)과 제 2 외부 전극(5200)의 나열 방향으로 이격 형성된 한 쌍의 방전 전극(이하, 제 1 및 제 2 방전 전극(311, 312))을 포함하고, 제 2 방전 전극층(310b)은 제 2 방전 시트(122) 상에서 제 1 외부 전극(5100)과 제 2 외부 전극(5200)의 나열 방향으로 이격 형성되며, 각각이 제 1 및 제 2 방전 전극(311, 312)과 마주보도록 형성된 한 쌍의 방전 전극(이하, 제 3 및 제 4 방전 전극(313, 314))을 포함한다. 또한, 제 3 방전 전극층(310c)은 제 3 방전 시트(123) 상에서 제 1 외부 전극(5100)과 제 2 외부 전극(5200)의 나열 방향으로 이격 형성되며, 각각이 제 3 및 제 4 방전 전극(313, 314)과 마주보도록 형성된 한 쌍의 방전 전극(이하, 제 5 및 제 6 방전 전극(315, 316))을 포함하고, 제 4 방전 전극층(310d)은 제 4 방전 시트(124) 상에서 제 1 외부 전극(5100)과 제 2 외부 전극(5200)의 나열 방향으로 이격 형성되며, 각각이 제 5 및 제 6 방전 전극(315, 316)과 마주보도록 형성된 한 쌍의 방전 전극(이하, 제 7 및 제 8 방전 전극(317, 318))을 포함한다.
여기서, 제 1 방전 전극(311)과 제 2 방전 전극(312)은 상술한 바와 같이 제 1 방전 시트(121) 상에 형성되므로 동일 평면 상에서 상호 마주보게 위치하고, 제 3 방전 전극(313)과 제 4 방전 전극(314)은 상술한 바와 같이 제 2 방전 시트(122) 상에 형성되므로 동일 평면 상에서 상호 마주보게 위치하며, 제 5 방전 전극(315)과 제 6 방전 전극(316)은 상술한 바와 같이 제 3 방전 시트(12) 상에 형성되므로 동일 평면 상에서 상호 마주보게 위치하고, 제 7 방전 전극(317)과 제 8 방전 전극(318)은 상술한 바와 같이 제 4 방전 시트(124) 상에 형성되므로 동일 평면 상에서 상호 마주보게 위치한다.
그리고, 동일 평면 상에 형성된 방전 전극은 서로 다른 외부 전극과 연결되고, 상하 방향을 기준으로 상호 마주보도록 형성된 방전 전극은 동일 외부 전극에 연결된다. 즉, 제 1, 3, 5, 7 방전 전극(311, 313, 315, 317)의 각각의 일측은 동일한 외부 전극인 제 1 외부 전극(5100)에 연결되고, 타측은 제 2 외부 전극(5200)과 이격된다. 또한, 제 2, 4, 6, 8 방전 전극(312, 314, 316, 318)의 각각의 일측은 동일한 외부 전극인 제 2 외부 전극(5200)에 연결되고, 타측은 제 1 외부 전극(5100)과 이격된다.
그리고, 방전 전극층(310a, 310b, 310c, 310d) 각각에 있어서, 동일 평면 상에서 상호 마주보게 형성된 한 쌍의 방전 전극 간의 이격 거리(X 방향 거리)(A)는 상하로 적층된 방전 전극 간의 이격 거리(B)에 비해 클 수 있다. 보다 구체적으로, 방전 전극층(310a, 310b, 310c, 310d) 각각에 있어서, 동일 평면 상에서 상호 마주보게 형성된 한 쌍의 방전 전극 간의 이격 거리(X 방향 거리)(A)는 100㎛ 내지 500㎛(100㎛ 이상, 500㎛ 이하)일 수 있다. 이때, 한 쌍의 방전 전극 간의 이격 거리(X 방향 거리)(A)가 200㎛ 내지 400㎛(200㎛ 이상, 400㎛ 이하)인 것이 보다 바람직하다. 즉, 제 1 방전 전극(311)과 제 2 방전 전극(312) 간의 이격 거리(A), 제 3 방전 전극(31)과 제 4 방전 전극(314) 간의 이격 거리(A), 제 5 방전 전극(315)과 제 6 방전 전극(316) 간의 이격 거리(A) 및 제 7 방전 전극(317)과 제 8 방전 전극 (318)간의 이격 거리(A) 각각은 100㎛ 내지 500㎛, 바람직하게는 200㎛ 내지 400㎛이다.
한편, 동일 평면 상에서 상호 마주보게 형성된 한 쌍의 방전 전극 간의 이격 거리(A)가 100㎛ 미만일 경우, 항복 전압이 300V 미만으로 낮아지거나, 과전압에 대한 내성이 부족할 수 있다. 또한, 반대로 동일 평면 상에서 상호 마주보게 형성된 한 쌍의 방전 전극 간의 이격 거리(A)가 500㎛를 초과하는 경우, 항복 전압이 400V를 초과하도록 너무 높아 그 보다 낮은 전압의 과전압을 바이패스 또는 통과시킬 수 없는 문제가 있다.
따라서, 본 발명에서는 동일 평면 상에서 상호 마주보게 형성된 한 쌍의 방전 전극 간의 이격 거리(A)가 100㎛ 내지 500㎛가 되도록 형성한다.
또한, 방전 전극층의 적층 방향을 기준으로 상하로 연속 배치된 두 방전 전극 간의 이격 거리(B)는 1㎛ 내지 100㎛일 수 있다. 바람직하게는 상하로 연속 배치된 두 방전 전극 간의 이격 거리(B)가 1㎛ 내지 50㎛일 수 있고, 보다 바람직하게는 3㎛ 내지 40㎛일 수 있다.
그리고, 방전 전극층은 복수개로 마련되어 상하 방향으로 적층되는데, 이는 과전압의 이동 경로(바이패스 경로)를 연장시켜 과전압에 대한 내성을 향상시키기 위함이다. 실시예에서는 3개 내지 20 개(3개 이상, 20개 이하)의 개수로 방전 전극층을 마련된다.
한편, 방전 전극층이 3개 미만으로 마련되는 경우, 과전압의 이동 경로의 길이가 짧아 과전압이 분산되는 정도가 작아, 과전압에 의한 파괴가 일어날 수 있다. 다른 말로 하면, 방전 전극층이 3개 미만인 경우 종래에 비해 과전압에 대한 내성을 향상시킬 수 없다. 또한, 캐패시터부(2000)와 과전압 보호부(3000)를 적층하는 복합 소자에 있어서, 상기 과전압 보호부(3000)의 두께는 한정적일 수 밖에 없는데, 방전 전극층이 20개를 초과하도록 마련되는 경우, 방전 전극 사이의 방전 시트의 두께를 얇게 해야 하므로, 이를 위한 공정적 어려움이 있다.
따라서, 본 발명에서는 3개 이상, 20개 이하의 방전 전극층을 마련하여 상하로 적층한다. 그리고, 이때 따라 방전 시트(120)는 4개 이상, 21개 이하로 마련될 수 있다.
그리고, 상하로 배치된 복수의 방전 전극은 동일한 길이를 가지도록 마련되는 것이 바람직하다. 상하로 배치된 복수의 방전 전극이 동일한 길이로 마련되면, 이들 간의 중첩 면적이 증가함에 따라, 과전압에 대한 내성이 향상되는 효과가 있다.
복수의 방전 전극(311 내지 318; 310)은 도전성 물질로 형성될 수 있는데, 예를 들어 Ag, Au, Pt, Pd, Ni, Cu 중 어느 하나 이상의 성분을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 합금의 경우 예를 들어 Ag와 Pd 합금을 이용할 수 있다. 이때, 방전 전극(310)은 캐패시터부(2000)의 내부 전극들(200)과 동일 물질로 형성될 수 있다. 또한, 방전 전극(310)은 예를 들어 0.5㎛∼10㎛의 두께로 형성할 수 있다. 즉, 방전 전극(310)은 내부 전극들(200) 각각과 동일 두께로 형성될 수 있다. 그러나, 방전 전극(310)은 내부 전극들(200) 각각보다 얇거나 두껍게 형성될 수도 있다. 예를 들어, 방전 전극(310)은 내부 전극들(200) 각각보다 10% 내지 90%의 두께로 형성될 수 있다.
방전 전극(310)의 X 방향의 길이는 내부 전극(200)의 X 방향 길이에 비해 작고, 방전 전극(310)의 Y 방향의 길이는 내부 전극(200)의 Y 방향 길이에 비해 길거나 작을 수 있으며, 또한 같을 수 있다. 또한, 방전 전극(310)은 내부 전극(200)보다 같거나 작은 면적으로 형성될 수 있다.
한편, 과전압 보호부(3000)는 소정의 캐패시턴스를 갖는데, 캐패시터부(2000)의 캐패시턴스보다 작거나 큰 값을 갖는다. 즉, 캐패시터부(2000)의 캐패시턴스를 다양하게 가질 수 있어, 복합 소자의 전체 캐패시턴스를 원하는 대로 조절할 수 있다.
그리고, 과전압 보호부(3000)의 항복 전압은 300V 이상이고, 캐패시터부(2000)의 절연 파괴 전압보다 낮을 수 있다. 즉, 과전압 보호부(3000)의 항복 전압은 300V 이상 캐패시터부(2000)의 절연 파괴 전압 이하일 수 있다. 항복 전압이 절연 파괴 전압보다 낮음으로써 캐패시터부(2000)가 절연 파괴되기 전에 과전압을 방전시킬 수 있다.
표 1은 제 1 내지 제 4 실험예에 따른 복합 소자에 있어서, 과전압 보호부의 항복 전압 감소율을 나타낸 표이다.
여기서, 제 1 실험예에 따른 복합 소자는 종래의 이중 플로팅 타입(double floating type)의 과전압 보호부(3000)를 포함하는 복합 소자이다(도 8 참조). 그리고 제 2 내지 제 4 실험예는 본 발명의 제 1 실시예에 따른 과전압 보호부(3000)를 포함하는 복합 소자이다. 여기서 제 2 실험예에 따른 복합 소자의 과전압 보호부(3000)는 방전 전극층이 3층, 제 3 실험예에 따른 복합 소자의 과전압 보호부(3000)는 방전 전극층이 4층, 제 4 실험예에 따른 복합 소자의 과전압 보호부(3000)는 방전 전극층이 5층이다. 그리고, 제 1 내지 제 4 실험예에 따른 복합 소자의 캐패시터부(2000)는 도 1의 캐패시터부와 동일하다.
제 1 내지 제 4 실험예에 따른 복합 소자가 마련되면, + 10kv의 과전압 및 - 10kv의 과전압 각각을 100회 인가한 후에, 항복 전압 감소율을 산출하여 과전압에 대한 내성을 평가한다. 여기서, 항복 전압 감소율이란 최초의 항복 전압 대비 100회 과전압 인가 후의 항복 전압 간의 감소율이다.
| 구분 | 제 1 실험예 | 제 2 실험예 | 제 3 실험예 | 제 4 실험예 |
| 방전 전극층의 적층 수 |
이중 플로팅 타입(double floating type) | 3층 | 4층 | 5층 |
| 항복 전압 감소율 | 20% | 18% | 16% | 14% |
표 1을 참조하면, 제 1 실시예에 따른 복합 소자에 있어서 과전압 보호부(3000)의 항복 전압 감소율은 20%이나, 제 2 내지 제 4 실시예에 복합 소자에 있어서 과전압 보호부(3000)의 항복 전압 감소율은 20% 미만으로, 제 1 실시예에 비해 작다.이로부터, 본 발명의 실시예에 따른 복합 소자에 있어서 과전압 보호부(3000)의 과전압 내성이 종래의 이중 플로팅 타입(double floating type)의 과전압 보호부(3000)에 비해 높음을 알 수 있다.
4. 결합부
결합부(4000)는 적층체(1000) 내부의 캐패시터부(2000)와 과전압 보호부(3000) 사이에 마련될 수 있다. 여기서, 캐패시터부(2000) 및 과전압 보호부(3000)는 서로 다른 공정으로 제작된 후 결합부(4000)에 의해 결합될 수 있다. 이러한 결합부(4000)는 캐패시터부(2000)로 이루어진 제 1 적층체와 과전압 보호부(3000)로 이루어진 제 2 적층체를 접착하여 결합할 수 있는 물질을 포함할 수 있다. 이를 위해, 결합부(4000)은 접착력을 갖는 페이스트로 이루어질 수 있는데, 예를 들어 글래스 페이스트, 폴리머 페이스트, 올리고머 페이스트 등으로 이루어질 수 있다. 즉, 글래스가 포함된 페이스트, 폴리머가 포함된 페이스트 및 올리고머가 포함된 페이스트 등으로 이루어질 수 있다. 글래스 페이스트는 SiO2, BiO2, B2O3, BaO, Al2O3 중 적어도 하나를 포함할 수 있고, 폴리머 페이스트는 Si 수지 및 합성 수지를 포함할 수 있다. 또한, 올리고머 페이스트는 에폭시 수지를 포함할 수 있는데, 에폭시 수지로는 노볼락(novolac)계, 비스페놀(bisphenol)계, 아민(amine)계, 시클로알리파틱(cycloalipatic)계, 브롬계 에폭시 수지를 포함할 수 있다.
이러한 결합부(4000)를 이용한 캐패시터부(2000)와 과전압 보호부(3000)의 결합 방법을 설명하면 다음과 같다. 복수의 유전 시트(110) 상에 내부 전극(200)을 각각 형성한 후 적층 및 소결하여 캐패시터부(2000)를 제작하고, 복수의 방전 시트(120) 각각에 복수의 방전 전극층(310a, 310b, 310c, 310d) 즉, 복수의 방전 전극(311 내지 318; 310)을 형성한 후 적층 및 소결하여 과전압 보호부(3000)를 제작한다. 이어서, 캐패시터부(2000)의 일면 상에 결합부(4000)을 형성한 후 과전압 보호부(3000)를 결합하여 적층체(1000)를 제작한다. 이를 위해, 캐패시터부(2000)를 지그(jig)에 정렬한 후 캐패시터부(2000)의 일면에 접착성 페이스트를 도포하고, 그 상부에 과전압 보호부(3000)를 정렬 및 압착하여 결합할 수 있다. 이때, 캐패시터부(2000) 및 과전압 보호부(3000)는 시트(100)의 적층 방향으로 적층하여 적층체(1000)의 서로 대향되는 두 면에 내부 전극(200) 및 방전 전극(310)이 노출되도록 한다. 또한, 캐패시터부(2000)와 과전압 보호부(3000)가 결합된 후 소정의 온도에서 열처리할 수 있다. 예를 들어, 글래스 페이스트를 이용한 경우 캐패시터부(2000) 및 과전압 보호부(3000)의 소결 온도보다 낮은 온도에서 열처리할 수 있고, 폴리머 페이스트를 이용한 경우 10℃ 내지 300℃의 온도에서 열처리할 수 있다.
결합부(4000)는 전자파 차폐 및 흡수 재료가 더 포함될 수 있다. 전자파 차폐 및 흡수 재료는 페라이트, 알루미나 등을 포함할 수 있으며, 결합부(4000) 내에 0.1중량% 내지 50중량% 함유될 수 있다. 즉, 결합부(4000) 재료 100중량%에 대하여 전자파 차폐 및 흡수 재료는 0.01중량% 내지 50중량% 함유될 수 있다. 전자파 차폐 및 흡수 재료가 0.01중량% 미만이면 전자파 차폐 및 흡수 특성이 낮으며, 50중량%를 초과할 경우 결합부(4000)를 이용한 접합 특성이 저하될 수 있다. 이렇게 결합부(4000) 내에 전자파 차폐 및 흡수 재료가 더 함유됨으로써 전자파를 차폐 또는 흡수할 수 있다.
상기에서는 결합부(4000)에 의해 캐패시터부(2000)와 과전압 보호부(3000)가 상호 결합되는 것을 설명하였다. 하지만, 캐패시터부(2000)와 과전압 보호부(3000) 어떠한 수단 및 방법으로 결합되어도 무방하다.
5. 외부 전극
외부 전극(5100, 5200; 5000)는 적층체(1000)의 서로 대향되는 두 측면에 마련될 수 있다. 외부 전극(5100, 5200; 5000)은 적층체(1000) 내부에 형성된 내부 전극(200) 및 방전 전극(310)과 연결된다. 즉, 외부 전극(5000)은 서로 대향되는 두 측면, 예를 들어 제 1 및 제 2 측면에 각각 하나씩 형성될 수도 있고, 두 개 이상씩 형성될 수도 있다.
이하에서는 적층체(1000)의 일측면에 형성되며, 제 1, 3, 5, 7 내부 전극(210, 230, 250, 270) 및 제 1, 3, 5, 7 방전 전극(311, 313, 315, 317)과 연결된 외부 전극을 제 1 외부 전극(5100)이라 칭하고, 제 1 외부 전극(5100)과 마주보도록 적층체(1000)의 타측면에 형성되며, 제 2, 4, 6 내부 전극(220, 240, 260) 및 제 2, 4, 6, 8 방전 전극(312, 314, 316, 318)과 연결된 외부 전극을 제 2 외부 전극(5200)이라 칭한다.
이때, 제 1 및 제 2 외부 전극(5100, 5200) 중 어느 하나는 전자기기 내부의 인쇄회로기판 등의 내부 회로와 접속될 수 있고, 다른 하나는 전자기기의 외부, 예를 들어 금속 케이스와 연결될 수 있다. 예를 들어, 제 1 외부 전극(5100)은 내부 회로에 접속될 수 있고, 제 2 외부 전극(5200)은 금속 케이스와 연결될 수 있다. 또한, 제 2 외부 전극(5200)은 도전성 부재, 예를 들어 컨택터 또는 도전성 가스켓을 통해 금속 케이스와 연결될 수 있다.
이러한 외부 전극(5000)은 다양한 방법으로 형성될 수 있다. 즉, 외부 전극(5000)은 도전성 페이스트를 이용하여 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 다양한 방법으로 형성될 수도 있다. 한편, 외부 전극(5000)은 Y 방향 및 Z 방향의 면에 연장 형성될 수 있다. 즉, 외부 전극(5000)은 X 방향으로 대향되는 두 면으로부터 이와 인접한 네 면에 연장 형성될 수 있다. 예를 들어, 도전성 페이스트에 침지하는 경우 X 방향의 대향되는 두 측면 뿐만 아니라 Y 방향의 전면 및 후면, 그리고 Z 방향의 상면 및 하면에도 외부 전극(5000)이 형성될 수 있다. 이에 비해, 인쇄, 증착, 스퍼터링, 도금 등의 방법으로 형성할 경우 X 방향의 두면에 외부 전극(5000)이 형성될 수 있다. 즉, 외부 전극(5000)은 인쇄회로기판에 실장되는 일 측면 및 금속 케이스와 연결되는 타 측면 뿐만 아니라 형성 방법 또는 공정 조건에 따라 그 이외의 영역에도 형성될 수 있다. 이러한 외부 전극(5000)은 전기 전도성을 가지는 금속으로 형성될 수 있는데, 예를 들어 금, 은, 백금, 구리, 니켈, 팔라듐 및 이들의 합금으로부터 이루어진 군으로부터 선택된 하나 이상의 금속으로 형성될 수 있다. 이때, 내부 전극(200) 및 방전 전극(310)과 연결되는 외부 전극(5000)의 적어도 일부, 즉 적층체(1000)의 적어도 일 표면에 형성되어 내부 전극(200) 및 방전 전극(310)과 연결되는 외부 전극(5000)의 일부는 내부 전극(200) 및 방전 전극(310)과 동일 물질로 형성될 수 있다. 예를 들어, 내부 전극(200) 및 방전 전극(310)이 구리를 이용하여 형성되는 경우 외부 전극(5000)의 이들과 접촉되는 영역으로부터 적어도 일부는 구리를 이용하여 형성할 수 있다. 이때, 구리는 앞서 설명한 바와 같이 도전성 페이스트를 이용한 침지 또는 인쇄 방법으로 형성하거나, 증착, 스퍼터링, 도금 등의 방법으로 형성할 수 있다. 바람직하게는 외부 전극(5000)은 도금으로 형성할 수 있다. 도금 공정으로 외부 전극(5000)을 형성하기 위해 적층체(1000)의 상하부면에 시드층을 형성한 후 시드층으로부터 도금층을 형성하여 외부 전극(5000)을 형성할 수 있다. 여기서, 외부 전극(5000)의 내부 전극(200) 및 방전 전극(310)과 연결되는 적어도 일부는 외부 전극(5000)이 형성되는 적층체(1000)의 측면 전체일 수 있고, 일부 영역일 수도 있다.
또한, 외부 전극(5000)은 적어도 하나의 도금층을 더 포함할 수 있다. 외부 전극(5000)은 Cu, Ag 등의 금속층으로 형성될 수 있고, 금속층 상에 적어도 하나의 도금층이 형성될 수도 있다. 예를 들어, 외부 전극(5000)은 구리층, Ni 도금층 및 Sn 또는 Sn/Ag 도금층이 적층 형성될 수도 있다. 물론, 도금층은 Cu 도금층 및 Sn 도금층이 적층될 수도 있으며, Cu 도금층, Ni 도금층 및 Sn 도금층이 적층될 수도 있다. 또한, 외부 전극(5000)은 예를 들어 0.5%∼20%의 Bi2O3 또는 SiO2를 주성분으로 하는 다성분계의 글래스 프릿(Glass frit)을 금속 분말과 혼합하여 형성할 수 있다. 이때, 글래스 프릿과 금속 분말의 혼합물은 페이스트 형태로 제조되어 적층체(1000)의 두면에 도포될 수 있다. 이렇게 외부 전극(5000)에 글래스 프릿이 포함됨으로써 외부 전극(5000)과 적층체(1000)의 밀착력을 향상시킬 수 있고, 적층체(1000) 내부의 전극들의 콘택 반응을 향상시킬 수 있다. 또한, 글래스가 포함된 도전성 페이스트가 도포된 후 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(5000)이 형성될 수 있다. 즉, 글래스가 포함된 금속층과, 그 상부에 적어도 하나의 도금층이 형성되어 외부 전극(5000)이 형성될 수 있다. 예를 들어, 외부 전극(5000)은 글래스 프릿과 Ag 및 Cu의 적어도 하나가 포함된 층을 형성한 후 전해 또는 무전해 도금을 통하여 Ni 도금층 및 Sn 도금층 순차적으로 형성할 수 있다. 이때, Sn 도금층은 Ni 도금층과 같거나 두꺼운 두께로 형성될 수 있다. 물론, 외부 전극(5000)은 적어도 하나의 도금층만으로 형성될 수도 있다. 즉, 페이스트를 도포하지 않고 적어도 1회의 도금 공정을 이용하여 적어도 일층의 도금층을 형성하여 외부 전극(5000)을 형성할 수도 있다. 한편, 외부 전극(5000)은 2㎛∼100㎛의 두께로 형성될 수 있으며, Ni 도금층이 1㎛∼10㎛의 두께로 형성되고, Sn 또는 Sn/Ag 도금층은 2㎛∼10㎛의 두께로 형성될 수 있다.
6. 표면 개질 부재
표면 개질 부재(6000)는 적층체(1000) 표면의 적어도 일부에 형성될 수 있다. 즉, 표면 개질 부재(6000)는 적층체(1000)의 표면 전체에 형성될 수도 있고, 적층체(1000)의 외부 전극(5000)과 접촉되는 영역에만 형성될 수 있다. 다시 말하면, 표면 개질 부재(6000)가 적층체(1000) 표면의 일부에 형성되는 표면 개질 부재(6000)는 적층체(1000)와 외부 전극(5000) 사이에 형성될 수 있다. 이때, 표면 개질 부재(6000)는 외부 전극(5000)의 연장 영역에 접촉되어 형성될 수 있다. 즉, 적층체(1000)의 상부면 및 하부면으로 연장 형성된 외부 전극(5000)의 일 영역과 적층체(1000) 사이에 표면 개질 부재(6000)가 마련될 수 있다. 또한, 표면 개질 부재(6000)는 그 상부에 형성되는 외부 전극(5000)보다 같거나 다른 크기로 마련될 수 있다. 예를 들어, 적층체(1000)의 상부면 및 하부면으로 연장 형성된 외부 전극(5000)의 일부의 면적보다 50% 내지 150%의 면적으로 형성될 수 있다. 즉, 표면 개질 부재(6000)는 외부 전극(5000)의 연장 영역의 크기보다 작거나 큰 크기로 형성될 수도 있고, 같은 크기로 형성될 수도 있다. 물론, 표면 개질 부재(6000)는 적층체(1000)의 측면에 형성된 외부 전극(5000)과의 사이에도 형성될 수 있다. 이러한 표면 개질 부재(6000)는 유리(glass) 물질을 포함할 수 있다. 예를 들어, 표면 개질 부재(6000)는 소정 온도, 예를 들어 950℃ 이하에서 소성 가능한 무(無)붕규산 유리(non-borosilicate glass)(SiO2-CaO-ZnO-MgO계 유리)를 포함할 수 있다. 또한, 표면 개질 부재(6000)는 자성체 물질이 더 포함될 수 있다. 즉, 표면 개질 부재(6000)가 형성될 영역이 자성체 시트로 이루어져 있으면 표면 개질 부재(6000)와 자성체 시트의 결합을 용이하게 하기 위해 표면 개질 부재(6000) 내에 자성체 물질이 일부 포함될 수 있다. 이때, 자성체 물질은 예를 들어 NiZnCu계 자성체 분말을 포함하며, 유리 물질 100wt%에 대하여 자성체 물질이 예를 들어 1∼15wt% 포함될 수 있다. 한편, 표면 개질 부재(6000)는 적어도 일부가 적층체(1000)의 표면에 형성될 수 있다. 이때, 유리 물질은 도 3의 (a)에 도시된 바와 같이 적어도 일부가 적층체(1000) 표면에 고르게 분포될 수 있고, 도 3의 (b)에 도시된 바와 같이 적어도 일부가 서로 다른 크기로 불규칙적으로 분포될 수도 있다. 물론, 표면 개질 부재(6000)는 적층체(1000)의 표면에 연속적으로 형성되어 막 형태를 가질 수도 있다. 또한, 도 3의 (c)에 도시된 바와 같이 적층체(1000)의 적어도 일부 표면에는 오목부가 형성될 수도 있다. 즉, 유리 물질이 형성되어 볼록부가 형성되고 유리 물질이 형성되지 않은 영역의 적어도 일부가 패여 오목부가 형성될 수도 있다. 이때, 유리 물질은 적층체(1000) 표면으로부터 소정 깊이로 형성되어 적어도 일부가 적층체(1000) 표면보다 높게 형성될 수 있다. 즉, 표면 개질 부재(6000)는 적어도 일부가 적층체(1000)의 표면과 동일 평면을 이룰 수 있고, 적어도 일부가 적층체(1000)의 표면보다 높게 유지될 수 있다. 이렇게 외부 전극(5000) 형성 이전에 적층체(1000)의 일부 영역에 유리 물질을 분포시켜 표면 개질 부재(6000)를 형성함으로써 적층체(1000) 표면을 개질시킬 수 있고, 그에 따라 표면의 저항을 균일하게 할 수 있다. 따라서, 외부 전극의 형상을 제어할 수 있고, 그에 따라 외부 전극의 형성을 용이하게 할 수 있다. 한편, 표면 개질 부재(6000)를 적층체(1000) 표면의 소정 영역에 형성하기 위해 유리 물질을 포함하는 페이스트를 소정 시트의 소정 영역에 인쇄하거나 도포할 수 있다. 예를 들어, 제 1 유전 시트(111) 하면의 적어도 두 영역과 제 5 방전 시트(125) 상면의 적어도 두 영역에 유리 페이스트를 도포한 후 경화시켜 표면 개질 부재(6000)를 형성할 수 있다.
한편, 표면 개질 부재(6000)는 산화물을 이용하여 형성할 수도 있다. 즉, 표면 개질 부재(6000)는 유리질 물질 및 산화물의 적어도 하나를 이용하여 형성할 수 있고, 자성체 물질을 더 포함하여 형성할 수도 있다. 이때, 표면 개질 부재(6000)는 결정 상태 또는 비결정 상태의 산화물이 적층체(1000)의 표면에 분산되어 분포될 수 있고, 표면에 분포된 산화물은 적어도 일부가 용융될 수 있다. 이때, 산화물의 경우에도 도 3의 (a) 내지 도 3의 (c)에 도시된 바와 같이 형성될 수 있다. 또한, 표면 개질 부재(6000)가 산화물로 형성되는 경우에도 산화물이 서로 이격되어 섬 형태로 분포될 수 있고, 적어도 일 영역에는 막 형태로 형성될 수도 있다. 여기서, 입자 상태 또는 용융 상태의 산화물은 예를 들어 Bi2O3, BO2, B2O3, ZnO, Co3O4, SiO2, Al2O3, MnO, H2BO3, H2BO3, Ca(CO3)2, Ca(NO3)2, CaCO3 중 적어도 하나 이상을 이용할 수 있다.
상기한 바와 같이 본 발명의 제 1 실시예에 따른 복합 소자는 적어도 하나의 캐패시터부(2000)와 적어도 하나의 과전압 보호부(3000)가 결합부(4000)에 의해 결합될 수 있다. 이에, 둘 이상의 기능부가 상하로 적층된 복합 소자를 마련할 수 있다. 이때, 복합 소자는 각각의 제조 공정으로 제조 및 소결된 후 결합되기 때문에 서로 다른 기능부의 물질이 상호 확산되지 않고, 그에 따라 각각의 기능부의 기능을 저하시키지 않는다.
그리고, 복합 소자의 과전압 보호부(3000)를 마련하는데 있어서, 한 쌍의 방전 전극이 동일 평면 상에서 상호 마주보도록 방전 전극층을 형성하고, 이때 한 쌍의 방전 전극의 이격 거리(A)가 100㎛ 내지 500㎛가 되도록 한다. 그리고, 방전 전극층을 3층 이상으로 적층 형성한다.
이에 따라, 300V 이상, 보다 구체적으로는 300V 이상, 400V 이하의 항복 전압을 가지며, 종래에 비해 과전압에 대한 내성이 향상된 복합 소자를 마련할 수 있다.
도 4는 본 발명의 제 2 실시예에 따른 복합 소자의 개략 단면도이다.
상술한 제 1 실시예에서는 캐패시터부(2000)가 적어도 둘 이상의 내부 전극(200)과, 이들 사이에 마련된 적어도 둘 이상의 유전 시트(110)를 포함하는 예를 설명하였다.
하지만, 이에 한정되지 않고, 도 4와 같이 적어도 하나의 유전 시트를 포함하고, 내부 전극(200)을 포함하지 않는 구조로 캐패시터부를 마련할 수도 있다. 이때, 유전 시트는 하나로 마련되거나, 복수개로 마련되어 적층될 수 있다. 이와 같은 제 2 실시예에 따른 캐패시터부(2000)의 정전용량은 0.01 pF 내지 5.0pF일 수 있다.
도 5는 본 발명의 제 3 실시예에 따른 복합 소자의 개략 단면도이다.
제 1 실시예와 같이 제 1 및 제 2 외부 전극(5100, 5200)을 형성하는데 있어서, 도전성 페이스트를 이용하여 침지 또는 인쇄 방법으로 적층체(1000)의 측면에 도포한 후, 이를 300℃ 이상의 온도에서 열처리 즉, 소성시키는 방법으로 형성할 수 있다.
그런데, 결합부(4000)를 폴리머 페이스트로 형성하는데 있어서, 상기 폴리머 페이스트를 도포한 후 10℃ 내지 300℃ 온도에서 열처리하여 경화시킴으로써, 캐패시터부(2000)와 과전압 보호부(3000)가 상호 결합된다.
그런데, 결합부(4000)를 형성한 후에, 소성 과정을 포함하는 방법으로 제 1 및 제 2 외부 전극(5100, 5200)을 형성하는 경우, 이때 결합부(4000)가 소성 온도에 의해 탄화될 수 있고, 이에 따라 캐패시터부(2000)와 과전압 보호부(3000)의 결합 또는 접합 성능이 저하될 수 있다.
따라서, 폴리머 페이스트를 이용하여 결합부(4000)를 형성할 경우, 캐패시터부(2000)와 과전압 보호부(3000) 사이에 결합부(4000)를 형성하기 전에, 도 5에 도시된 제 3 실시예와 같이 유전 시트(110)의 양 측면에 외부 전극(이하, 제 3 및 제 4 외부 전극(5300, 5400))을 형성하고, 방전 시트(120)의 양 측면에 외부 전극(이하, 제 5 및 제 6 외부 전극(5500, 5600))을 형성한 후, 제 3 및 제 5 외부 전극(5300, 5500)의 외면에 제 1 외부 전극(5100)을 형성하고, 제 4 및 제 6 외부 전극(5400, 5600)의 외면에 제 2 외부 전극(5200)을 형성할 수 있다.
즉, 캐패시터부(2000)와 과전압 보호부(3000)를 각기 마련한 후, 캐패시터부(2000)의 서로 대향되는 두 측면에 제 3 및 제 4 외부 전극(5300, 5400)을 형성하고, 과전압 보호부(3000)의 서로 대향되는 두 측면에 제 5 및 제 6 외부 전극(5500, 5600)을 형성한다. 이때, 제 3 내지 제 6 외부 전극(5300, 5400, 5500, 5600) 각각은 소성 과정을 거쳐 형성될 수 있다.
이후, 캐패시터부(2000)와 과전압 보호부(3000) 사이에 위치하도록 폴리머 페이스트를 도포한 후 10℃ 내지 300℃ 온도에서 열처리하여 경화시켜 결합부(4000)를 형성한다.
이에, 캐패시터부(2000)와 과전압 보호부(3000)가 결합부(4000)에 의해 상호 결합되며, 제 3 및 제 5 외부 전극(5300, 5500)이 상하로 배치되고, 제 4 및 제 6 외부 전극(5400, 5600)이 상하로 배치되도록 형성된다.
이때, 제 3 및 제 4 외부 전극(5300, 5400)의 상하 연장 길이는 캐패시터부(2000)의 높이에 비해 길도록 마련될 수 있고, 제 3 및 제 4 외부 전극(5300, 5400) 각각의 상단 및 하단이 캐패시터부(2000)의 상측 및 하측으로 돌출되도록 형성될 수 있다. 또한, 제 5 및 제 6 외부 전극(5500, 5600)의 상하 연장 길이는 과전압 보호부(3000)의 높이에 비해 길도록 마련될 수 있고, 제 5 및 제 6 외부 전극(5500, 5600) 각각의 상단 및 하단이 과전압 보호부(3000)의 상측 및 하측으로 돌출되도록 형성될 수 있다.
그리고, 제 3 및 4 외부 전극(5300, 5400)은 캐패시터부(2000)의 내부 전극(200)과 직접 연결된 외부 전극으로서, 상호 마주보도록 배치되며, 제 3 외부 전극(5300)은 제 1, 3, 5, 7 내부 전극(210, 230, 250, 270)과 연결되고, 제 4 외부 전극(5400)은 제 2, 4, 6 내부 전극(220, 240, 260)과 연결된다.
또한, 제 5 및 6 외부 전극(5500, 5600)은 과전압 보호부(3000)의 방전 전극과 직접 연결된 외부 전극으로서, 상호 마주보도록 배치되며, 제 5 외부 전극(5500)은 제 1, 3, 5, 7 방전 전극(311, 313, 315, 317)과 연결되고, 제 6 외부 전극(5600)은 제 2, 4, 6, 8 방전 전극(312, 314, 316, 318)과 연결된다.
이후, 제 3 및 제 5 외부 전극(5300, 5500) 외면에 제 1 외부 전극(5100)을 형성하고 제 4 및 제 6 외부 전극 외면(5400, 5600)에 제 2 외부 전극(5200)을 형성한다. 이때, 재료 및 형성 방법 중 적어도 하나를 조절하여 소성 과정을 거치지 않는 방법, 예컨대 경화용(10℃ 내지 300℃에서 경화) 금속 페이스트를 사용하여 침전 방법으로 제 1 및 제 2 외부 전극(5100, 5200)을 형성한다.
이와 같이, 소성 과정을 거쳐 제 3 내지 제 6 외부 전극(5300 내지 5600)을 형성한 후에 폴리머 페이스트로 결합부(4000)를 형성하고, 소성 과정을 거치지 않는 방법으로 제 1 및 제 2 외부 전극(5100, 5200)을 형성함으로써 결합부(4000)의 탄화를 방지할 수 있다. 이에, 외부 전극 형성에 의한 결합부(4000)의 탄화 및 이로 인한 결합 성능 저하를 방지할 수 있다.
이러한 본 발명의 실시예들에 따른 복합 소자는 스마트 폰 등의 휴대용 전자기기를 포함하는 전자기기 내에 마련될 수 있다. 예를 들어, 도 6에 도시된 바와 같이 전자기기의 내부 회로(예를 들어 PCB)(20)와 사용자가 접촉 가능한 도전체, 즉 금속 케이스(10) 사이에 캐패시터부와 과전압 보호부를 포함하는 복합 소자가 마련될 수 있다. 도 6에서 캐패시터부는 도면 부호 C로 표시하고, 과전압 보호부는 도면 부호 V로 표시하였다. 즉, 복합 소자는 외부 전극(5000)의 어느 하나가 금속 케이스(10)에 접촉되고 외부 전극(5000)의 다른 하나가 내부 회로(20)에 접촉될 수 있다. 이때, 접지 단자가 내부 회로(20)에 마련될 수 있다. 따라서, 외부 전극(5000)의 어느 하나가 금속 케이스(10)에 접촉되고 다른 하나가 접지 단자에 접속될 수 있다.
또한, 금속 케이스(10)와 복합 소자 사이에는 도 7에 도시된 바와 같이 금속 케이스(10)와 전기적으로 접촉되며 탄성력을 가지는 콘택부(30)가 마련될 수 있다. 즉, 전자기기의 금속 케이스(10)와 내부 회로(20) 사이에 콘택부(30)와 본 발명에 따른 복합 소자가 마련될 수 있다. 이때, 복합 소자는 외부 전극(5000)의 어느 하나가 콘택부(30)와 접촉되고 다른 하나가 내부 회로(20)를 통해 접지 단자와 접속될 수 있다. 콘택부(30)는 전자기기의 외부에서 외력이 가해질 때 그 충격을 완화할 수 있도록 탄성력을 가지며, 도전성의 물질을 포함하는 재료로 이루어질 수 있다. 이러한 콘택부(30)는 클립(clip) 형상일 수 있으며, 도전성 가스켓일 수도 있다. 또한, 콘택부(30)는 적어도 일 영역이 내부 회로(20), 예를 들어 PCB에 실장될 수 있다. 이렇게 복합 소자가 금속 케이스(10)와 내부 회로(20) 사이에 마련되어 내부 회로(20)로부터 유입되는 누설 전류를 차단할 수 있다. 또한, ESD 등의 과전압을 접지 단자로 바이패스시키고, 과전압에 의해 절연이 파괴되지 않아 누설 전류를 지속적으로 차단할 수 있다. 즉, 본 발명에 따른 복합 소자는 정격 전압 및 누설 전류에 의한 감전 전압에서는 외부 전극(5000) 사이에서 전류가 흐르지 못하고, ESD 등의 과전압에서는 과전압 보호부(3000)를 통해 전류가 흘러 과전압이 접지 단자로 바이패스될 수 있다.
한편, 복합 소자는 항복 전압 또는 방전 개시 전압이 정격 전압보다 높고 ESD 등의 과전압보다 낮을 수 있다. 예를 들어, 복합 소자는 정격 전압이 100V 내지 240V일 수 있고, 감전 전압은 회로의 동작 전압과 같거나 높을 수 있으며, 외부의 정전기 등에 의해 발생되는 과전압은 감전 전압보다 높을 수 있고, 항복 전압 또는 방전 개시 전압은 300V 내지 15kV일 수 있다.
또한, 캐패시터부(2000)에 의해 외부와 내부 회로(20) 사이에 통신 신호가 전달될 수 있다. 즉, 외부로부터의 통신 신호, 예를 들어 RF 신호는 캐패시터부(2000)에 의해 내부 회로(20)로 전달될 수 있고, 내부 회로(20)로부터의 통신 신호는 캐패시터부(2000)에 의해 외부로 전달될 수 있다. 따라서, 별도의 안테나가 마련되지 않고 금속 케이스(10)를 안테나로 이용하는 경우에도 캐패시터부(2000)를 이용하여 외부와의 통신 신호를 주고받을 수 있다. 결국, 본 발명에 따른 복합 소자는 내부 회로의 접지 단자로부터 유입되는 누설 전류를 차단하고, 외부로부터 인가되는 과전압을 접지 단자로 바이패스시키며, 외부와 전자기기 사이에 통신 신호를 전달할 수 있다.
또한, 본 발명의 실시예들에 따른 복합 소자는 금속 케이스(10)와 내부 회로(20) 사이에 마련되어 감전 방지 소자로 이용될 수 있으며, 내압 특성이 높은 절연 시트, 즉 유전 시트를 복수 적층하여 캐패시터부(2000)를 형성함으로써 불량 충전기에 의한 내부 회로에서 금속 케이스로의 예를 들어 300V의 감전 전압이 인가될 때 누설 전류가 흐르지 않도록 절연 저항 상태를 유지할 수 있고, 과전압 보호부 역시 금속 케이스에서 내부 회로로의 과전압 인가 시 과전압을 바이패스시켜 소자의 파손없이 높은 절연 저항 상태를 유지할 수 있다. 따라서, 과전압에 의해서도 절연 파괴되지 않고, 그에 따라 금속 케이스를 구비하는 전자기기 내에 마련되어 불량 충전기에서 발생된 누설 전류가 전자기기의 금속 케이스를 통해 사용자에게 전달되는 것을 지속적으로 방지할 수 있다.
한편, 본 발명의 실시예들에 따른 복합 소자와 캐패시터 또는 과전압 보호 기능을 갖는 소자의 특성을 비교하면 다음과 같다. 이러한 특성 비교는 각각의 소자들이 전자기기의 금속 케이스와 내부 회로 사이에 마련되는 경우 누설 전류, 즉 감전 전압 또는 전류의 보호 특성과 ESD 등의 과전압 보호 특성, 그리고 통신 주파수의 간섭 특성을 판단한 것이다.
먼저, 캐패시터의 경우, 즉 본 발명의 제 1 실시예에서 과전압 보호부 및 결합부가 존재하지 않고 캐패시터부만으로 이루어진 경우 누설 전류 차단 특성을 가지며 통신 주파수 간섭이 발생되지 않지만, 과전압 보호 특성이 없기 때문에 ESD 등의 과전압에 의해 소자가 손상될 수 있다. 또한, 과전압에 의해 소자가 손상된 이후에는 누설 전류 차단 기능이 상실된다.
순간전압억제(TVS) 다이오드는 통신 주파수 간섭이 발생되지 않도록 하기 위해 20㎊ 이상의 캐패시턴스로 구현할 경우 소형 사이즈에서 300V 이상의 방전 개시 전압의 구현이 불가능하여 누설 전류 차단 특성을 얻지 못한다. 그리고, 감전 보호를 위해 300V 이상의 방전 개시 전압을 구현하는 경우 소형 사이즈에서 20㎊ 이상의 캐패시턴스를 얻지 못한다. 즉, 순간전압억제 다이오드는 과전압 보호 특성을 가질 수 있지만, 감전 보호 특성을 위해서는 통신 주파수 간섭 문제가 발생되고, 통신 주파수 간섭을 피하기 위해서는 감전 보호 특성을 얻지 못하는 문제가 있다.
배리스터의 경우, 즉, 본 발명의 제 1 실시예에서 캐패시터부 및 결합부가 존재하지 않고 과전압 보호부만 존재하는 경우 통신 주파수 간섭을 피하기 위해 20㎊ 이상의 캐패시턴스로 구현할 경우 소형 사이즈에서 300V 이상의 방전 개시 전압의 구현이 불가능하여 누설 전류 차단 특성을 얻지 못한다. 그리고, 감전 보호를 위해 300V 이상의 항복 전압을 구현하는 경우 소형 사이즈에서 20㎊ 이상의 캐패시턴스를 얻지 못한다. 즉, 배리스터는 과전압 보호 특성을 얻을 수 있지만, 감전 보호 특성을 위해서는 통신 주파수 간섭 문제가 발생되고, 통신 주파수 간섭을 피하기 위해서는 감전 보호 특성을 얻지 못하는 문제가 있다.
캐패시터부와 과전압 보호부를 동시 소결한 소자의 경우, 즉 캐패시터부와 과전압 보호부를 적층 형성한 후 동시 소결한 경우 소자의 방전 개시 전압 이상의 ESD 전압, 예를 들어 2kV 이상의 과전압은 바이패스시키지만 방전 개시 전압 이하, 예를 들어 2kV 이하의 과전압을 바이패스시키지 못하는 문제가 있다. 즉, 동시 소결된 소자의 경우 과전압 보호 성능이 저하되는 문제가 있다.
그러나, 본 발명의 실시 예들에 따른 복합 소자, 즉 캐패시터부와 과전압 보호부를 별도로 제작한 후 결합부를 이용하여 결합한 복합 소자는 과전압 보호부가 300V 내지 500V의 방전 개시 전압을 얻을 수 있다. 따라서, 300V 이상의 과전압을 바이패스시킬 수 있다. 또한, 낮은 방전 개시 전압에도 불구하고 통신 주파수 간섭이 발생되지 않는 0.5㎊ 이상, 바람직하게는 20㎊∼200㎊의 캐패시턴스를 갖는 소자를 구현할 수 있다.
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
1000 : 적층체 2000 : 캐패시터부
3000 : 과전압 보호부 4000 : 결합부
5000 : 외부 전극 310a, 310b, 310c, 310d: 방전 전극층
311 내지 318 : 방전 전극
3000 : 과전압 보호부 4000 : 결합부
5000 : 외부 전극 310a, 310b, 310c, 310d: 방전 전극층
311 내지 318 : 방전 전극
Claims (15)
- 적층체;
상기 적층체 내에 마련된 캐패시터부;
상기 적층체 내에서 상기 캐패시터부와 이격 형성되며, 동일 평면 상에서 상호 마주보도록 이격 배치된 한 쌍의 방전 전극을 가지는 방전 전극층을 구비하고, 상기 방전 전극층이 3개 이상으로 마련되어 상기 한 쌍의 방전 전극의 배치 방향과 교차하는 방향으로 적층 형성된 과전압 보호부; 및
상기 적층체의 양 외측에서 상호 마주보도록 형성되어, 상기 캐패시터부 및 과전압 보호부와 연결된 제 1 및 제 2 외부 전극;
을 포함하고,
동일 평면 상에 형성된 상기 한 쌍의 방전 전극 중 하나는 상기 제 1 외부 전극에 연결되고, 다른 하나는 상기 제 2 외부 전극에 연결되며,
상기 한 쌍의 방전 전극 간의 이격 거리(A)는 상기 방전 전극층의 적층 방향을 기준으로 연속 배치된 두 방전 전극 간의 이격 거리(B)에 비해 크고,
상기 한 쌍의 방전 전극 간의 이격 거리(A)는 100㎛ 내지 500㎛이며,
상기 방전 전극층의 적층 방향을 기준으로 연속 배치된 두 방전 전극 간의 이격 거리(B)는 3㎛ 내지 40㎛인 복합 소자. - 삭제
- 청구항 1에 있어서,
상기 한 쌍의 방전 전극 간의 이격 거리(A)는 200㎛ 내지 400㎛인 복합 소자. - 청구항 1에 있어서,
상기 과전압 보호부는 상기 방전 전극층의 배치 방향으로 적층 형성된 4개 이상의 방전 시트를 포함하고,
상기 4개 이상의 방전 시트 중 적어도 3개의 방전 시트 각각의 일면에 상기 방전 전극층이 형성된 복합 소자. - 삭제
- 삭제
- 청구항 1에 있어서,
상기 캐패시터부는 일 방향으로 적층된 복수의 유전 시트를 포함하는 복합 소자. - 청구항 7에 있어서,
상기 캐패시터부는 복수의 유전 시트 중 적어도 2 개의 유전 시트 상에 형성된 2 개 이상의 내부 전극을 포함하는 복합 소자. - 청구항 1에 있어서,
상기 캐패시터부와 과전압 보호부 사이에 마련되어 이들을 결합시키는 결합부를 포함하는 복합 소자. - 청구항 1에 있어서,
상기 적층체 표면의 적어도 일부에 형성되며, 상기 적층체의 표면과는 다른 재질의 표면 개질 부재를 더 포함하는 복합 소자. - 청구항 10에 있어서,
상기 제 1 및 제 2 외부 전극은 상기 적층체의 최하층 및 최상층 시트의 적어도 어느 하나 상에 연장 형성되며, 상기 표면 개질 부재는 적어도 상기 제 1 및 제 2 외부 전극의 연장 영역과 상기 적층체 사이에 마련된 복합 소자. - 청구항 1에 있어서,
상기 캐패시터부와 상기 제 1 외부 전극 사이에 형성된 제 3 외부 전극, 상기 캐패시터부와 상기 제 2 외부 전극 사이에 형성된 제 4 외부 전극, 상기 과전압 보호부와 상기 제 1 외부 전극 사이에 형성된 제 5 외부 전극 및 상기 과전압 보호부와 상기 제 2 외부 전극 사이에 형성된 제 6 외부 전극을 포함하는 복합 소자. - 청구항 1에 있어서,
상기 캐패시터부는 적어도 하나의 유전 시트를 포함하고, 내부 전극을 포함하지 않는 복합 소자. - 사용자가 접촉 가능한 도전체와 내부 회로를 포함하고,
상기 도전체와 상기 내부 회로 사이에 청구항 1, 청구항 3, 청구항 4, 청구항 7 내지 청구항 13 중 어느 한 항 기재의 복합 소자가 마련된 전자기기. - 청구항 14에 있어서,
상기 복합 소자는 상기 도전체를 통해 외부로부터 인가되는 과전압을 상기 내부 회로를 통해 바이패스시키고, 상기 내부 회로를 통해 누설되는 누설 전류를 차단하며, 통신 신호를 통과시키는 전자기기.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2020/003779 WO2020204415A1 (ko) | 2019-04-05 | 2020-03-19 | 복합 소자 및 이를 구비하는 전자기기 |
| TW109109540A TW202109577A (zh) | 2019-04-05 | 2020-03-23 | 複合組件以及包括其之電子裝置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190040416 | 2019-04-05 | ||
| KR20190040416 | 2019-04-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200117844A KR20200117844A (ko) | 2020-10-14 |
| KR102335084B1 true KR102335084B1 (ko) | 2021-12-06 |
Family
ID=72847274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200015799A KR102335084B1 (ko) | 2019-04-05 | 2020-02-10 | 복합 소자 및 이를 구비하는 전자기기 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102335084B1 (ko) |
| TW (1) | TW202109577A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130208395A1 (en) * | 2011-07-08 | 2013-08-15 | Kemet Electronics Corporation | Overvoltage protection component |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100638802B1 (ko) | 2003-07-30 | 2006-10-25 | 주식회사 이노칩테크놀로지 | 다양한 커패시턴스 값을 갖는 적층 칩 소자 |
| KR102073726B1 (ko) * | 2016-12-29 | 2020-02-05 | 주식회사 모다이노칩 | 복합 소자 및 이를 구비하는 전자기기 |
| KR102136150B1 (ko) * | 2017-05-02 | 2020-07-21 | 주식회사 아모텍 | 복합형 감전방지소자 및 이를 구비한 휴대용 전자장치 |
-
2020
- 2020-02-10 KR KR1020200015799A patent/KR102335084B1/ko active IP Right Grant
- 2020-03-23 TW TW109109540A patent/TW202109577A/zh unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130208395A1 (en) * | 2011-07-08 | 2013-08-15 | Kemet Electronics Corporation | Overvoltage protection component |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202109577A (zh) | 2021-03-01 |
| KR20200117844A (ko) | 2020-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101760877B1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| KR102084737B1 (ko) | 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기 | |
| KR101808797B1 (ko) | 적층형 소자 및 이를 구비하는 전자기기 | |
| KR101072673B1 (ko) | Ｅｓｄ 보호 디바이스 | |
| KR101565651B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US10446322B2 (en) | Composite electronic component and board having the same mounted thereon | |
| WO2005088654A1 (ja) | 静電気対策部品 | |
| US7277003B2 (en) | Electrostatic discharge protection component | |
| US20150223369A1 (en) | Electrostatic protection element and method for manufacturing same | |
| KR102053356B1 (ko) | 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기 | |
| JP5079394B2 (ja) | 静電気保護素子とその製造方法 | |
| KR102335084B1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| WO2018124535A1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| WO2020204415A1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| US9036317B2 (en) | Antistatic device | |
| KR102145311B1 (ko) | 세라믹 전자 부품 | |
| KR20170063156A (ko) | 감전보호소자 및 이를 구비한 휴대용 전자장치 | |
| KR101934084B1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| KR101853229B1 (ko) | 복합 전자 부품 | |
| WO2018124492A1 (ko) | 복합 소자 및 이를 구비하는 전자기기 | |
| KR101236766B1 (ko) | 적층형 복합 칩 소자 | |
| KR102562247B1 (ko) | 내충격성이 향상되는 적층 세라믹 콘덴서 | |
| KR101830330B1 (ko) | 컨택터 및 이를 구비하는 전자기기 | |
| KR101396769B1 (ko) | 써프레서 | |
| JP2010045164A (ja) | 静電気保護素子とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |