WO2005088654A1

WO2005088654A1 - 静電気対策部品

Info

Publication number: WO2005088654A1
Application number: PCT/JP2005/004186
Authority: WO
Inventors: Tatsuya Inoue; Hidenori Katsumura; Hiroshi Kagata
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2004-03-15
Filing date: 2005-03-10
Publication date: 2005-09-22
Also published as: US7283032B2; US20060227473A1; JP2005260137A

Abstract

　セラミック絶縁基板と、セラミック絶縁基板上に焼結一体化して設けたバリスタ層と内部電極とからなるバリスタ部と、バリスタ部に設けた少なくとも一対の外部電極とを有し、バリスタ部にバリスタを形成した構成からなり、高周波機器に適した静電容量の極めて小さな静電気対策部品を実現できる。

Description

明細書

静電気対策部品

技術分野

[0001] 本発明は電子機器を静電気から保護する静電気対策部品に関する。

背景技術

[0002] 近年、携帯電話などの電子機器の小型化、高性能化が急速に進み、それに伴!、電子機器の電気回路が高密度化し、その耐電圧が低下している。そのため、人体と電子機器の端子が接触したときに発生する静電気パルスによる機器内部の電気回路の破壊が増えてきている。

[0003] 従来、このような静電気パルスによる破壊を防止するための対策としては、静電気が入るラインとグランド間に積層チップバリスタ等を設けて静電気をバイパスさせ、機器の電気回路に印加される電圧を抑制する方法が行われている。

[0004] このような静電気パルスの対策に用いられる従来の積層チップバリスタに関連する先行技術文献情報としては、例えば日本特開平 8 - 31616号公報が知られている。

[0005] 最近では、電子機器の高性能化に伴、、電子機器を動作させるクロック周波数もますます高周波化している。この結果、静電気対策部品のような電子部品においても、クロック周波数に影響を与えなヽように静電容量の小さなものが求められるようになつてきている。また、携帯電話などの送受信の周波数は 800MHz— 2GHzといった高い周波数であり、これに対応する静電気対策部品も同様に静電容量の小さなものが求められている。

[0006] しカゝしながら、従来の積層チップバリスタは、それを構成する酸化亜鉛系材料の比誘電率が数百力千数百程度あるため、浮遊容量によって lpF以下の静電容量を実現することは困難であった。例えば、従来の長さ 1. Omm,幅 0. 5mmサイズの積層バリスタの場合、静電容量の最も小さなもので 3pF程度であり、そのカットオフ周波数は約 1GHz程度、共振周波数は約 1. 8GHzである。したがって、 1GHzを越える高い周波数で使用することはできな力つた。

[0007] 本発明は、力かる問題点に鑑みてなされたもので、静電容量が非常に小さい静電気対策部品を提供することを目的とする。

発明の開示

[0008] 上記目的を達成するため、本発明の静電気対策部品は、セラミック絶縁基板と、このセラミック絶縁基板上に焼結一体ィ匕して設けたバリスタ層と内部電極とからなるバリスタ部と、ノリスタ部に設けた少なくとも一対の外部電極とを有し、上記バリスタ部にノリスタを形成した構成力らなる。

[0009] これにより、セラミック絶縁基板としてバリスタ層の材料よりも比誘電率の低い材料を任意に設定できる。したがって、静電気対策部品としての浮遊容量を小さくすることができ、静電容量が非常に小さい静電気対策部品を実現できる。

[0010] また、上記構成において、外部電極はバリスタ部の同一面に焼結一体ィ匕して設けた構成としてもよい。これにより、外部電極の面積を小さくすることができ、さらに浮遊容量を小さくすることができる。この結果、さらに静電容量を小さくすることができる静電気対策部品が得られる。

[0011] また、上記構成において、セラミック絶縁基板の厚みはバリスタ部の厚みの 2倍以上とすることが望ましい。これにより、ノリスタ部とセラミック絶縁基板とを焼結して一体ィ匕した場合に、実用的に問題な、程度の反りとすることができる。

[0012] また、上記構成において、ノリスタ層は酸ィ匕亜鉛を主成分とする材料であり、かつセラミック絶縁基板は酸化銅の含有量が重量比で 0. 1%以下のアルミナ基板である構成としてもよい。これにより、セラミック絶縁基板において、酸化亜鉛バリスタの特性発現の阻害物質である酸化銅の含有量を少なくしているので、焼成時にアルミナ基板からバリスタ層への酸化銅の拡散を防ぐことができる。したがって、ノリスタ特性の発現をより確実に、かつ再現性よく行なうことができ、より安定した特性の静電気対策部品を得ることができる。

[0013] また、上記構成において、ノリスタ部の上面は外部電極の形成領域を除き保護膜が形成されていることが望ましい。これにより、外部電極へのめっき皮膜の形成を容易に行なうことができ、より実装性の優れた静電気対策部品が得られる。

[0014] また、上記構成にぉ、て、セラミック絶縁基板はインダクタを内蔵し、このインダクタはノリスタ部のバリスタに電気的に接続された構成としてもよい。これにより、バリスタ機能に加えてインダクタ機能を付加してヽるので、フィルタ機能を付加することができる。この結果、静電気抑制効果をさらに高めることができ、優れた静電気対策部品を実現できる。

[0015] さらに、上記構成において、ノリスタは 2個からなり、これらのノリスタとインダクタとにより π型フィルタ構成としてもよい。あるいは、ノリスタとインダクタとを複数設けて多段構成のローパスフィルタとしてもよ、。

[0016] このように複数個設けることで種々のフィルタ回路を実現できることから、さらに静電気抑制効果に優れた静電気対策部品を実現することができる。

[0017] 以上のように本発明の静電気対策部品は、静電容量を非常に小さくすることができるので、高周波のクロック周波数で作動する電子機器でもその動作に影響を与えることがなぐ静電気ノルスによる破壊力も高周波の電子機器を保護することができる。図面の簡単な説明

[0018] [図 1]図 1は、本発明の第 1の実施の形態にカゝかる静電気対策部品の模式的分解斜視図である。

[図 2]図 2は、同実施の形態にカゝかる静電気対策部品の外観斜視図である。

[図 3]図 3は、同実施の形態に力かる静電気対策部品の等価回路図である。

[図 4]図 4は、同実施の形態に力かる静電気対策部品の静電気試験に用いる試験回路図である。

[図 5]図 5は、本発明の第 2の実施の形態にカゝかる静電気対策部品の模式的分解斜視図である。

[図 6]図 6は、同実施の形態にカゝかる静電気対策部品の外観斜視図である。

[図 7]図 7は、本発明の第 3の実施の形態にカゝかる静電気対策部品の模式的分解斜視図である。

[図 8]図 8は、同実施の形態にカゝかる静電気対策部品の外観斜視図である。

[図 9]図 9は、同実施の形態に力かる静電気対策部品の等価回路図である。

[図 10]図 10は、本発明の第 1の実施の形態および第 2の実施の形態にカゝかる静電気対策部品の周波数特性の評価結果を示す図である。

符号の説明 10, 50, 70 ノリスタ部

10A, 10B, IOC, 10D, 10E, 10F, 10G, 10H ノリスタ層

11A, 11B, 11C, 11D, HE, 11F 内部電極

12 セラミック絶縁基板

13A, 13B, 14A, 14B 外部電極

15A グランド用外部電極

15B 入力用外部電極

15C 出力用外部電極

17 ビア導体

18 保護膜

19 インダクタ導体

20 ガラスセラミック基板 (セラミック絶縁基板）

20A, 20B, 20C ガラスセラミック層

101 直流電源

102, 106 抵抗

103, 105 スィッチ

104 容量ボックス

107 グランドライン

108 信号ライン

109 評価試料

110 被保護機器

201 ノリスタ

202 入出力用外部電極

203 グランド用外部電極

204 入力用外部電極

205 出力用外部電極

206 インダクタ

発明を実施するための最良の形態 [0020] 以下、本発明の実施の形態に力かる静電気対策部品について、図面を参照して詳細に説明する。なお、同じ要素については同じ符号を付しており、説明を省略する場合がある。

[0021] (第 1の実施の形態）

図 1は、本発明の第 1の実施の形態にカゝかる静電気対策部品の模式的分解斜視図である。また、図 2は、この静電気対策部品の外観斜視図である。さらに、図 3は、この静電気対策部品の等価回路図である。

[0022] 図 1および図 2に示すように、本実施の形態に力かる静電気対策部品は、セラミック絶縁基板 12の上に、ノリスタ層 10A、 10B、 IOCと内部電極 11A、 1 IBとを交互に積層し、これらを一体ィ匕したセラミック焼結体に一対の外部電極 13A、 13Bを設けた構成力もなる。すなわち、ノリスタ層 10Aを形成後、内部電極 11Aをバリスタ層 10A の図示する位置に形成する。この後、さらにバリスタ層 10Bを積層し、このノリスタ層 1 OBの所定の位置に内部電極 11Bを形成し、その上にバリスタ層 10Cを積層し、これらをセラミック絶縁基板 12に貼り付けて焼結することで、セラミック焼結体としたものである。

[0023] なお、内部電極 11 Aはセラミック焼結体の一方の端部に引き出し、外部電極 13Aと電気的に接続している。また、内部電極 11Bはセラミック焼結体の他方の端部に引き出し、外部電極 13Bと電気的に接続している。

[0024] 図 3は、このような構成力もなる本実施の形態の静電気対策部品の等価回路図である。この等価回路は、本実施の形態の静電気対策部品であるバリスタ 201と、その入出力用外部電極 202と、グランド用外部電極 203とにより構成されている。なお、本実施の形態の静電気対策部品では、上記したように外部電極 13A、 13Bは等価回路的に同じ構成である。したがって、実際に回路に接続して使用する際には、これらの外部電極 13A、 13Bのどちらか一方が入出力用外部電極 202となり、他方がグランド用外部電極 203となる。

[0025] 本実施の形態に力かる静電気対策部品は、ノリスタ層 10A、 10B、 IOCと、内部電極 11A、 11Bと、外部電極 13A、 13Bとを備えたバリスタ部 10をセラミック絶縁基板 1 2上に貼り付け、焼結して一体ィ匕したセラミック焼結体としたものである。したがって、セラミック絶縁基板 12の材料として、ノリスタ層 10A、 10B、 IOCの材料よりも比誘電率の低いものを選択すれば、静電気対策部品としての浮遊容量を小さくすることができる。これにより、静電容量を非常に小さくできるため、非常に高速のクロック周波数を有する電気回路に適用できる静電気対策部品を実現できる。

[0026] 次に、本実施の形態に力かる静電気対策部品の製造方法について、図 1および図 2を用いて説明する。

[0027] まず、酸化亜鉛を主成分とするセラミック粉末と有機バインダとを含む酸化亜鉛生シートを作製し、準備する。この時、この酸ィ匕亜鉛生シートの厚みは約 30 mとした。

[0028] 最初に、酸ィ匕亜鉛生シートの上に銀を主成分とする導体ペーストを用いて、スクリーン印刷法で内部電極 11Aとなる導体層を形成する。さらに、この上に酸ィ匕亜鉛生シートを積層する。次に、この酸ィ匕亜鉛生シート上に、上記と同じ導体ペーストを用いて、同様にスクリーン印刷法で内部電極 11Bとなる導体層を形成する。さらに、この上に酸ィ匕亜鉛生シートを積層して、積層体を形成する。

[0029] 次に、セラミック絶縁基板 12としてアルミナ基板を用い、このアルミナ基板上に上記の積層体を貼り付け、積層体ブロックとする。なお、セラミック絶縁基板 12であるアルミナ基板の厚みは約 250 mであり、内部電極 11A、 1 IBとなる導体層の厚みは約 2. 5 πιとした。

[0030] また、本実施の形態では、アルミナ基板上に複数個の静電気対策部品を作製している。このために、印刷した導体層のパターンは、図 1および図 2に示す形状を多数、酸ィ匕亜鉛生シート上に形成している。これにより、切断した後には、図 2に示す形状の静電気対策部品を一度に多数作製することができる。

[0031] 次に、上記の積層体ブロックを大気中で加熱して脱バインダ処理する。この処理後、大気中でさらに 930°Cまで加熱して焼成することで、一体化した焼結体が得られる

[0032] 次に、焼結体を所定の寸法で切断して個片に分離する。これにより、図 1および図 2 に示す本実施の形態にカゝかる静電気対策部品となる前、すなわち外部電極 13A、 1 3Bが形成される前の状態のセラミック焼結体が得られる。

[0033] 続、て、これらのセラミック焼結体の長辺側の両端部に、銀を主成分とする導体べ一ストを塗布した後、 800°Cで焼付けを行い、外部電極 13A、 13Bを形成する。以上の方法により、図 1および図 2に示す本実施の形態に力かる静電気対策部品が得られる。

[0034] 作製した静電気対策部品は、長手方向寸法が約 1. Omm,幅方向寸法が約 0. 5 mm、厚み方向寸法が約 0. 3mmである。そして、外部電極 13A、 13B間の静電容量は lpFであり、バリスタ電圧を V (1mAの電流が流れる時の電圧）としたとき、 V

1mA 1

= 27Vが得られた。

ιηΑ

[0035] また、比較のために、内部電極寸法、外形寸法、および酸化亜鉛生シートを本実施の形態に力かる静電気対策部品と同じとし、さらにバリスタ電圧が V = 27Vとなる

1mA

積層バリスタを作製した。この積層バリスタの静電容量は約 3pFであった。

[0036] そして、本実施の形態に力かる静電気対策部品（以下、実施例 1とよぶ）および比較のために作製した積層バリスタ (以下、比較例とよぶ）について、周波数特性を評価した。図 10は、周波数特性の評価結果を示す図である。縦軸は挿入損失を示し、横軸は周波数である。図 10に示すように、静電容量が 3pFである比較例の共振周波数に比べ、実施例 1の共振周波数は高い値が得られた。すなわち、実施例 1の共振周波数は 2. 8GHzが得られた。この結果、 1GHzを越える周波数でも使うことができることが見出された。したがって、より高周波での使用に適している静電気対策部品が得られた。

[0037] 次に、実施例 1および比較例にっ、て、静電気試験を行、評価した。

[0038] 図 4は、この静電気対策部品の静電気試験に用いる試験回路図である。この試験回路は、スィッチ 103を接続して直流電源 101より抵抗 102を介し所定の電圧を印加して、容量ボックス 104 (静電容量： 150pF)に電荷をチャージする。次に、スィッチを切り替える。すなわち、スィッチ 103を開放し、スィッチ 105を接続する。これにより、容量ボックス 104にチャージした電荷を静電気パルスとして、抵抗 106を介して信号ライン 108を通して被保護機器 110に印加する構成力もなる。

[0039] 実施例 1の評価に対しては、図 4に示す評価試料 109の位置に実施例 1を配置し、入出力用外部電極 202を信号ライン 108側に接続し、グランド用外部電極 203をダランドライン 107に接続した。 [0040] そして、静電気パルスを印加した時の、被保護機器 110の直前の信号ライン 108とグランドライン 107間の電圧波形を測定した。この測定により、静電気ノルスをバイパスさせることにより、被保護機器 110に印加される電圧の抑制効果、つまり、評価試料 109である実施例 1の静電気パルスに対する吸収抑制効果を評価することができる。

[0041] また、比較のために、前述した静電容量が 3pF、ノリスタ電圧 V = 27Vである比

1mA

較例を同様に評価試料 109の位置に配置し、信号ライン 108とグランドライン 107間に接続した場合の静電気パルスに対する吸収抑制効果も評価した。なお、吸収抑制効果は、図 4に示す静電気試験回路により 8kVを印加した静電気パルスのピーク電圧値の比較によって確認した。

[0042] 比較例を信号ライン 108とグランドライン 107間に接続した場合に、被保護機器 11 0に印加されるピーク電圧値は約 220Vであった。これに対して、実施例 1を接続した場合には、被保護機器 110に印加されるピーク電圧値は約 230Vであった。したがつて、それぞれの構成が全く異なるにもかかわらず、静電気パルスに対する吸収抑制効果は従来の積層バリスタとほとんど変わらないことが見出された。さらに、実施例 1 は、比誘電率が 10程度のアルミナが部品の体積の大部分を占めるため、その静電容量は従来の積層バリスタの 1Z3にすることができる。

[0043] なお、本実施の形態に力かる静電気対策部品において、バリスタ部 10の積層数を多くし、焼成後のノリスタ部 10の厚みをセラミック絶縁基板 12であるアルミナ基板の厚み 250 mの 1Z2よりも大きい値、すなわち約 130 m以上にした試料の作製も検討した。しかし、この試料は、焼成後に大きな反りを生じ、静電気対策部品として実用できるものは得られな力つた。一方、本実施の形態と同様にアルミナ基板の厚みに対して 1Z2以下の厚みとした場合には、実用的に問題のないレベルの反りに抑えられることが見出された。したがって、セラミック絶縁基板 12の厚みは、バリスタ部 10の厚みの 2倍以上とすることが好ま、。

[0044] なお、本実施の形態に力かる静電気対策部品のセラミック絶縁基板 12として、酸ィ匕銅が 0. 1重量％を超える含有量のアルミナ基板を用いた試料も作製し、特性を評価した。このアルミナ基板を用いて作製した試料の場合には、図 4に示す静電気試験回路により 8kVを印加した静電気パルスのピーク電圧値が約 400Vとなることが見出された。一方、本実施の形態で説明したように酸化銅の含有量を 0. 1重量％以下とした種々のアルミナ基板を用いた試料も作製し、特性を評価した。これらの試料においては、すべて実施例 1と同様な結果が得られた。したがって、酸化銅の含有量が 0 . 1重量％を超えるアルミナ基板を用いると、静電気パルスに対する吸収抑制効果が悪くなることが確認された。以上の結果から、セラミック絶縁基板 12は、酸化銅の含有量が重量比で 0. 1%以下のアルミナ基板であることが望ましいことが見出された。

[0045] (第 2の実施の形態）

図 5は、本発明の第 2の実施の形態にカゝかる静電気対策部品の模式的分解斜視図である。図 6は、この静電気対策部品の外観斜視図である。なお、本実施の形態に力かる静電気対策部品の等価回路図は、第 1の実施の形態の静電気対策部品で説明した図 3に示す等価回路図と同様である。

[0046] 図 5および図 6に示すように、本実施の形態に力かる静電気対策部品は、セラミック絶縁基板 12上にバリスタ部 50を形成し、外部電極 14A、 14Bと保護膜 18とを設けた構成からなる。すなわち、バリスタ層 10D、 10Eと、内部電極 11Cと、外部電極 14A、 14Bとを積層してバリスタ部 50とし、このノリスタ部 50をセラミック絶縁基板 12の上に貼り付けて焼結し、一体化したセラミック焼結体とする。そのセラミック焼結体のパリスタ部 50の表面に外部電極 14A、 14Bを設けている。また、内部電極 11Cはビア導体 17によって外部電極 14Bと電気的に接続した構成としている。そして、ノリスタ部 50 の上面は、外部電極 14A、 14Bが形成されている領域を除いて保護膜 18により覆われた構成としている。

[0047] このような構成力なる本実施の形態に力かる静電気対策部品は、図 3に示す等価回路と同じである。すなわち、本実施の形態においてもその等価回路は、本実施の形態の静電気対策部品であるバリスタ 201と、その入出力用外部電極 202と、グランド用外部電極 203とにより構成されている。なお、上記したように、外部電極 14A、 14 Bは、等価回路的には同じ構成である。したがって、実際に回路に接続して使用する際には、どちらか一方が入出力用外部電極 202、他方がグランド用外部電極 203となる。

[0048] 上記したように、本実施の形態に力かる静電気対策部品は、ノリスタ層 10D、 10E と内部電極 11Cと外部電極 14A、 14Bとを備えたバリスタ部 50をセラミック絶縁基板 12上に貼り付けて焼結して一体ィ匕したセラミック焼結体とした構成である。この場合に、セラミック絶縁基板 12として、ノリスタ層 10D、 10Eの材料よりも比誘電率の小さい材料を選ぶことで、静電気対策部品としての浮遊容量を小さくすることができ、静電容量を非常に小さくできる。これにより、非常に高速のクロック周波数を有する電気回路に適用できる静電気対策部品を実現できる。

[0049] さらに、本実施の形態に力かる静電気対策部品は、特に、外部電極 14A、 14Bを同一面上に設けているため、第 1の実施の形態に力かる静電気対策部品と比較して、外部電極 14A、 14Bの面積をより小さくできる。さらに、内部電極 11Cの面積も小さくできる。これらにより、さらに静電容量を小さくすることができる。したがって、本実施の形態に力かる静電気対策部品は、クロック周波数のより高速な電気回路にも適用することが可能となる。また、回路基板に接続するための外部電極 14A、 14Bを同一面上に設けているので、回路基板に実装して回路を構成した際に、回路の小型高密度化と薄型化を図ることができる。さらに、実装のコストを削減することもできる。

[0050] さらに、本実施の形態に力かる静電気対策部品は、内部電極 11Cがビア導体 17により外部電極 14Bと電気的に接続されている。これにより、第 1の実施の形態のような外部電極を形成するための工程を不要にできるので、製造工程をさらに簡略化することができる。

[0051] そして、バリスタ部 50の上面は、外部電極 14A、 14Bが形成されて!、る領域を除！ヽて保護膜 18により覆われている。これにより、外部電極 14A、 14Bへのめつき皮膜の形成を容易に行うことができ、より実装の確実性と信頼性に優れた静電気対策部品を得ることができる。なお、めっき皮膜としては、ニッケル (Ni)とはんだを形成する。ただし、金 (Au)、銅 (Cu)、銀 (Ag)等を用いてもょ、。

[0052] 以下、本実施の形態に力かる静電気対策部品の製造方法について、図 5および図 6を用いて説明する。

[0053] まず、酸化亜鉛を主成分とするセラミック粉末と有機バインダからなる酸化亜鉛生シートを作製し準備する。この時、生シートの厚みは約 30 mとした。

[0054] 上記の酸ィ匕亜鉛生シートの上に銀を主成分とする導体ペーストを用いて、例えばスクリーン印刷法で内部電極 11Cとなる導体層を形成する。この導体層の上部で、力つ外部電極 142に電気的に接続するような位置に、ビア導体 17となる導体ペーストが充填された酸ィ匕亜鉛生シートを積層する。なお、この酸ィ匕亜鉛生シートは焼成後にはバリスタ層 10Eとなる。

[0055] つぎに、そのノリスタ層 10Eとなる酸ィ匕亜鉛生シートの上部に導体ペーストを用いて、例えばスクリーン印刷法で外部電極 14A、 14Bとなる導体層を形成する。これにより、ノリスタ部 50となる積層体が得られる。

[0056] つぎに、セラミック絶縁基板 12としてアルミナ基板を用い、このアルミナ基板上に上記の積層体を貼り付け、積層体ブロックとする。

[0057] なお、本実施の形態では、上記のアルミナ基板の厚みは約 250 μ m、導体層の厚みは約 2. 5 mとした。また、本実施の形態では、アルミナ基板上に複数個の静電気対策部品を作製している。このために、印刷した導体層のパターンは、図 5および図 6に示す形状を多数、酸ィ匕亜鉛生シート上に形成している。これにより、切断した後には、図 6に示す形状の静電気対策部品を一度に多数作製することができる。

[0058] つぎに、上記の積層体ブロックを大気中で加熱して脱バインダ処理する。その後、大気中で 930°Cまで加熱して焼成し、一体化した焼結体を作製する。その後、外部電極 14A、 14Bの形成された領域を除くバリスタ部 50の表面に保護膜 18を形成する。この保護膜 18は、熱硬化性榭脂ペーストを用いてスクリーン印刷法で形成し、所定の温度で熱硬化性榭脂を硬化させて形成する。

[0059] 続いて、保護膜 18を形成した焼結体の外部電極 14A、 14Bの表面にニッケル (Ni )とはんだとからなる二層めつきを形成する。その後、所定の寸法に切断分離する。これにより、図 5および図 6に示した本実施の形態に力かる静電気対策部品を得ることができる。

[0060] 作製した本実施の形態に力かる静電気対策部品は、長手方向寸法が約 1. Omm, 幅方向寸法が約 0. 5mm、厚み方向寸法が約 0. 3mmである。そして、外部電極 14 A、 14B間の静電容量は 0. 4pF、バリスタ電圧 V = 27Vであった。以下、このよう

1mA

にして作製した静電気対策部品を実施例 2とよぶ。

[0061] そして、本実施の形態に力かる静電気対策部品である実施例 2について、周波数特性を評価した。周波数特性の評価結果を図 10に示す。図 10に示すように、比較例および実施例 1に比べ、実施例 2の共振周波数は 4GHzと高い値が得られた。したがって、実施例 2は、 2GHzを越える周波数でも使用可能であり、より高周波での使用が可能な静電気対策部品とすることができた。

[0062] つぎに、実施例 2につヽて、静電気試験を行!ヽ評価した。

[0063] 静電気試験の評価は、第 1の実施の形態で説明した静電気試験と同様に、実施例 2を図 4に示す評価試料 109として用い、実施例 2であるバリスタ 201の入出力用外部電極 202を信号ライン 108側に接続し、グランド用外部電極 203をグランドライン 1 07に接続した。このように接続した状態で、図 4に示す回路により印加される静電気パルスの電圧 8kVを印加し、被保護機器 110に印加される静電気パルスのピーク電圧値を測定して、その抑制効果を評価した。

[0064] 実施例 2を設けた場合に、被保護機器 110に印加されるピーク電圧値は約 230V であった。この結果、実施例 2は静電気パルスに対する吸収抑制効果を充分有することがわ力つた。さらに、実施例 2は、内部電極 113の面積および外部電極 14A、 14 Bの面積を小さくすることで、浮遊容量を減らすことができる。このため、実施例 1と比ベても、静電容量を 1Z2以下にすることが可能である。

[0065] また、本実施の形態の静電気対策部品では保護膜 18を形成してヽるが、この保護膜 18を形成せずに、ニッケルおよびはんだの二層構成のめっきをすると、外部電極 14A、 14B以外の領域において部分的にめっき流れが起こり、歩留まりが非常に悪くなることが見出された。

[0066] なお、本実施の形態の静電気対策部品は、保護膜を形成するために榭脂ペーストを用いたが、ガラスペーストを用いて焼き付けた保護膜としてもよい。あるいは、ガラスペーストをバリスタ部 50と一体的に焼成して形成してもよい。

[0067] (第 3の実施の形態）

図 7は、本発明の第 3の実施の形態にカゝかる静電気対策部品の模式的分解斜視図である。また、図 8は、この静電気対策部品の外観斜視図である。さらに、図 9は、この静電気対策部品の等価回路図である。

[0068] 図 7および図 8に示すように、本実施の形態に力かる静電気対策部品は、バリスタ部 70と、インダクタを内蔵したガラスセラミック基板 20と、グランド用外部電極 15A、入力用外部電極 15Bおよび出力用外部電極 15Cを備えた構成力もなる。なお、本実施の形態では、ガラスセラミック基板が本発明でいうセラミック絶縁基板である。これ以降の説明では、必要に応じてセラミック絶縁基板 20またはガラスセラミック基板 2 0と表記する。

[0069] ノリスタ部 70は、ノリスタ層 10F、 10G、 10Hと、内部電極 11D、 11E、 1 IFとを積層した構成力もなる。また、ガラスセラミック基板 20は、ガラスセラミック層 20A、 20B、 20Cと、ガラスセラミック層 20B上に形成されたインダクタ導体 19を有しており、これらのガラスセラミック層 20A、 20B、 20Cが積層された構成力もなる。

[0070] ノリスタ部 70は、インダクタを内蔵したガラスセラミック基板 20の上に設けられている。なお、内部電極 11Dとインダクタ導体 19および内部電極 11Eとインダクタ導体 19 は、それぞれのビア導体 17によって電気的に接続されている。これらを積層した後に焼結して一体ィ匕したセラミック焼結体とし、さらにこのセラミック焼結体にグランド用外部電極 15A、入力用外部電極 15Bおよび出力用外部電極 15Cを設けた構成からなる。

[0071] 内部電極 11Fはセラミック焼結体の短辺側の両端部に延在されており、グランド用外部電極 15Aと電気的に接続されている。また、内部電極 11Dは長辺側の一方の端部に延在されており、入力用外部電極 15Bと電気的に接続されている。さらに、内部電極 11Eは長辺側の他方の端部まで延在されており、出力用外部電極 15Cと電気的に接続されている。

[0072] 図 9は、本実施の形態に力かる静電気対策部品の等価回路を示す図である。図 9 に示すように、本実施の形態の静電気対策部品は、 2つのバリスタ 201がインダクタ 2 06に対して並列に接続されている。 2つのバリスタ 201はグランド用外部電極 203、入力用外部電極 204および出力用外部電極 205にそれぞれ図示するように接続されている。また、インダクタ 206は入力用外部電極 204と出力用外部電極 205との間に設けられている。

[0073] なお、上記したように、本実施の形態の静電気対策部品の入力用外部電極 15Bと出力用外部電極 15Cとは、等価回路的には同じ構成である。したがって、実際に回路に接続して使用する際には、どちらか一方が入力用外部電極 204、他方が出力用外部電極 205となる。また、本実施の形態の静電気対策部品に 2つのノリスタ 201は、図 7に示す内部電極 11D、 1 IFおよびこれらにより挟まれたノリスタ層 10Gと、内部電極 11E、 1 IFおよびこれらにより挟まれたバリスタ層 10Gとによりそれぞれ構成されている。また、インダクタ 206はインダクタ導体 19を主として構成されている。

[0074] 上記したように、本実施の形態における静電気対策部品は、第 1の実施の形態および第 2の実施の形態における静電気対策部品と同様に、バリスタ層の材料よりも比誘電率の低いガラスセラミック基板を用いている。したがって、静電気対策部品の浮遊容量を小さくすることができる。この結果、静電容量の非常に小さい静電気対策部品を得ることができる。

[0075] また、本実施の形態における静電気対策部品は、セラミック絶縁基板 20としてインダクタを内蔵したガラスセラミック基板を用いている。さらに、内部電極 11D、 11Eとィンダクタ導体 19とをそれぞれビア導体 17によって接続している。この接続構成とすることで、 2つのノリスタとインダクタを π字型に繋いだ構成となる。これにより、さらに優れたフィルタ機能を有する静電気対策部品が得られる。

[0076] つぎに、本実施の形態に力かる静電気対策部品の製造方法について、図 7および図 8を用いて説明する。

[0077] まず、ホウ珪酸ガラスとアルミナを主成分とするガラスセラミック粉末および有機バインダとを含むガラスセラミック生シートを作製し準備する。この時、このガラスセラミック生シートの厚みは約 30 μ mとした。

[0078] つぎに、このガラスセラミック生シートを複数枚積層する（図 7では、 4枚)。この積層した生シートの一番上で焼成後にガラスセラミック層 20Bとなる生シート上に、銀を主成分とする導体ペーストを用いて、例えばスクリーン印刷法でインダクタ導体 19となる導体層を形成する。

[0079] その上に、インダクタ導体 19となる導体層の両端、内部電極 11D、 1 IEとなる導体層にそれぞれ電気的に接続する位置にビア導体 17となる導体ペーストが充填されたガラスセラミック生シートを複数枚積層する（図 7では、 3枚)。なお、これらのガラスセラミック生シートは焼成後にはガラスセラミック層 20Cとなる。 [0080] このような構成力もなる積層体を大気中で加熱して脱バインダ処理する。その後、大気中で 940°Cまで加熱して焼成する。これにより、インダクタを内蔵したガラスセラミック基板 20が得られる。なお、このガラスセラミック基板 20の厚みは約 250 μ mとした

[0081] つぎに、酸化亜鉛を主成分とするセラミック粉末と有機バインダとを含む酸化亜鉛生シートを作製し準備する。この時、生シートの厚みは約 30 mとした。

[0082] つぎに、インダクタ導体 19の両端および内部電極 11D、 11Eに、それぞれ電気的に接続する位置に導体ペーストが充填された酸化亜鉛生シートを作製する。なお、この酸ィ匕亜鉛生シートは焼成後にバリスタ層 10Fとなり、導体ペーストは焼成後にビア導体 17となる。

[0083] この酸ィ匕亜鉛生シートの上に銀を主成分とする導体ペーストを用いて、例えばスクリーン印刷法で内部電極 11Fとなる導体層を形成する。その上に、上記と同様にインダクタ導体 19の両端および内部電極 11D、 1 IEに電気的に接続する位置に導体べ一ストが充填された酸ィ匕亜鉛生シートを積層する。なお、この酸ィ匕亜鉛生シートは焼成後にノリスタ層 10Gとなり、導体ペーストはビア導体 17となる。

[0084] さらに、この酸化亜鉛生シートの上に、導体ペーストを用いて、例えばスクリーン印刷法で、内部電極 11D、 1 IEとなる導体層を形成する。その上に、さらに酸化亜鉛生シートを積層した。この酸ィ匕亜鉛生シートは焼成後にはバリスタ層 10Hとなる。これにより、ノリスタ部 70となる積層体が得られる。

[0085] つぎに、この積層体を上記のガラスセラミック基板 20上に貼り付けて積層体ブロックとする。このとき、ビア導体 17がインダクタ導体 19の両端部とそれぞれ電気的に接続するように貼り付ける。なお、導体層の厚みは約 2. 5 mとした。

[0086] なお、本実施の形態では、ガラスセラミック基板 20上に複数個の静電気対策部品を作製する。このために、印刷した導体層のパターンは、図 7に示す形状を多数、ガラスセラミック生シートおよび酸ィ匕亜鉛生シート上にそれぞれ形成する。これにより、切断した後には、図 8に示す形状の静電気対策部品を一度に多数作製することができる。

[0087] つぎに、上記の積層体ブロックを大気中で加熱して脱バインダ処理する。その後、大気中で 930°Cまで加熱して焼成し、一体化した焼結体を形成する。この後、所定の寸法に切断分離する。これにより、図 7および図 8に示す形状の静電気対策部品を形成する前段階である、外部電極 15A、 15B、 15Cの形成されていない状態のセラミック焼結体が得られる。

[0088] 続いて、このセラミック焼結体の短辺側の両端部で、内部電極 11Fが延在されて露出した部分に銀を主成分とする導体ペーストを塗布する。さらに、長辺側の両端部で、内部電極 11D、 1 IEがそれぞれ露出した部分に同様に銀を主成分とする導体べ一ストを塗布する。これらの塗布後、 800°Cで焼付けを行って、外部電極 15A、 15B 、 15Cを形成する。これ〖こより、図 7および図 8に示した本実施の形態に力かる静電気対策部品が得られる。

[0089] 作製した本実施の形態に力かる静電気対策部品は、長手方向寸法が約 1. Omm, 幅方向寸法が約 0. 5mm、厚み方向寸法が約 0. 3mmである。そして、外部電極 15 Aと 15Bとの間の静電容量は 1. OpF、バリスタ電圧 V = 27Vであった。また、同様

1mA

に、外部電極 15Aと 15Cとの間の静電容量は 1. OpF、バリスタ電圧 V = 27Vであ

1mA つた。さらに、外部電極 15Bと 15Cとの間のインダクタンスは約 3nHであった。

[0090] また、本実施の形態に力かる静電気対策部品は、 π型フィルタの構成とし、容量値とインダクタンスもフィルタ計算に合わせた数値としている。これにより、 3GHz付近に共振を持つ 3段の急峻なフィルタ特性を持っており、より優れたノイズフィルタとしての特性を有していることが確認できた。以下、このようにして作製した本実施の形態の静電気対策部品を実施例 3とよぶ。

[0091] つぎに、本実施の形態の静電気対策部品である実施例 3について、静電気試験を行、評価した結果につ!、て説明する。

[0092] 評価方法は、第 1の実施の形態で説明した静電気試験と同様に行った。本実施の形態では、実施例 3を図 4に示す評価試料 109として、入力用外部電極 204を信号ライン 108の入力側、つまり抵抗 106側に接続し、出力用外部電極 205を信号ライン 108の出力側、つまり被保護機器 110側に接続し、グランド用外部電極 203をグランドライン 107に接続した。そして、図 4に示す回路により印加される静電気パルスの電圧 8kVを印加し、被保護機器 110に印加される静電気ノルスのピーク電圧値を測定して、その抑制効果を評価した。

[0093] この結果、実施例 3を設けた場合、被保護機器 110に印加されるピーク電圧値は約 200Vであった。この結果から、実施例 1および実施例 2よりも静電気パルスに対する吸収抑制効果が高、ことがわ力つた。

[0094] なお、本実施の静電気対策部品は、 1つのインダクタと 2つのノリスタとで π型フィルタとした構成を示した力本発明はこれに限定されない。この他に、例えばインダクタ部のインダクタ導体 19とノリスタ部の内部電極 11D、 11E、 1 IFの構成およびその接続方法を変えて T型の多段構成とし、さらにそのインダクタンスと静電容量を適当な値に調整することで、 3段以上の多段構成力もなるローパスフィルタとしてもよい。このような構成とすることにより、ローパスフィルタとしての機能をさらに高めることもできる。

[0095] なお、第 1の実施の形態力第 3の実施の形態までにおいては、静電対策部品としての开状を 1. Omm X O. 5mm X O. 3mmとした場合について説明したが、この大きさには特に限定されない。製造工法や強度が許容される限り、さらに大きくしてもあるいは小さくしてもよい。

[0096] また、本発明の静電気対策部品は、アルミナなどの強度の高い基板を使うため、薄型の静電気対策部品を作製しても充分な強度を有する。このため、その全体の厚みは上記の実施の形態で説明した厚みに限定されるものではない。

[0097] また、第 1の実施の形態から第 3の実施の形態までは、バリスタ部のバリスタ機能を有する有効層の層数は 1層としたが、このような有効層は何層あっても構わない。また、セラミック絶縁基板はアルミナ基板とガラスセラミック基板を用いたが、フェライトや高誘電率誘電体などを用いても良い。また、導体ペーストは銀ペーストを用いた例について説明したが、銀パラジウムペースト、白金ペーストなど他の導体ペーストを用いても良い。また、内部電極はバリスタ部とセラミック絶縁基板との界面に形成してもよい。

[0098] また、第 2の実施の形態の場合についてのみ保護膜を形成した例について説明したが、第 1の実施の形態および第 3の実施の形態においても、保護膜を形成してめつきを施してもよい。このような構成にすれば、第 2の実施の形態の静電気対策部品と同様に、より実装性の優れた静電気対策部品を得ることができる。

[0099] さらに、保護膜の形成およびめつきは、焼結体を所望の寸法に切断分離する前であっても、切断分離後でもよい。

産業上の利用可能性

[0100] 本発明に係る静電気対策部品は、極めて低容量の静電気対策部品であり、高周波のクロック周波数で作動する電子機器でも、その動作に影響を与えることがないので、静電気パルスによる破壊力ゝら高周波の電子機器を保護する部品分野において有用である。

Claims

請求の範囲

[1] セラミック絶縁基板と、

前記セラミック絶縁基板上に焼結一体ィ匕して設けたバリスタ層と内部電極とからなるノリスタ部と、

前記バリスタ部に設けた少なくとも一対の外部電極とを有し、

前記バリスタ部にバリスタを形成した静電気対策部品。

[2] 前記外部電極は前記バリスタ部の同一面に焼結一体化して設けた構成からなる請求項 1に記載の静電気対策部品。

[3] 前記セラミック絶縁基板の厚みは、前記バリスタ部の厚みの 2倍以上とした請求項 1 に記載の静電気対策部品。

[4] 前記バリスタ層は酸ィ匕亜鉛を主成分とする材料であり、かつセラミック絶縁基板は酸ィ匕銅の含有量が重量比で 0. 1%以下のアルミナ基板である請求項 1に記載の静電気対策部品。

[5] 前記バリスタ部の上面は、前記外部電極の形成領域を除き保護膜が形成されてヽる請求項 1に記載の静電気対策部品。

[6] 前記セラミック絶縁基板はインダクタを内蔵し、前記インダクタは前記バリスタ部の前記バリスタに電気的に接続された請求項 1に記載の静電気対策部品。

[7] 前記バリスタは 2個からなり、前記バリスタと前記インダクタとにより π型フィルタ構成とした請求項 6に記載の静電気対策部品。

[8] 前期バリスタと前記インダクタとを複数設けて多段構成のローパスフィルタとした請求項 6に記載の静電気対策部品。