KR100691156B1 - 적층형 유전체 필터 - Google Patents

적층형 유전체 필터 Download PDF

Info

Publication number
KR100691156B1
KR100691156B1 KR1020050028648A KR20050028648A KR100691156B1 KR 100691156 B1 KR100691156 B1 KR 100691156B1 KR 1020050028648 A KR1020050028648 A KR 1020050028648A KR 20050028648 A KR20050028648 A KR 20050028648A KR 100691156 B1 KR100691156 B1 KR 100691156B1
Authority
KR
South Korea
Prior art keywords
pattern
metallic
capacitor
stacked
varistor
Prior art date
Application number
KR1020050028648A
Other languages
English (en)
Other versions
KR20060106180A (ko
Inventor
정승교
신지환
최창학
고경희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050028648A priority Critical patent/KR100691156B1/ko
Publication of KR20060106180A publication Critical patent/KR20060106180A/ko
Application granted granted Critical
Publication of KR100691156B1 publication Critical patent/KR100691156B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/207—Hollow waveguide filters
    • H01P1/208—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure
    • H01P1/2088—Integrated in a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/18—Waveguides; Transmission lines of the waveguide type built-up from several layers to increase operating surface, i.e. alternately conductive and dielectric layers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명은 바리스터를 내장한 적층형 유전체 필터에 관한 것이다.
본 발명은, 제1 유전체 시트 상에 형성된 금속성 제1 금속성 그라운드 패턴; 상기 금속성 그라운드 패턴 상에 형성되며 ZnO계 조성물로 이루어진 바리스터 패턴; 및 상기 바리스터 패턴 상에 형성된 적어도 하나의 금속성 캐패시터 패턴으로 이루어진 적층형 캐패시터를 포함하는 적층형 유전체 필터를 제공한다.
본 발명에 따르면, 바리스터를 필터에 내장함으로써 전기전자 제품의 경량화, 소형화를 구현할 수 있다.
EMI, 노이즈, 적층형, 유전체 필터, 바리스터, ZnO

Description

적층형 유전체 필터{LAMINATED DIELECTRIC FILTER}
도 1은 본 발명의 일실시형태에 따른 적층형 유전체 필터의 일부를 절개하여 내부 구조를 도시한 절개 사시도이다.
도 2의 (a) 내지 (c)는 본 발명의 적층형 유전체 필터에 적용되는 적층형 캐패시터의 제1 실시형태를 제작 공정 순으로 도시한 사시도이다.
도 3은 도 2에 도시된 적층형 캐패시터의 측단면도이다.
도 4a 내지 4d는 본 발명의 적층형 유전체 필터에 적용되는 적층형 캐패시터의 제2 실시형태를 제작 공정 순으로 도시한 사시도이다.
도 5는 도 4d에 도시된 적층형 캐패시터의 측단면도이다.
도 6은 본 발명의 일실시형태에 따른 적층형 유전체 필터의 분해 사시도이다.
도 7은 본 발명의 다른 실시형태에 따른 적층형 유전체 필터의 분해 사시도이다.
*도면의 주요부분에 대한 부호의 설명*
11a, 11b : 유전체 시트 12 : 금속성 그라운드 패턴
13 : 바리스터 패턴 14 : 금속성 캐패시터 패턴
25 : 금속성 인덕터 패턴 35 : 도전성 패턴
36 : 저항성 패턴
본 발명은 적층형 유전체 필터에 관한 것으로, 보다 상세하게는, 적층형 유전체 필터에 포함된 적층형 캐패시터에 ZnO계 물질을 적용함으로써 정상 동작시에는 노이즈 필터로 동작하면서 과도 전압이 인가되는 경우 바리스터로 동작할 수 있는 적층형 유전체 필터에 관한 것이다.
최근, 전기전자 제품의 소형화, 고주파화 및 무선화에 따라 사용되는 부품의 소형화, 경량화, 복합화의 요구가 증가하고 있다. 또한, 전기전자 제품 내의 오디오, 비디오, 디스플레이 기능 등이 고급화 되고, 멀티미디어가 결합되면서 각 신호간의 간섭현상, 노이즈에 의한 오작동이 발생할 수 있는 기회가 증가하고, 구동전압이 낮아짐에 따른 순간 과도 전압이나 정전기 방전(Electrostatic Discharge)에 의한 고장의 요인이 증대되었다.
현재, 이러한 불필요한 노이즈나 외부의 급격한 전압변동이 회로내 유입될때 주요한 IC 등을 보호하기 위하여 EMI(Electromagnetic Interference) 노이즈 필터와 순간 과도전압 흡수기(Surge Absorber)를 회로내 각 부문에 탑재하고 있다. 특 히, 급격한 발전을 이룬 무선통신 단말기(HHP)는 부품간의 간격이 좁고 인체에서 발생되는 정전기에 직접적인 영향을 받는 기기이기 때문에 이러한 노이즈나 정전기 방전에 대한 대책이 더욱 심각한 기술적인 문제로 대두되고 있다. 일례로, 휴대폰 하나에 20개 이상의 노이즈 필터 와 10여 개의 순간 과도전압 흡수기가 채용되고 있는 실정이다.
통상 노이즈 필터는 주로 인덕터(Inductor : L), 캐패시터(Capacitor : C), 리지스터(Resistor : R)를 2개 이상 결합하여 저역통과필터, 고역통과필터 또는 대역통과필터를 구성하여 노이즈를 감쇄시키고 필요한 주파수만 통과시키는 구조로 만들어 지고 있다. 또한, 신호 라인 간의 거리가 가까울 경우 이를 어레이 형태로 집적화 하여 LC , RC 등의 어레이 칩 부품으로 탑재 시키는 경우가 많다.
순간 과도전압 흡수기(Surge Absorber)로는 주로 ZnO계 세라믹 바리스터(Varistor), 제너 다이오드(Zener Diode), 실리콘 아밸란체 다이오드(Silicone Avalanche Diode) 등이 사용된다. 특히, ZnO계 바리스터는 적층 칩 부품(Multi-layer Chip Devices)로 소형화하여 제품에 탑재되는것이 주류를 이룬다. 이러한 ZnO 칩 바리스터는 반도성 세라믹으로 소성과정에서 절연성을 갖는 결정립계의 액상물질이 표면에서는 휘발되어 반도성의 저저항 성분인 ZnO가 표면에 노출되어 있으므로, 칩부품 제조과정에서 통상 Ag로 이루어진 외부단자를 Ni , Sn 나 Sn/Pb로 전기도금하는 과정에서 표면 침식 및 표면 도금번짐으로 심각한 신뢰성 문제와 솔더링(Soldering) 불량을 야기시키는 문제가 있다. 따라서 이러한 ZnO 바리스터는 소성된 부품의 표면에 다시 절연층을 구성하기 위해 유기물 또는 글래스(Glass) 등 의 무기 유기물로 코팅 하여 직접 도금액이 부품에 닿지 않도록 보호층을 만들어 주는 공정을 추가하고 있으나, 이 또한 공정이 추가되는 문제점을 갖는다.
더하여, 종래에는 상기 노이즈 필터와 바리스터를 각각 제작함으로써 부품의 제조 비용이 증가하게 되며, 전기전자 제품의 소형화, 경량화에 적합하지 않은 문제점이 있다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출된 것으로, 적층형 유전체 필터에 포함된 적층형 캐패시터에 ZnO계 물질을 적용함으로써 정상 동작시에는 노이즈 필터로 동작하면서 과도 전압이 인가되는 경우 바리스터로 동작할 수 있는 적층형 유전체 필터를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 기술적 수단으로서 본 발명은,
제1 유전체 시트 상에 형성된 금속성 제1 금속성 그라운드 패턴;
상기 금속성 그라운드 패턴 상에 형성되며 ZnO계 조성물로 이루어진 바리스터 패턴; 및
상기 바리스터 패턴 상에 형성된 적어도 하나의 금속성 캐패시터 패턴으로 이루어진 적층형 캐패시터를 포함하는 적층형 유전체 필터를 제공한다.
바람직한 실시형태에서, 상기 바리스터 패턴은, 상하면이 관통된 적어도 하나의 오픈영역을 갖는 제2 유전체 시트의 상기 오픈영역에 채워지는 것이 바람직하다. 또한, 상기 바리스터 패턴의 면적은, 상기 금속성 캐패시터 패턴의 면적보다 넓은 것이 바람직하며, 상기 제1 유전체 시트 상면의 측단에는 형성되지 않는 것이 바람직하다.
본 발명의 일실시형태는, 상기 제1 금속성 그라운드 패턴, 바리스터 패턴 및 금속성 캐패시터 패턴이 형성된 제1 유전체 시트 상에 적층되며, 그 상면에 제2 금속성 그라운드 패턴이 형성된 제3 유전체 시트를 더 포함할 수 있다.
본 발명의 일실시형태는, 상기 적층형 캐패시터에 적층되며 금속성 인덕터 패턴이 형성된 적어도 하나의 유전체 시트로 이루어진 적층형 인덕터; 및 상기 금속성 인덕터 패턴 중 하나의 일단과 상기 금속성 캐패시터 패턴 중 하나를 전기적으로 연결하는 적어도 하나의 외부 단자를 포함할 수 있다.
본 발명의 다른 실시형태는, 상기 적층형 캐패시터에 적층되며, 저항성 패턴 및 상기 저항성 패턴의 양측으로 연결된 금속성 도전 패턴이 형성된 적어도 하나의 유전체 시트로 이루어진 적층형 리지스터(resistor); 및 상기 저항성 패턴에 연결된 금속성 도전 패턴 중 하나와 상기 금속성 캐패시터 패턴 중 하나를 전기적으로 연결하는 적어도 하나의 외부 단자를 포함할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으 며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.
도 1은 본 발명의 일실시형태에 따른 적층형 유전체 필터의 일부를 절개하여 내부 구조를 도시한 도면이다. 도 1을 참조하면, 본 발명에 따른 적층형 유전체 필터는 그 내부에, 일 유전체 시트 상에 형성된 금속성 그라운드 패턴(12)과, 상기 금속성 그라운드 패턴(12) 상에 형성된 ZnO계 조성물로 이루어진 바리스터 패턴(13)과, 상기 바리스터 패턴(13) 상에 형성된 금속성 캐패시터 패턴(14)을 포함하는 적층형 캐패시터를 포함한다. 상기 금속성 그라운드 패턴과 금속성 캐패시터 패턴의 일부는 외부의 외부단자와 전기적으로 연결된다. 도 1에는 본 발명의 일실시형태로서, 금속성 그라운드 패턴-바리스터 패턴-금속성 캐패시터 패턴-바리스터 패턴-금속성 그라운드 패턴이 순차적으로 형성된 적층형 캐패시터를 갖는 적층형 유전체 필터가 도시되어 있다. 도 1은, 상기 적층형 캐패시터의 상부 및 하부에 인덕터 패턴이 형성된 복수개의 시트를 적층한 적층형 인덕터가 함께 적층된 적층형 유전체 LC 필터를 도시한다. 상기 적층형 인덕터는 적층형 캐패시터의 상부 및/또는 하부에 형성될 수 있으며, 적층형 인덕터 대신 유전체 시트 상에 저항성 패턴 및 그에 연결된 도전패턴이 형성된 적층형 리지스터(resistor)가 적층될 수 있다. 적층형 리지스터가 적층되는 경우, 적층형 유전체 RC 필터를 구성하게 된다.
도 2의 (a) 내지 (c)는 본 발명의 적층형 유전체 필터에 적용되는 적층형 캐패시터의 제1 실시형태를 제작 공정 순으로 도시한 사시도이다.
먼저 도 2의 (a)와 같이, 유전체 시트(11)의 상면에 금속성 그라운드 패턴(12)이 형성된다. 상기 금속성 그라운드 패턴(12)의 일부는 유전체 시트(11)의 측단까지 연장되어 형성됨으로써 적층형 유전체 필터의 외부에 형성되는 외부단자와 전기적으로 연결된다. 상기 금속성 그라운드 패턴(12)은 Ag/Pd, Pt, Pd, Ag 등을 재료로 하여 스크린 프린트 공정을 이용하여 형성될 수 있다.
이어, 도 2의 (b)와 같이, 상기 유전체 시트(11) 상에 형성된 금속성 그라운드 패턴(12)의 상부에 ZnO계 물질로 이루어진 바리스터 패턴(13)을 형성한다. 상기 바리스터 패턴(13)은, ZnO계 세라믹 조성물로 이루어진 파우더(powder)를 유기용제 및 바인더(binder) 등을 혼합한 페이스트(Paste)로 제작하여, 이 페이스트를 상기 금속성 그라운드 패턴(12) 상에 인쇄하여 형성될 수 있다.
이어, 도 2의 (c)와 같이, 상기 바리스터 패턴(13) 상에 금속성 캐패시터 패턴(14)을 형성한다. 상기 금속성 캐패시터 패턴(14)의 일부는 상기 금속성 캐패시터 패턴(14)이 연결된 외부단자 이외의 타 단자에 전기적으로 연결되도록 상기 유전체 시트(11)의 일측단까지 연장 형성된다. 상기 금속성 그라운드 패턴(12)과 마찬가지로, 상기 금속성 캐패시터 패턴(14)은 Ag/Pd, Pt, Pd, Ag 등을 재료로 하여 스크린 프린트 공정을 이용하여 형성될 수 있다.
도 2의 (c)에 도시된 적층형 캐패시터의 측단면도가 도 3에 도시된다. 도 3과 같이, 유전체 시트(11)의 상면에 금속성 그라운드 패턴(12), 바리스터 패턴(13) 및 금속성 캐패시터 패턴(14)이 순차적으로 형성된 구조로 적층형 캐패시터가 형성된다. 이로써 외부전극을 통해 통전되는 경우, 상기 금속성 캐패시터 패턴(14)과 상기 금속성 그라운드 패턴(12) 사이에 캐패시턴스가 형성된다. 또한, 외부로부터 순간 고전압(surge : 서지)이 인가되는 경우 상기 금속성 캐패시터 패턴(14) 및 금속성 그라운드 패턴(12) 사이에 형성된 ZnO계 물질로 이루어진 바리스터 패턴에서 절연 파괴가 발생하여 상기 금속성 캐패시터 패턴(14) 및 금속성 그라운드 패턴(12) 사이가 통전상태로 전환되면서, 순간 고전압을 차단할 수 있게 된다.
이와 같은, 순간 고전압을 차단하는 능력을 더욱 향상시키기 위해, 상기 바리스터 패턴(13)의 면적은 상기 금속성 캐패시터 패턴(14)의 면적보다 넓은 것이 바람직하다. 더하여, 상기 바리스터 패턴(13)은 외부단자와 접촉되는 유전체 시트(11)의 측단에는 형성되지 않는 것이 바람직하다. 이는 종래기술에 설명한 ZnO 성분이 외부로 노출되면서 발생하는 문제를 방지하기 위한 것이다.
또한, 상기 금속성 그라운드 패턴(12), 바리스터 패턴(13) 및 금속성 캐패시터 패턴(14)이 형성된 유전체 시트(11)의 상부에 금속성 그라운드 패턴이 형성된 또 다른 유전체 시트를 적층하여 적층형 캐패시터를 제작할 수도 있다.
도 4a 내지 4d는 본 발명의 적층형 유전체 필터에 적용되는 적층형 캐패시터 의 제2 실시형태를 제작 공정 순으로 도시한 사시도이다.
먼저 도 4a와 같이, 제1 유전체 시트(11a)의 상면에 금속성 그라운드 패턴(12)이 형성된다. 상기 금속성 그라운드 패턴(12)의 일부는 제1 유전체 시트(11a)의 측단까지 연장되어 형성됨으로써 적층형 유전체 필터의 외부에 형성되는 외부단자와 전기적으로 연결된다. 상기 금속성 그라운드 패턴(12)은 Ag/Pd, Pt, Pd, Ag 등을 재료로 하여 스크린 프린트 공정을 이용하여 형성될 수 있다.
이어, 도 4b와 같이, 상기 제1 유전체 시트(11a) 상에 적층하기 위한 제2 유전체 시트(11b)를 마련한다. 상기 제2 유전체 시트(11b)는 상하면이 관통된 오픈영역(A)이 형성된다.
이어, 도 4c와 같이, 상기 제2 유전체 시트(11b)의 오픈영역(도 4b의 A)에 ZnO계 물질로 이루어진 바리스터 패턴(13)을 형성한다. 실제 공정에서는 상기 오픈영역(도 4b의 A)이 형성된 제2 유전체 시트(11b)를 먼저 상기 제1 유전체 시트(11a) 상에 적층하고, 상기 오픈영역(도 4b의 A)에 바리스터 패턴(13)을 채워넣음으로써 상기 제1 유전체 시트(11a)에 형성된 금속성 그라운드 패턴(12) 상에 상기 바리스터 패턴(13)이 형성된다. 상기 바리스터 패턴(13)은 ZnO계 세라믹 조성물로 이루어진 파우더(powder)를 유기용제 및 바인더(binder) 등을 혼합한 페이스트(Paste)로 제작하여, 이 페이스트를 상기 금속성 그라운드 패턴(12) 상에 인쇄하여 형성될 수 있다.
이어, 도 4d와 같이, 상기 바리스터 패턴(13) 상에 금속성 캐패시터 패턴(14)을 형성한다. 상기 금속성 캐패시터 패턴(14)의 일부는 상기 금속성 캐패시터 패턴(14)이 연결된 외부단자 이외의 타 단자에 전기적으로 연결되도록 상기 유전체 시트(11)의 일측단까지 연장 형성된다. 상기 금속성 그라운드 패턴(12)과 마찬가지로, 상기 금속성 캐패시터 패턴(14)은 Ag/Pd, Pt, Pd, Ag 등을 재료로 하여 스크린 프린트 공정을 이용하여 형성될 수 있다.
도 4d에 도시된 금속성 그라운드 패턴(12)이 형성된 제1 유전체 시트(11a)와 바리스터 패턴(13) 및 금속성 캐패시터 패턴(14)이 형성된 제2 유전체 시트(11b)가 적층되어 형성된 적층형 캐패시터의 측단면도가 도 5에 도시된다. 도 5와 같이, 유전체 시트(11)의 상면에 금속성 그라운드 패턴(12), 바리스터 패턴(13) 및 금속성 캐패시터 패턴(14)이 순차적으로 형성된 구조로 적층형 캐패시터가 형성된다. 이로써 상기 제1 실시형태에서 설명한 바와 같이, 외부전극을 통해 통전되는 경우 상기 금속성 캐패시터 패턴(14)과 상기 금속성 그라운드 패턴(12) 사이에 캐패시턴스가 형성된다. 또한, 외부로부터 순간 고전압(surge : 서지)이 인가되는 경우 상기 금속성 캐패시터 패턴(14) 및 금속성 그라운드 패턴(12) 사이에 형성된 ZnO계 물질로 이루어진 바리스터 패턴에서 절연 파괴가 발생하여 상기 금속성 캐패시터 패턴(14) 및 금속성 그라운드 패턴(12) 사이가 통전상태로 전환되면서, 순간 고전압을 차단할 수 있게 된다.
이와 같은, 순간 고전압을 차단하는 능력을 더욱 향상시키기 위해, 상기 바리스터 패턴(13)의 면적은 상기 금속성 캐패시터 패턴(14)의 면적보다 넓은 것이 바람직하다.
또한, 바리스터 패턴(13) 및 금속성 캐패시터 패턴(14)이 형성된 제2 유전체 시트(11b)의 상부에 금속성 그라운드 패턴이 형성된 또 다른 유전체 시트를 적층하여 적층형 캐패시터를 제작할 수도 있다.
또한, 본 제2 실시형태에 따르면, 상기 바리스터 패턴(13)이 제2 유전체 시트(11b) 내부의 오픈영역(도 4b의 A)에 형성됨으로써, 전술한 제1 실시형태에 비해, 제1 유전체 시트 상에 형성되는 각 패턴의 두께를 절감시켜 각 상기 적층형 캐패시터와 그 상부에 적층되는 타 유전체 시트 사이의 접착성을 개선할 수 있다. 더하여, 오픈영역(도 4b의 A) 내부에 바리스터 패턴(13)이 형성됨으로써, 바리스터 패턴(13)을 이루는 ZnO계 물질이 유전체 시트의 측단까지 형성되는 문제를 미연에 방지할 수 있다.
도 6는 전술한 적층형 캐패시터가 적용된 본 발명의 일실시형태에 따른 어레이형 적층형 유전체 필터를 도시한 분해 사시도이다. 도 6는 4개의 LC필터가 어레이 형태로 형성된 필터의 일례이다.
도 6에 도시된 바와 같이, 본 발명의 일실시형태에 따른 적층형 유전체 필터는, 전술한 제1 실시형태에 따른 적층형 캐패시터에 포함되는 유전체 시트(21f)의 하부에 적층형 인덕터(211)를 적층하여 LC 필터로 형성될 수 있다. 본 실시형태는 전술한 제1 실시형태에 따른 적층형 캐패시터를 적용한 일례를 설명하고자 하나, 상기 제2 실시형태에 따른 적층형 캐패시터를 적용할 수도 있다.
상기 적층형 캐패시터는 전술한 제1 실시형태에 따라 유전체 시트(21f)의 상면에 금속성 그라운드 패턴(22), 바리스터 패턴(23) 및 4개의 금속성 캐패시터 패 턴(24)이 형성된 구조를 갖는다. 상기 유전체 시트(21f) 상에 추가적으로 금속성 그라운드 패턴(22)이 형성된 유전체 시트(21g)를 포함하여 적층형 캐패시터가 구성될 수 있다.
상기 적층형 인덕터(211)는, 금속성 인덕터 패턴(25)이 복수개의 유전체 시트(21b, 21c, 21d)에 형성되고, 각 유전체 시트(21b, 21c, 21d) 상에 형성된 금속성 인덕터 패턴(25)은 인덕터 패턴(25) 사이에 위치하는 유전체 시트(21c, 21d)에 형성된 도전성 비아홀을 통해 전기적으로 연결되어 코일을 형성한다. 상기 복수개의 유전체 시트(21b, 21c, 21d)에 형성된 금속성 인턱터 패턴(25)의 양 단부는 서로 대향하여 형성된 외부전극(미도시)에 각각 연결된다. 또한, 상기 캐패시터 패턴(24)은 상기 금속성 인덕터 패턴(25)의 일단이 전기적으로 연결된 외부단자와 전기적으로 연결된다.
상기 적층형 캐패시터(21f, 21g)의 상부와 적층형 인덕터(211)의 하부 및 상기 적층형 캐패시터(21f, 21g)와 적층형 인덕터(211)의 사이에는 패턴이 전혀 형성되지 않은 유전체 세라믹 시트(21a, 21e, 21h)가 더미(dummy)층으로 형성되어, 각 부품 사이의 절연 및 외부로부터의 영향을 차단한다.
적층형 유전체 필터의 제작공정에 따르면, 상기 패턴이 형성된 또는 패턴이 형성되지 않은 유전체 시트(21a 내지 21h)를 순서에 따라 적층한 후, 적층된 복수의 유전체 시트를 프레스 공정을 이용하여 압착한 후 해당 칩 사이즈로 절단한다. 이어 절단된 칩을 200 내지 400℃의 온도에서 탈지하여 유기물을 제거하고, 900 내지 1200℃의 온도에서 소성하여 유전체 및 ZnO계 세라믹 물질로 이루어진 바리스터 패턴의 화학적 결합을 완성한다. 이어, 소성이 완료된 칩의 모서리를 연마하고 외부단자를 인쇄 또는 디핑(dipping) 공정을 이용하여 형성한 후, 외부단자를 600 내지 800℃의 온도에서 소성한다. 마지막으로, 소성된 단자전극이 납땜성을 갖도록, 상기 단자전극에 Ni 및 Sn을 도금하여 적층형 유전체 필터를 완성한다.
도 7은 전술한 적층형 캐패시터가 적용된 본 발명의 다른 실시형태에 따른 어레이형 적층형 유전체 필터를 도시한 분해 사시도이다. 도 7는 4개의 RC필터가 어레이 형태로 형성된 필터의 일례이다.
도 7에 도시된 바와 같이, 본 발명의 다른 실시형태에 따른 적층형 유전체 필터는, 전술한 제2 실시형태에 따른 적층형 캐패시터에 포함되는 유전체 시트(31d)의 하부에 적층형 리지스터를 형성하는 유전체 시트(31b)를 적층하여 RC 필터로 형성될 수 있다. 본 실시형태는 전술한 제2 실시형태에 따른 적층형 캐패시터를 적용한 일례를 설명하고자 하나, 상기 제1 실시형태에 따른 적층형 캐패시터가 적용될 수도 있다.
상기 적층형 캐패시터는 전술한 제2 실시형태에 따라 금속성 그라운드 패턴(32)이 형성된 유전체 시트(31d)와, 오픈영역을 갖고 상기 오픈영역에 바리스터 패턴(33) 및 상기 바리스터 패턴(33)의 상면에 금속성 캐패시터 패턴(34)이 형성된 유전체 시트(31e)로 이루어진다. 상기 유전체 시트(31e) 상에 추가적으로 금속성 그라운드 패턴(32)이 형성된 유전체 시트(31f)를 포함하여 적층형 캐패시터가 구성될 수 있다.
상기 적층형 리지스터는, 유전체 시트(31b) 상면의 양 측단에 복수개의 도전성 패턴(35)이 형성되고, 서로 대향하는 도전성 패턴(35) 사이에 저항성 패턴(36)을 형성함으로써 제작될 수 있다. 도 7은 하나의 저항성 패턴(36)과 저항성 패턴(36)의 양측에 각각 연결된 두 개의 도전성 패턴(35)으로 이루어진 리지스터가 4개 형성된 일례를 도시한다. 상기 리지스터의 양측에 연결된 도전성 패턴이 서로 대향하여 형성된 외부전극(미도시)에 각각 연결된다. 또한, 상기 캐패시터 패턴(34)은 상기 저항성 패턴의 양측에 연결된 도전성 패턴(35)이 전기적으로 연결된 외부단자 중 하나와 전기적으로 연결된다.
상기 적층형 캐패시터(31d, 31e, 31f)의 상부와 적층형 리지스터(31b)의 하부 및 상기 적층형 캐패시터(31d, 31e, 31f)와 적층형 리지스터(31b)의 사이에는 패턴이 전혀 형성되지 않은 유전체 세라믹 시트(31a, 31c, 31g)가 더미(dummy)층으로 형성되어, 각 부품 사이의 절연 및 외부로부터의 영향을 차단한다.
전술한 본 발명에 따른 적층형 유전체 필터는, 유전체 필터 내부에 적층된 적층형 캐패시터에 ZnO계 물질로 이루어진 바리스터 패턴을 형성함으로써, 일반적인 도통 상태에서는 노이즈를 차단하는 노이즈 필터로서 동작하며, 정전기 또는 순간 과전압 등에 의해 과도 전압이 인가되는 경우, ZnO계 물질이 절연 파괴되어 바리스터로 동작하여 과도 전압을 차단할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따르면, 적층형 유전체 필터에 포함되는 적층형 캐패시터에 바리스터를 형성할 수 있는 ZnO계 물질을 적용함으로써, 정상적인 동작시에는 노이즈 필터로서 동작하면서, 과도 전압이 인가되는 경우 바리스터로 동작하여 과도 전압을 차단할 수 있는 효과가 있다.
또한, 하나의 칩 형태로 필터와 바리스터를 제작함으로써, 적층형 유전체 필터가 적용되는 전기전자 부품의 경량화, 소형화를 구형할 수 있는 효과가 있다.

Claims (9)

  1. 제1 유전체 시트 상에 형성된 금속성 제1 금속성 그라운드 패턴;
    상기 제1 금속성 그라운드 패턴 상에 형성되며 ZnO계 조성물로 이루어진 바리스터 패턴; 및
    상기 바리스터 패턴 상에 형성된 적어도 하나의 금속성 캐패시터 패턴으로 이루어진 적층형 캐패시터를 포함하며,
    상기 바리스터 패턴은, 상하면이 관통된 적어도 하나의 오픈영역을 갖는 제2 유전체 시트의 상기 오픈영역에 채워진 것을 특징으로 하는 적층형 유전체 필터.
  2. 삭제
  3. 제1항에 있어서, 상기 바리스터 패턴의 면적은,
    상기 금속성 캐패시터 패턴의 면적보다 넓은 것을 특징으로 하는 적층형 유전체 필터.
  4. 제1항에 있어서, 상기 바리스터 패턴은,
    상기 제1 유전체 시트 상면의 측단에는 형성되지 않는 것을 특징으로 하는 적층형 유전체 필터.
  5. 제1항에 있어서,
    상기 제1 금속성 그라운드 패턴, 바리스터 패턴 및 금속성 캐패시터 패턴이 형성된 제1 유전체 시트 상에 적층되며, 그 상면에 제2 금속성 그라운드 패턴이 형성된 제3 유전체 시트를 더 포함하는 것을 특징으로 하는 적층형 유전체 필터.
  6. 제1항에 있어서,
    상기 적층형 캐패시터에 적층되며 금속성 인덕터 패턴이 형성된 적어도 하나의 유전체 시트로 이루어진 적층형 인덕터; 및
    상기 금속성 인덕터 패턴 중 하나의 일단과 상기 금속성 캐패시터 패턴 중 하나를 전기적으로 연결하는 적어도 하나의 외부 단자를 포함하는 것을 특징으로 하는 적층형 유전체 필터.
  7. 제1항에 있어서,
    상기 적층형 캐패시터에 적층되며, 저항성 패턴 및 상기 저항성 패턴의 양측으로 연결된 금속성 도전 패턴이 형성된 적어도 하나의 유전체 시트로 이루어진 적층형 리지스터(resistor); 및
    상기 저항성 패턴에 연결된 금속성 도전 패턴 중 하나와 상기 금속성 캐패시터 패턴 중 하나를 전기적으로 연결하는 적어도 하나의 외부 단자를 포함하는 것을 특징으로 하는 적층형 유전체 필터.
  8. 제1 유전체 시트 상에 형성된 금속성 제1 금속성 그라운드 패턴;
    상기 제1 유전체 시트 상에 적층되며, 상하면이 관통된 적어도 하나의 오픈영역이 형성되고 상기 오픈 영역에 채워진 바리스터 패턴을 갖는 제2 유전체 시트; 및
    상기 바리스터 패턴 상에 형성된 적어도 하나의 금속성 캐패시터 패턴으로 이루어진 적층형 캐패시터를 포함하는 적층형 유전체 필터.
  9. 제8항에 있어서,
    상기 제2 유전체 시트 상에 적층되며, 그 상면에 제2 금속성 그라운드 패턴이 형성된 제3 유전체 시트를 더 포함하는 것을 특징으로 하는 적층형 유전체 필터.
KR1020050028648A 2005-04-06 2005-04-06 적층형 유전체 필터 KR100691156B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050028648A KR100691156B1 (ko) 2005-04-06 2005-04-06 적층형 유전체 필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050028648A KR100691156B1 (ko) 2005-04-06 2005-04-06 적층형 유전체 필터

Publications (2)

Publication Number Publication Date
KR20060106180A KR20060106180A (ko) 2006-10-12
KR100691156B1 true KR100691156B1 (ko) 2007-03-09

Family

ID=37626932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050028648A KR100691156B1 (ko) 2005-04-06 2005-04-06 적층형 유전체 필터

Country Status (1)

Country Link
KR (1) KR100691156B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100771781B1 (ko) * 2006-11-27 2007-10-30 삼성전기주식회사 저항 내장형 ｅｍｉ 필터
US10607777B2 (en) 2017-02-06 2020-03-31 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125557A (ja) 1996-10-18 1998-05-15 Tdk Corp 積層型複合機能素子およびその製造方法
JPH1127075A (ja) 1997-05-06 1999-01-29 Sumitomo Metal Ind Ltd 積層チップ型ノイズフィルタ及びその製造方法
KR19990016743A (ko) * 1997-08-19 1999-03-15 오세종 저용량 칩 바리스타
JP2001110607A (ja) 1999-10-04 2001-04-20 Murata Mfg Co Ltd 積層型バリスタの製造方法
KR20050119518A (ko) * 2004-06-16 2005-12-21 주식회사 이노칩테크놀로지 저정전용량 칩 배리스터 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125557A (ja) 1996-10-18 1998-05-15 Tdk Corp 積層型複合機能素子およびその製造方法
JPH1127075A (ja) 1997-05-06 1999-01-29 Sumitomo Metal Ind Ltd 積層チップ型ノイズフィルタ及びその製造方法
KR19990016743A (ko) * 1997-08-19 1999-03-15 오세종 저용량 칩 바리스타
JP2001110607A (ja) 1999-10-04 2001-04-20 Murata Mfg Co Ltd 積層型バリスタの製造方法
KR20050119518A (ko) * 2004-06-16 2005-12-21 주식회사 이노칩테크놀로지 저정전용량 칩 배리스터 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20060106180A (ko) 2006-10-12

Similar Documents

Publication Publication Date Title
KR101525645B1 (ko) 적층 세라믹 커패시터
KR101548774B1 (ko) 적층 세라믹 커패시터
US8847726B2 (en) Method for manufacturing ESD protection device and ESD protection device
US20160345444A1 (en) Thin film surface mount components
US7283032B2 (en) Static electricity countermeasure component
US20100206624A1 (en) Electric Multilayer Component
KR101813407B1 (ko) 복합 전자 부품 및 그 실장 기판
KR102084737B1 (ko) 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기
US20070188267A1 (en) Noise filter and mounted structure of noise filter
KR101892802B1 (ko) 적층형 커패시터 및 그 실장 기판
KR101082079B1 (ko) 정전방전 보호 기능을 갖는 이엠아이 엘씨 필터
KR101640907B1 (ko) 적층칩 소자
KR20170110467A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20180058021A (ko) 적층형 커패시터 및 그 실장 기판
KR102516764B1 (ko) 복합 전자 부품
KR101630051B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20170141631A (ko) 복합 전자부품, 제조방법, 그 실장 기판 및 포장체
CN103177875B (zh) 层叠陶瓷电子元器件
KR100691156B1 (ko) 적층형 유전체 필터
JP4953989B2 (ja) 積層コンデンサおよびコンデンサ実装基板
KR101883049B1 (ko) 적층형 커패시터 및 그 실장 기판
JP2005203479A (ja) 静電気対策部品
KR102437806B1 (ko) 복합 전자 부품 및 그 실장 기판
JPH056805A (ja) チツプ型バリスタ
KR20190001951A (ko) 복합 소자 및 이를 구비하는 전자기기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 14