KR101082079B1 - 정전방전 보호 기능을 갖는 이엠아이 엘씨 필터 - Google Patents
정전방전 보호 기능을 갖는 이엠아이 엘씨 필터 Download PDFInfo
- Publication number
- KR101082079B1 KR101082079B1 KR1020090121822A KR20090121822A KR101082079B1 KR 101082079 B1 KR101082079 B1 KR 101082079B1 KR 1020090121822 A KR1020090121822 A KR 1020090121822A KR 20090121822 A KR20090121822 A KR 20090121822A KR 101082079 B1 KR101082079 B1 KR 101082079B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating ceramic
- conductive pattern
- layer
- esd
- electrically connected
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000000919 ceramic Substances 0.000 claims description 52
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 11
- 238000010304 firing Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 claims description 3
- 229920002678 cellulose Polymers 0.000 claims description 3
- 239000001913 cellulose Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 239000002131 composite material Substances 0.000 abstract 2
- 230000005855 radiation Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 50
- 239000000463 material Substances 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- 238000003475 lamination Methods 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000004043 responsiveness Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010668 complexation reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/20—Frequency-selective devices, e.g. filters
- H01P1/201—Filters for transverse electromagnetic waves
- H01P1/203—Strip line filters
- H01P1/20327—Electromagnetic interstage coupling
- H01P1/20336—Comb or interdigital filters
- H01P1/20345—Multilayer filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/075—Ladder networks, e.g. electric wave filters
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
복수의 유전체 시트에 비어 홀로 연결한 코일 형태의 인덕터층과 복수의 시트로 이루어진 커패시터층 및 내부의 도전패턴이 전기적으로 분리된 에어 갭을 방전 경로로 제공함으로써 정전기 방전 기능을 하나의 소자에 적층하여 복합체를 형성한다. 방사 특성을 개선을 위한 필터 소자와 과전압에 대한 회로 보호 소자를 하나의 복합소자에 구현함으로써 실장 면적을 줄일 수 있는 ESD-LC 필터 복합소자를 실현한다.
ESD, 에어 갭, 방전, 비어 홀, 감쇄 성능, 정전보호, 정전용량, 하부전극, 상부전극, 반응성, 인쇄법, LTCC, 인덕터, 커패시터,
Description
본 발명은 정전방전(Electro-Static Discharge, 이하, 'ESD'라 함) 보호기능을 갖는 EMI LC 필터에 관한 것으로, 특히 우수한 ESD 보호 기능을 갖고 안정적인 온도 특성과 우수한 감쇄 특성을 구현한 ESD 보호기능 EMI LC 필터에 관련한다.
최근, 휴대전화 등 전자기기의 소형화, 고주파화에 따라 제품에 사용되는 부품의 소형화 및 복합화가 요구되고 있으며, 또한 오디오, 카메라, 또는 디스플레이 등의 기능에 고성능화가 요구되고 있다.
그러나, 이러한 기능과 관련된 부분에서 EMI 노이즈(Noise)가 크게 발생하면서 휴대전화 등의 전자기기의 주파수 수신 및 송신 특성에 영향을 미쳐 주파수의 송수신 상태에 악영향을 미치게 되었다.
이것을 개선하기 위해 상기 기능과 관련된 부분에 EMI 필터의 적용이 필요하게 되었으며, 또한 외부에서 유입되는 ESD에 대한 보호도 요구되고 있다.
근래에 산화아연(ZnO)를 주성분으로 하는 바리스타 재료를 사용하여 내부에 커패시터를 형성하고 외부에 저항 층을 형성하여 R-C 필터 회로를 구현하여 EMI 제 거와 ESD 보호 기능을 갖는 제품과, 내부에 커패시터와 인덕터를 형성하여 L-C 필터 회로를 구현한 제품들이 상용화되고 있다.
그러나, ZnO를 주성분으로 하는 바리스타 재료를 사용함으로써 여러 가지 특성에서 문제가 발생하였다. 구체적으로, 바리스타 재료의 경우, 온도에 따른 유전율의 변화가 심해서 필터로 적용시 공진 주파수와 컷 오프(Cut Off) 주파수의 이동이 크게 발생하여 필터로서 노이즈의 제거 특성의 저하가 발생하게 된다. 또한 ESD 보호 특성에 있어서, 바리스타 재료의 경우, 써지(Surge)에 대한 특성은 우수하지만 ESD와 같은 빠른 속도의 외부 충격에 대한 반응 속도가 늦어서 일부 ESD를 통과시켜 전자 제품에서 문제를 발생시키는 경우가 종종 발생하였다.
ZnO를 주성분으로 하는 바리스타 재료는 외부 습기에 매우 취약한 특성을 갖고 있기 때문에 외부 습기로부터 제품을 보호하기 위해 고분자 재료 또는 글라스로 코팅을 하게 되는데, 이 코팅층이 불안정하게 형성될 경우 외부 습기를 막지 못하기 때문에 제품 내부로 습기가 침투하여 신뢰성 불량이 발생하게 된다. 또한, 코팅층이 외부전극 부분에 도포된 경우, 제품에 납땜성을 부여하기 위해 니켈과 주석층을 외부전극 표면에 도금하게 되는데, 외부전극 표면에 남아있는 코팅층이 도금을 방해하여 외부전극 표면에 도금층이 완전하게 형성되지 못하게 된다. 이 부분이 향후 전자제품에서 납땜시 불량을 발생시키게 된다.
또한, ZnO를 주성분으로 하는 바리스타 재료의 소결온도는 1000℃ 부근으로 내부전극을 Ag-Pd 또는 Pd를 사용하게 되는데, 이 경우 비저항 값이 커서 삽입 손실(Insertion Loss)이 높아지게 되고 이 영향으로 인해 신호의 손실이 커지는 문제 점이 있다.
따라서, 본 발명의 목적은 ESD에 대한 반응성을 향상시키고 방전 경로를 최단거리로 형성하여 ESD 감쇄 성능을 향상시키고 외부 환경에 안정적이며 내부전극의 비저항을 낮춰 신호의 손실을 최소화하는 ESD 보호 EMI LC 필터를 제공하는 것이다.
상기의 목적은, 신호회로용 외부단자와 전기적으로 연결되는 도전패턴이 형성된 절연 세라믹 시트가 복수 개 적층되고, 각 도전패턴이 비어 홀에 의해 전기적으로 연결되어 코일 형상의 인덕터를 구성하는 인덕터층; 접지용 외부단자와 전기적으로 연결되는 접지 도전패턴이 형성된 절연 세라믹 시트와, 신호회로용 외부단자와 전기적으로 연결되는 신호 도전패턴이 형성된 절연 세라믹 시트가 적층되어 구성하는 커패시터층; 및 절연 세라믹 시트 위에, 상기 신호회로용 외부단자와 전기적으로 연결되는 신호 도전패턴과 상기 접지용 외부단자와 전기적으로 연결되는 접지 도전패턴이 에어 갭을 개재하여 분리 형성되어 구성한 ESD층을 포함하며, 상기 인덕터층과 커패시터층 및 ESD층은 적층되는 ESD 보호 EMI LC 필터에 의해 달성된다.
또한, 상기의 목적은, 신호회로용 외부단자와 전기적으로 연결되는 도전패턴이 형성된 절연 세라믹 시트가 복수 개 적층되고, 각 도전패턴이 비어 홀에 의해 전기적으로 연결되어 코일 형상의 인덕터를 구성하는 인덕터층; 접지용 외부단자와 전기적으로 연결되는 접지 도전패턴이 형성된 절연 세라믹 시트와, 신호회로용 외부단자와 전기적으로 연결되는 신호 도전패턴이 형성된 절연 세라믹 시트가 적층되어 구성하는 커패시터층; 및 상기 신호회로용 외부단자와 전기적으로 연결되는 신호 도전패턴이 형성된 제 1 절연 세라믹 시트와 상기 접지용 외부단자와 전기적으로 연결되는 접지 도전패턴이 형성된 제 2 절연 세라믹 시트가 적층되어 구성되며, 상기 제 1 절연 세라믹 시트에서 신호 도전패턴과 접지 도전패턴이 대향하는 위치에는 에어 갭으로 작용하는 비어 홀이 형성된 ESD층을 포함하며, 상기 인덕터층과 커패시터층 및 ESD층은 적층되는 ESD 보호 EMI LC 필터에 의해 달성된다.
바람직하게, 상기 절연 세라믹 시트는 유전체 또는 LTCC 중 적어도 어느 하나에 의해 이루어질 수 있다.
바람직하게, 상기 절연 세라믹 시트가 적층되어 소성 공정을 통하여 절연 세라믹 베이스가 형성되며, 상기 절연 세라믹 베이스는 1G 오옴 이상의 절연저항을 갖는다.
또한, 상기 에어 갭은 상기 신호 도전패턴과 접지 도전패턴을 인쇄하면서 동시에 형성하거나, 상기 신호 도전패턴과 접지 도전패턴이 일체화된 도전패턴을 인쇄한 후 레이저 트리밍으로 형성하며, 바람직하게, 상기 에어 갭을 형성한 후, 상기 에어 갭에는 카본계열의 페이스트가 도포된다.
바람직하게, 상기 비어 홀에 카본계열의 페이스트가 충전되어 상기 신호 도전패턴이 형성된 후 소성 공정을 통하여 상기 페이스트가 제거됨으로써 상기 비어 홀이 형성된다.
상기 카본계열의 페이스트는 셀룰로오스 계열, PVB 계열 또는 폴리이미드 계열의 페이스트 중 어느 하나일 수 있다.
상기 구조에 의하면, 절연 세라믹 베이스를 유전체 또는 LTCC를 사용하고 신호 회로용 내부전극과 그라운드용 내부전극 사이에 에어 갭을 형성하여, 결과적으로 외부 온도 변화에 따른 EMI 필터 특성을 안정적으로 구현하면서 ESD에 대한 반응성을 높일 수 있게 되어 ESD 보호 기능을 높일 수 있다는 이점이 있다.
또한, 유전체 또는 LTCC 재료를 적용함으로써 제품 외부에 코팅을 할 필요가 없게 되어 납땜 공정에서의 불량을 제거할 수 있으며 내부 전극을 은(Ag)를 적용할 수 있게 되어 필터 특성의 향상을 얻을 수 있다.
이하, 본 발명의 실시 예에 따른 ESD 보호 EMI LC 필터를 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 ESD 보호 EMI LC 필터의 사시도이다.
도시된 바와 같이, 외관을 보면, 절연 세라믹 베이스(10)의 하나의 대향하는 양측에 하나 이상의 신호회로용 외부단자(20, 30)가 서로 대칭으로 형성되고, 다른 대향하는 양측에는 접지용 외부단자(40, 50)가 형성된다.
여기서, 절연 세라믹 베이스(10)는 유전체 또는 LTCC(Low Temperature Co-fired Ceramics) 중 적어도 어느 하나가 적용된다. LTCC는 소결온도가 1000℃ 이하로, Ag 및 Cu계의 도전체 페이스트와 동시 소성이 가능하다.
절연 세라믹 베이스(10)는, 후술하는 바와 같이, 인덕터층, 커패시터층 및 ESD층을 이루는 각각의 절연 세라믹 시트가 적층되어 소성됨으로써 형성된다. 바람직하게, 절연 세라믹 베이스(10)는 1G 오옴 이상의 전기 절연 저항을 갖는다.
이와 같이, 절연 세라믹 베이스로 유전체나 LTCC 재료 중 적어도 어느 하나를 적용함으로써 제품 외부에 코팅을 할 필요가 없어 납땜 공정에서의 불량을 제거할 수 있으며 내부 전극을 은(Ag)을 적용할 수 있게 되어 필터 특성을 향상시킬 수 있다.
도 2는 도 1의 LC 필터의 분해 사시도이며, 도 3은 ESD층(300)을 상세하게 나타낸 도면이다.
도시된 바와 같이, 본 발명에 따른 ESD 보호 EMI LC 필터는, 위로부터 인덕터층(100), 커패시터층(200), 및 ESD층(300)이 순차 적층되어 이루어지며, 최상부면과 최하부면에는 내부의 도전패턴이 노출되는 것을 방지하고 일정한 높이의 형태를 유지하기 위하여 커버층(400)이 적층되고 각 층(100, 200, 300)의 경계에는 더미층(500)이 적층된다. 여기서, 커버층(400)과 더미층(500)은 각각 절연 세라믹 시트이다.
이하, 각 층의 대해 상세하게 설명한다. 여기서, 도전패턴은 내부전극과 같은 의미가 사용되며, 코팅법, 인쇄법, 또는 스프레이법 중 어느 하나 또는 두 가지 이상에 의해 형성할 수 있다.
인덕터층
(100)
인덕터층(100)은 각각 도전패턴(112, 122, 132, 142, 152, 162)이 형성된 절연 세라믹 시트(110, 120, 130, 140, 150, 160)가 적층되어 구성되며, 각 도전패턴(112, 122, 132, 142, 152, 162)은 비어 홀(미도시)을 통하여 전기적으로 연결된다.
이 실시 예에서는 6개의 세라믹 시트에 의한 적층 구조를 예로 들었지만, 적층 수는 이에 한정되지 않는다. 또한, 상기한 바와 같이, 인덕터층(100)의 최상부면에는 커버층(400)이 적층된다.
이 실시 예와 같이 적층구조에 의해 코일 형상을 이루어 인덕터를 형성하는 인덕터층(100)의 구조는 잘 알려져 있기 때문에 이에 대한 구체적인 설명은 생략한다.
커패시터층
(200)
커패시터층(200)은 도전패턴(212, 222, 232, 242, 252)이 각각 형성된 절연 세라믹 시트(210, 220, 230, 240, 250)를 적층하여 형성된다. 상기한 바와 같이, 커패시터층(200)과 인덕터층(100) 사이에는 더미층(500)이 개재된다.
여기서, 절연 세라믹 시트(210, 230, 250)에 형성된 접지용 도전패턴(212, 232, 252)은 단일 패턴으로 형성되어 접지단자(40, 50)에 양단이 전기적으로 연결된다. 또한, 절연 세라믹 시트(220, 240)의 신호회로용 도전패턴(222, 242)은 신호회로용 외부단자(20, 30)에 대응하는 개수로 분리 형성되어 각각 신호회로용 외부단자(20, 30)에 전기적으로 연결된다.
이 실시 예에서는 5개의 세라믹 시트에 의한 적층 구조를 예로 들었지만, 적층 수는 이에 한정되지 않는다.
이 실시 예와 같이 적층구조에 의해 커패시터를 형성하는 커패시터층(200)의 구조는 잘 알려져 있기 때문에 이에 대한 구체적인 설명은 생략한다.
ESD
층(300)
ESD층(300)은 도전패턴(312, 314) 사이에 에어 갭(air gap; 316)이 형성된 절연 세라믹 시트(310)로 구성된다.
ESD층(300)과 커패시터층(200) 사이에는 더미층(500)이 개재되고, ESD층(300)의 최하부면에는 커버층(400)이 적층된다.
ESD층(300)을 구성하는 절연 세라믹 시트(310) 위에는 서로 전기적으로 분리된 도전패턴(312, 314)이 형성된다. 접지 도전패턴(312)는 접지단자(40, 50)에 각각 양단이 전기적으로 연결되고, 신호 도전패턴(314)에는 각각 신호회로용 외부단자(20, 30)이 연결된다.
이들 도전패턴(312, 314) 사이에는 에어 갭(316)이 형성되어 전기적으로 분리되며, ESD를 제거하게 된다. 특히, 에어 갭(316)의 간격을 미세하게 조절함으로써 ESD에 대한 반응성을 높일 수 있다.
본 발명에 따르면, 에어 갭(316)은 도전패턴(312, 314)을 인쇄로 형성할 때 동시에 형성하거나, 일체화된 도전패턴(312, 314)을 인쇄로 형성한 후 레이저 트리밍을 이용하여 형성할 수 있다.
다시 말해, 도 3을 참조하면, 절연 세라믹 시트(310) 위에 접지 도전패턴(312)과 신호 도전패턴(314) 사이에 에어 갭(316)이 형성되도록 분리하여 인쇄하거나, 절연 세라믹 시트(310) 위에 일체화된 도전패턴(312, 314)을 형성하고 레이저 트리밍으로 에어 갭(316)을 형성할 수 있다.
이어 에어 갭(316)을 카본계열의 페이스트로 도포한 후 후공정에서 소성하면, 에어 갭(316)에 도포된 카본계열의 페이스트는 소성 공정에서 제거되어 온전한 에어 갭(316)을 얻을 수 있다. 이와 같이, 소성 공정 전에 카본계열의 페이스트로 에어 갭(316)을 도포함으로써, 소성 공정시 에어 갭(316)이 세라믹 재료의 불순물에 의해 채워지는 것을 방지할 수 있다.
이 실시 예와 같이 에어 갭(316)을 평면상에 형성하거나, 입체상으로 형성할 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 LC 필터의 분해 사시도이고, 도 5는 ESD층(600)을 상세하게 나타낸 도면이다.
도 4와 5를 참조하면, ESD층(600)은 도전패턴(612, 622, 632, 642)이 각각 형성된 절연 세라믹 시트(610, 620, 630, 640)가 적층되어 구성된다.
여기서, 절연 세라믹 시트(610, 630)에 형성된 도전패턴(612, 632)는 단일 패턴으로 양단이 접지단자(40, 50)에 각각 전기적으로 연결된다. 반면, 절연 세라믹 시트(620, 640)에 형성된 도전패턴(622, 642)은 각각 신호회로용 외부단자(20, 30)에 전기적으로 연결된다.
절연 세라믹 시트(620, 640)에는 각각 비어 홀(624, 644)이 형성되는데, 도 전패턴(622, 642)과 도전패턴(612, 632)이 대향하는 위치에 형성되며, 가령 도전패턴(622, 642)의 단부에서 절연 세라믹 시트(620, 640)에 형성된다.
도 6은 비어 홀(624)을 상세하게 나타낸 단면도이다.
도시된 바와 같이, 세라믹 시트(610)에 형성된 도전패턴(612)과 세라믹 시트(620)에 형성된 도전패턴(622)은 비어 홀(624)을 개재하여 대향한다. 따라서, 비어 홀(624)에 의해 유입된 ESD가 적절하게 제거된다.
이 실시 예에서 비어 홀(624, 644)을 형성하기 위해, 먼저 세라믹 시트(620, 640)에 각각 비어 홀(624, 644)을 형성하여 카본 계열의 페이스트를 인쇄법으로 충진한 후 세라믹 시트(620, 640)에 도전패턴(622, 642)을 형성한다. 이후, 세라믹 시트(610, 620, 630, 640)를 적층한 상태에서 소성을 함으로써 비어 홀(624, 644)에 충진된 카본 계열의 페이스트는 제거되며, 결과적으로 도전패턴(612, 622)(632, 642)이 비어 홀(624, 644)을 사이에 두고 대향하게 된다.
이와 같이, 입체적으로 형성된 비어 홀(624, 644)이 ESD를 효과적으로 제거하는 에어 갭의 역할을 한다.
바람직하게, 카본 계열의 페이스트는 셀룰로오스 계열, PVB 계열 또는 폴리이미드 계열 중 어느 하나를 사용하여 형성될 수 있다.
이상에서는 본 발명의 실시 예를 중심으로 설명하였지만, 본 발명의 정신을 벗어나지 않는 범위 내에서 다양한 변경이나 변형을 가할 수 있다. 따라서, 본 발명의 범위는 상기한 실시 예에 국한되어서는 안 되며, 이하에 서술되는 특허청구범 위에 의해 결정되어야 한다.
도 1은 본 발명의 일 실시 예에 따른 ESD 보호 EMI LC 필터의 사시도이다.
도 2는 도 1의 LC 필터의 분해 사시도이다.
도 3은 ESD층(300)을 상세하게 나타낸 도면이다.
도 4는 본 발명의 다른 실시 예에 따른 LC 필터의 분해 사시도이다.
도 5는 ESD층(600)을 상세하게 나타낸 도면이다.
도 6은 비어 홀(624)을 상세하게 나타낸 단면도이다.
Claims (8)
- 삭제
- 신호회로용 외부단자와 전기적으로 연결되는 도전패턴이 형성된 절연 세라믹 시트가 복수 개 적층되고, 각 도전패턴이 비어 홀에 의해 전기적으로 연결되어 코일 형상의 인덕터를 구성하는 인덕터층;접지용 외부단자와 전기적으로 연결되는 접지 도전패턴이 형성된 절연 세라믹 시트와, 상기 신호회로용 외부단자와 전기적으로 연결되는 신호 도전패턴이 형성된 절연 세라믹 시트가 적층되어 구성하는 커패시터층; 및상기 신호회로용 외부단자와 전기적으로 연결되는 신호 도전패턴이 형성된 제 1 절연 세라믹 시트와 상기 접지용 외부단자와 전기적으로 연결되는 접지 도전패턴이 형성된 제 2 절연 세라믹 시트가 적층되어 구성되며, 상기 제 1 절연 세라믹 시트에서 신호 도전패턴과 접지 도전패턴이 대향하는 위치에는 에어 갭으로 작용하는 비어 홀이 형성된 ESD층을 포함하며,상기 인덕터층과 커패시터층 및 ESD층은 적층되는 것을 특징으로 하는 ESD 보호 EMI LC 필터.
- 삭제
- 청구항 2에 있어서,상기 절연 세라믹 시트가 적층되어 소성 공정을 통하여 절연 세라믹 베이스가 형성되며, 상기 절연 세라믹 베이스는 1G 오옴 이상의 절연저항을 갖는 것을 특징으로 하는 ESD 보호 EMI LC 필터.
- 삭제
- 삭제
- 청구항 2에 있어서,상기 비어 홀에 카본계열의 페이스트가 충전되어 상기 신호 도전패턴이 형성된 후 소성 공정을 통하여 상기 페이스트가 제거됨으로써 상기 비어 홀이 형성되는 것을 특징으로 하는 ESD 보호 EMI LC 필터.
- 청구항 7에 있어서,상기 카본계열의 페이스트는 셀룰로오스 계열, PVB 계열 또는 폴리이미드 계열의 페이스트 중 어느 하나인 것을 특징으로 하는 ESD 보호 EMI LC 필터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090121822A KR101082079B1 (ko) | 2009-12-09 | 2009-12-09 | 정전방전 보호 기능을 갖는 이엠아이 엘씨 필터 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090121822A KR101082079B1 (ko) | 2009-12-09 | 2009-12-09 | 정전방전 보호 기능을 갖는 이엠아이 엘씨 필터 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110065007A KR20110065007A (ko) | 2011-06-15 |
| KR101082079B1 true KR101082079B1 (ko) | 2011-11-10 |
Family
ID=44398349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090121822A KR101082079B1 (ko) | 2009-12-09 | 2009-12-09 | 정전방전 보호 기능을 갖는 이엠아이 엘씨 필터 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101082079B1 (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016178524A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178528A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178525A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178529A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178533A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103050762A (zh) * | 2011-10-14 | 2013-04-17 | 钰铠科技股份有限公司 | 积层式滤波器制程 |
| KR101808794B1 (ko) * | 2015-05-07 | 2018-01-18 | 주식회사 모다이노칩 | 적층체 소자 |
| KR20170079094A (ko) * | 2015-12-30 | 2017-07-10 | 삼성전기주식회사 | 공통모드필터 |
| KR102567364B1 (ko) * | 2016-01-27 | 2023-08-16 | 삼성전자주식회사 | 안테나 보조 장치 및 이를 포함하는 전자 장치 |
| CN109950670B (zh) * | 2019-02-22 | 2020-11-17 | 南京理工大学 | 基于ltcc的双端开路耦合线加载短截线超宽带滤波器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060462A (ja) | 2001-08-16 | 2003-02-28 | Murata Mfg Co Ltd | 複合素子 |
| JP2003168945A (ja) | 2001-12-04 | 2003-06-13 | Koa Corp | Ｌｃノイズフィルタおよびその製造方法 |
| KR100849789B1 (ko) * | 2007-02-09 | 2008-07-31 | 삼성전기주식회사 | 정전기 방전 필터 |
-
2009
- 2009-12-09 KR KR1020090121822A patent/KR101082079B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060462A (ja) | 2001-08-16 | 2003-02-28 | Murata Mfg Co Ltd | 複合素子 |
| JP2003168945A (ja) | 2001-12-04 | 2003-06-13 | Koa Corp | Ｌｃノイズフィルタおよびその製造方法 |
| KR100849789B1 (ko) * | 2007-02-09 | 2008-07-31 | 삼성전기주식회사 | 정전기 방전 필터 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016178524A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178528A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178525A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178529A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
| WO2016178533A1 (ko) * | 2015-05-07 | 2016-11-10 | 주식회사 이노칩테크놀로지 | 감전 방지 소자 및 이를 구비하는 전자기기 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110065007A (ko) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101082079B1 (ko) | 정전방전 보호 기능을 갖는 이엠아이 엘씨 필터 | |
| US10135416B2 (en) | Composite electronic component and board having the same | |
| KR101813407B1 (ko) | 복합 전자 부품 및 그 실장 기판 | |
| KR20150135909A (ko) | 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 | |
| JP2010146779A (ja) | 過電圧保護部品 | |
| JP2007214166A (ja) | 複合電子部品およびその製造方法 | |
| WO2005088654A1 (ja) | 静電気対策部品 | |
| US10930435B2 (en) | Multilayer element and LC filter | |
| JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
| KR900005873B1 (ko) | 광대역 주파수 여과를 위한 전기 접속기 | |
| US10122339B2 (en) | Composite electronic component and board having the same | |
| KR102127809B1 (ko) | 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 | |
| JP6626966B2 (ja) | 積層型コンデンサ | |
| KR102053356B1 (ko) | 복합 소자의 제조 방법, 이에 의해 제조된 복합 소자 및 이를 구비하는 전자기기 | |
| JP2005203479A (ja) | 静電気対策部品 | |
| KR100771781B1 (ko) | 저항 내장형 ｅｍｉ 필터 | |
| CN201247691Y (zh) | 积层陶瓷电容器结构 | |
| KR100711092B1 (ko) | 적층형 칩 소자 | |
| KR20190011437A (ko) | 복합 전자 부품 및 그 실장 기판 | |
| KR102127810B1 (ko) | 복합 전자부품, 제조방법, 그 실장 기판 및 포장체 | |
| KR100691156B1 (ko) | 적층형 유전체 필터 | |
| KR100672235B1 (ko) | 바리스터 및 그 제조 방법 | |
| KR20190064436A (ko) | 적층형 필터 | |
| KR20150090445A (ko) | 적층칩 소자 | |
| KR20070090677A (ko) | 적층형 칩 소자 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141104 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151103 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161103 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171101 Year of fee payment: 7 |