JP2003060462A

JP2003060462A - 複合素子

Info

Publication number: JP2003060462A
Application number: JP2001247348A
Authority: JP
Inventors: Naoto Yamaguchi; 直人山口
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2001-08-16
Filing date: 2001-08-16
Publication date: 2003-02-28

Abstract

(57)【要約】【課題】複数の伝送ラインとして用いられる素子が形
成された複合素子において、ライン間のアイソレーショ
ンをとることにより、信号の干渉をなくすことができる
複合素子を得る。【解決手段】誘電体基板１６，２０，２４，２８，３
２，３６，４０，４４，４８，５２，５６，６０，６
４，６８，７２，７６，８０上に、シールド電極１８，
３４，５０，６６，８２、コンデンサ用電極２２，３
８，５４，７０、グランド電極２６，４２，５８，７４
およびインダクタ用電極３０，４６，６２，７８を形成
し、これらの誘電体基板を積層して基体１２を得る。基
体１２の側面に外部電極を形成して必要な電極を接続
し、インダクタが直列に接続され、コンデンサが並列に
接続されたラダー型のローパスフィルタを得る。得られ
たローパスフィルタは、入力インピーダンスと出力イン
ピーダンスの値が異なるものとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複合素子に関
し、特に、たとえば積層体の中に複数のフィルタなどの
素子が形成された複合素子に関する。

【０００２】

【従来の技術】デジタル回路においては、論理値である
（０，１）に対応する電圧が伝送される。このような電
圧は、バスラインなどを介して、ＩＣから別のＩＣに伝
送される。

【０００３】

【発明が解決しようとする課題】しかしながら、高周波
のクロックやデータを伝送するためのバスラインなどの
複数のラインがパラレルに配置されている場合、ライン
間で干渉し、論理が正常に伝送されない状態が発生しや
すかった。

【０００４】また、デジタル回路に用いられるＩＣなど
は、その入力インピーダンスと出力インピーダンスが統
一されていないため、これらのＩＣの間で信号の送受を
行なうために、バスラインに様々な工夫が施されてい
る。たとえば、電圧を正常に伝送させるように、電圧を
スレッシュホールドレベルまで上げるためのプルアップ
抵抗を入れたり、リンギングを防止するために、ダンピ
ング抵抗を直列に挿入したりしていた。しかしながら、
これらの抵抗を入れることにより、回路で消費される電
力が大きくなり、また、これらの抵抗を通過するうちに
パルスの波形なまりが発生しやすかった。そのため、シ
ュミットトリガ回路などの波形成形回路が付加されたバ
スバッファなどを備える必要があった。さらに、静電気
による高電圧がＩＣに伝送され、ＦＥＴやＣ−ＭＯＳ系
ＩＣなどの入力インピーダンスの大きい素子が破壊され
るという問題があった。

【０００５】それゆえに、この発明の主たる目的は、伝
送ラインとして用いられる複数の素子が形成された複合
素子において、ライン間のアイソレーションをとること
により、信号の干渉をなくすことができる複合素子を提
供することである。また、この発明の目的は、このよう
な複合素子において、入力インピーダンスおよび出力イ
ンピーダンスの異なるＩＣ間において正常に電圧を伝送
させることができ、消費電力を小さくすることができ
る、複合素子を提供することである。さらに、この発明
の目的は、高周波成分を抑圧して波形なまりを抑えるこ
とができる、複合素子を提供することである。また、こ
の発明の目的は、静電気による高電圧の影響を小さく
し、ＩＣへの実質的なダメージをなくすことができる、
複合素子を提供することである。

【０００６】

【課題を解決するための手段】この発明は、積層された
複数の誘電体基板と、複数の誘電体基板の少なくとも２
枚に形成されたインダクタ用電極からなるインダクタ
と、複数の誘電体基板の少なくとも２枚に形成されたコ
ンデンサ用電極からなるコンデンサとを組み合わせてな
る複数の素子と、複数の素子同士の間の複数の誘電体基
板に形成されたシールド電極と、入力端および出力端と
を有してなる複合素子であって、入力端の入力インピー
ダンスと出力端の出力インピーダンスとが異なる値を有
することを特徴とする、複合素子である。このような複
合素子において、複数の素子の入力インピーダンスは入
力端に接続される回路の出力インピーダンスに合わせて
設定され、複数の素子の出力インピーダンスは出力端に
接続される回路の入力インピーダンスに合わせて設定さ
れる。また、複数の素子は、入力端と出力端と結ぶ入出
力ラインの直列腕に、１つのインダクタを配置し、か
つ、入出力ラインの並列腕に、一端がグランドに接続さ
れた１つのコンデンサを配置してなるローパスフィルタ
とすることができる。さらに、複数の素子は、入力端と
出力端と結ぶ入出力ラインの直列腕に、１つのコンデン
サを配置し、かつ、入出力ラインの並列腕に、一端がグ
ランドに接続された１つのインダクタを配置してなるハ
イパスフィルタとすることができる。また、複数の素子
は、入力端と出力端と結ぶ入出力ラインの直列腕に、少
なくとも１つのインダクタを配置し、かつ、入出力ライ
ンの並列腕に、一端がグランドに接続された少なくとも
２つのコンデンサを配置してなるローパスフィルタであ
り、入力端と出力端のいずれかに、さらに別のインダク
タを付加することで、入力端の入力インピーダンスと出
力端の出力インピーダンスとを異なる値にしてもよい。
さらに、複数の素子は、入力端と出力端と結ぶ入出力ラ
インの直列腕に、少なくとも１つのコンデンサを配置
し、かつ、入出力ラインの並列腕に、一端がグランドに
接続された少なくとも２つのインダクタを配置してなる
ハイパスフィルタであり、入力端と前記出力端のいずれ
かに、さらに別のコンデンサを付加することで、入力端
の入力インピーダンスと出力端の出力インピーダンスと
を異なる値にしてもよい。

【０００７】積層体内に形成されたインダクタとコンデ
ンサとからなる複数の素子間にシールド電極を形成する
ことにより、各素子間のアイソレーションをとることが
でき、これらの素子を信号伝送用のバスラインとして用
いたときに、ライン間における干渉を防止することがで
きる。また、複合素子に含まれる各素子の入力インピー
ダンスと出力インピーダンスの値を異なる値とすること
により、異なる値の出力インピーダンスと入力インピー
ダンスを有する回路を接続する際に、インピーダンス整
合をとることができる。つまり、複合素子に含まれる素
子の入力端に接続される回路の出力インピーダンスに合
わせて素子の入力インピーダンスを設定し、複合素子に
含まれる素子の出力端に接続される回路の入力インピー
ダンスに合わせて素子の出力インピーダンスを設定する
ことにより、インピーダンス整合をとることができ、消
費電力を小さくすることができる。さらに、複合素子に
含まれる素子をローパスフィルタとすることにより、高
周波成分が除去されて波形なまりを抑えることができ
る。また、複合素子に含まれる素子をハイパスフィルタ
とすることにより、低周波成分からなる静電気による高
電圧を抑圧することができ、素子に接続されるＩＣに高
電圧が入力されないようにすることができる。さらに、
積層体中に形成されたインダクタ用電極によってインダ
クタを形成することにより、Ｑ値の小さいインダクタを
得ることができ、リンギングの発生を抑えることができ
る。

【０００８】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。

【０００９】

【発明の実施の形態】図１は、この発明の複合素子の一
例を示す斜視図である。複合素子１０は、基体１２を含
む。基体１２の側面には、１０個の外部電極１４ａ〜１
４ｊが形成される。外部電極１４ａおよび外部電極１４
ｆは、基体１２の長手方向の対向側面に形成される。ま
た、外部電極１４ｂ〜１４ｅは、基体１２の幅方向の一
方側において、互いに間隔を隔てて形成される。さら
に、外部電極１４ｇ〜１４ｊは、基体１２の幅方向の他
方側において、互いに間隔を隔てて形成される。このと
き、外部電極１４ｂ，１４ｇが対向するように配置さ
れ、外部電極１４ｃ，１４ｈが対向するように配置さ
れ、外部電極１４ｄ，１４ｉが対向するように配置さ
れ、外部電極１４ｅ，１４ｊが対向するように配置され
る。

【００１０】基体１２は、図２に示すように、誘電体基
板１６を含む。誘電体基板１６上には、中央部のほぼ全
面を覆うようにして、シールド電極１８が形成される。
シールド電極１８から誘電体基板１６の長手方向の対向
する辺に向かって、複数の引き出し電極１８ａが形成さ
れる。これらの引き出し電極１８ａは、２つの外部電極
１４ａ，１４ｆに接続される。

【００１１】シールド電極１８上には、別の誘電体基板
２０が積層される。誘電体基板２０上には、コンデンサ
用電極２２が形成される。コンデンサ用電極２２は、誘
電体基板２０の長手方向の一方側に形成される。そし
て、コンデンサ用電極２２から外部電極１４ｊに向かっ
て、引き出し電極２２ａが形成され、この引き出し電極
２２ａが外部電極１４ｊに接続される。

【００１２】コンデンサ用電極２２上には、誘電体基板
２４が積層される。誘電体基板２４上には、シールド電
極１８および引き出し電極１８ａと同様の形状のグラン
ド電極２６および引き出し電極２６ａが形成される。こ
れらの引き出し電極２６ａは、外部電極１４ａ，１４ｆ
に接続される。

【００１３】シールド電極２６上には、誘電体基板２８
が積層される。誘電体基板２８上には、ミアンダライン
状のインダクタ用電極３０が形成される。インダクタ用
電極３０の両端部は、基体１２の長手方向の端部側の外
部電極１４ｅ，１４ｊに接続される。インダクタ用電極
３０上には、誘電体基板３２が積層され、この誘電体基
板３２上にシールド電極３４および引き出し電極３４ａ
が形成される。そして、引き出し電極３４ａが、外部電
極１４ａ，１４ｆに接続される。

【００１４】同様にして、シールド電極に挟まれて、コ
ンデンサ用電極とグランド電極とインダクタ用電極とが
交互に形成される。つまり、シールド電極３４上の誘電
体基板３６にコンデンサ用電極３８が形成され、その引
き出し電極３８ａが外部電極１４ｉに接続される。さら
に、コンデンサ用電極３８上の誘電体基板４０に、グラ
ンド電極４２および引き出し電極４２ａが形成され、引
き出し電極４２ａが外部電極１４ａ，１４ｆに接続され
る。また、グランド電極４２上には誘電体基板４４が積
層され、この誘電体基板４４にミアンダライン状のイン
ダクタ用電極４６が形成される。インダクタ用電極４６
の両端部は、外部電極１４ｄ，１４ｉに接続される。さ
らに、インダクタ用電極４６上に誘電体基板４８が積層
され、この誘電体基板４８にシールド電極５０および引
き出し電極５０ａが形成される。この引き出し電極５０
ａは、外部電極１４ａ，１４ｆに接続される。

【００１５】シールド電極５０上の誘電体基板５２にコ
ンデンサ用電極５４が形成され、その引き出し電極５４
ａが外部電極１４ｈに接続される。さらに、コンデンサ
用電極５４上の誘電体基板５６に、グランド電極５８お
よび引き出し電極５８ａが形成され、引き出し電極５８
ａが外部電極１４ａ，１４ｆに接続される。また、グラ
ンド電極５８上には誘電体基板６０が積層され、この誘
電体基板６０にミアンダライン状のインダクタ用電極６
２が形成される。インダクタ用電極６２の両端部は、外
部電極１４ｃ，１４ｈに接続される。さらに、インダク
タ用電極６２上に誘電体基板６４が積層され、この誘電
体基板６４にシールド電極６６および引き出し電極６６
ａが形成される。この引き出し電極６６ａは、外部電極
１４ａ，１４ｆに接続される。

【００１６】シールド電極６６上の誘電体基板６８にコ
ンデンサ用電極７０が形成され、その引き出し電極７０
ａが外部電極１４ｇに接続される。さらに、コンデンサ
用電極７０上の誘電体基板７２に、グランド電極７４お
よび引き出し電極７４ａが形成され、引き出し電極７４
ａが外部電極１４ａ，１４ｆに接続される。また、グラ
ンド電極７４上には誘電体基板７６が積層され、この誘
電体基板７６にミアンダライン状のインダクタ用電極７
８が形成される。インダクタ用電極７８の両端部は、外
部電極１４ｂ，１４ｇに接続される。さらに、インダク
タ用電極７８上に誘電体基板８０が積層され、この誘電
体基板８０にシールド電極８２および引き出し電極８２
ａが形成される。この引き出し電極８２ａは、外部電極
１４ａ，１４ｆに接続される。なお、図示していない
が、シールド電極８２上には、被覆用の誘電体基板が積
層される。

【００１７】この複合素子１０は、図３に示すように、
外部電極１４ａ，１４ｆが接地用として用いられる。し
たがって、外部電極１４ａ，１４ｆに接続された各シー
ルド電極および各グランド電極が接地される。この複合
素子１０では、外部電極１４ｂ，１４ｇ間にインダクタ
Ｌが形成され、その一端がコンデンサＣを介して接地さ
れる。同様に、外部電極１４ｃ，１４ｈ間、外部電極１
４ｄ，１４ｉ間、外部電極１４ｅ，１４ｊ間にインダク
タＬが形成され、その一端がコンデンサＣを介して接地
される。このように、基体１２の幅方向において対向す
る４組の外部電極が入力端および出力端として用いら
れ、図４に示すように、入力端と出力端とを結ぶ入出力
ラインの直列腕に１つのインダクタＬが接続され、入出
力ラインの並列腕に、一端が接地された１つのコンデン
サＣが接続されたローパスフィルタを得ることができ
る。図４に示す回路は、外部電極１４ｂ，１４ｃ，１４
ｄ，１４ｅが入力端として用いられ、外部電極１４ｇ，
１４ｈ，１４ｉ，１４ｊが出力端として用いられた場合
を示している。

【００１８】このように、この複合素子１０は、入出力
間にインダクタＬが接続され、その入力端側がコンデン
サＣを介して接地された４つのローパスフィルタを有す
るものとなる。このとき、コンデンサ用電極とグランド
電極とインダクタ用電極とで構成される各ローパスフィ
ルタは、シールド電極で挟まれているため、各ローパス
フィルタ間においてアイソレーションをとることができ
る。したがって、複合素子１０内のローパスフィルタを
信号伝送用として用いることにより、各ローパスフィル
タ間における干渉を防止することができる。

【００１９】この複合素子１０に形成されるローパスフ
ィルタは、図４に示すように、入出力ラインの直列腕に
インダクタＬが接続され、その入力端側がコンデンサＣ
を介して接地されているため、入力インピーダンスと出
力インピーダンスとが異なる。したがって、インダクタ
ＬやコンデンサＣの素子値を適当に選択することによ
り、入力インピーダンスおよび出力インピーダンスを調
整することができる。そのため、入出力インピーダンス
の異なるＩＣを接続する際に、信号を送るＩＣの出力イ
ンピーダンスに合わせて複合素子１０の入力インピーダ
ンスを設定し、信号を受けるＩＣの入力インピーダンス
に合わせて複合素子１０の出力インピーダンスを設定す
ることにより、インピータンス整合をとることができ
る。したがって、信号の伝送にあたって損失が少なくな
り、消費電力を小さくすることができる。

【００２０】なお、図４に示す回路では、出力インピー
ダンスが入力インピーダンスより低いローパスフィルタ
となるが、複合素子の１０の入出力を反対にすることに
より、図５に示すように、入出力ラインの直列腕にイン
ダクタＬが接続され、その出力端側がコンデンサＣを介
して接地されたローパスフィルタとすることができる。
このような回路を有するローパスフィルタでは、出力イ
ンピーダンスが入力インピーダンスより高くなる。図５
に示すようなローパスフィルタにおいて、入力インピー
ダンスを１００Ωとし、出力インピーダンスを２００Ω
としたときの周波数特性を図６に示す。

【００２１】また、複合素子１０に内蔵された素子をロ
ーパスフィルタとすることにより、信号の高周波成分を
カットすることができる。したがって、図７（ａ）に示
すように、高周波成分を含んで波形なまりを起こしてい
た従来の場合に比べて、この複合素子１０を用いること
により、図７（ｂ）に示すように、波形なまりのない正
常なパルス波を得ることができる。

【００２２】さらに、この複合素子１０では、誘電体基
板上にインダクタ用電極を形成して積層構造とすること
により、Ｑ値の小さいインダクタを得ることができる。
このようなＱ値の小さいインダクタを用いることによ
り、リンギングの発生を抑えることができる。なお、図
２では、ミアンダライン状のインダクタ用電極を形成し
たが、スパイラル状のインダクタ用電極を形成しても同
様の効果を得ることができる。スパイラル状のインダク
タ用電極を形成する場合には、２つの誘電体基板にイン
ダクタ用電極が形成され、スルーホールなどによって２
つのインダクタ用電極を接続することにより、対向する
外部電極間にインダクタを形成することができる。

【００２３】なお、図８および図９に示すように、入力
端と出力端とを結ぶ入出力ラインの直列腕に２つのイン
ダクタＬ１，Ｌ２を接続し、入出力ラインの並列腕に２
つのコンデンサＣ１，Ｃ２を接続することにより、複合
素子１０内にローパスフィルタを形成してもよい。図８
では、１つのインダクタＬ１と２つのコンデンサＣ１，
Ｃ２とで構成されるπ型回路の出力端側に、インダクタ
Ｌ２が接続されている。また、図９では、１つのインダ
クタＬ２と２つのコンデンサＣ１，Ｃ２とで構成される
π型回路の入力端側にインダクタＬ１が接続されてい
る。

【００２４】さらに、３つ以上のインダクタを入出力ラ
インの直列腕に接続し、これらのインダクタの両側とグ
ランドとの間にコンデンサを接続し、さらに入力端側ま
たは出力端側のいずれかにインダクタを接続することに
よってローパスフィルタを形成してもよい。これらの構
成を有するローパスフィルタにおいても、入力インピー
ダンスと出力インピーダンスとを異なる値とすることが
でき、上述のような効果を得ることができる。

【００２５】また、複合素子１０内に、複数のハイパス
フィルタを形成することもできる。この場合、図１０に
示すように、誘電体基板９０上にシールド電極９２が形
成される。このシールド電極９２の引き出し電極９２ａ
は、外部電極１４ａ，１４ｆに接続される。

【００２６】シールド電極９２上には、別の誘電体基板
９４が積層される。誘電体基板９４の長手方向の一方側
には、コンデンサ用電極９６が形成される。コンデンサ
用電極９６から誘電体基板９４の幅方向の一方側の辺に
向かって引き出し電極９６ａが形成され、この引き出し
電極９６ａが外部電極１４ｅに接続される。さらに、コ
ンデンサ用電極９６上に誘電体基板９８が積層され、こ
の誘電体基板９８に別のコンデンサ用電極１００が形成
される。コンデンサ用電極１００は、下層のコンデンサ
用電極９６に対向する位置に形成される。そして、コン
デンサ用電極１００から誘電体基板９８の幅方向の他方
の辺に向かって引き出し電極１００ａが形成され、引き
出し電極１００ａが、外部電極１４ｊに接続される。

【００２７】さらに、コンデンサ用電極１００上の誘電
体基板１０２には、ミアンダライン状のインダクタ用電
極１０４が形成される。インダクタ用電極１０４の両端
部は、それぞれ外部電極１４ａ，１４ｊに接続される。
インダクタ用電極１０４上に誘電体基板１０６が積層さ
れ、この誘電体基板１０６にシールド電極１０８が形成
される。シールド電極１０８の引き出し電極１０８ａ
は、外部電極１４ａ，１４ｆに接続される。

【００２８】同様にして、シールド電極に挟まれるよう
にして、コンデンサ用電極とインダクタ用電極とが形成
される。つまり、シールド電極１０８上の誘電体基板１
１０にはコンデンサ用電極１１２が形成され、その引き
出し電極１１２ａが外部電極１４ｄに接続される。さら
に、コンデンサ用電極１１２上の誘電体基板１１４には
別のコンデンサ用電極１１６が形成され、その引き出し
電極１１６ａが外部電極１４ｉに接続される。また、コ
ンデンサ用電極１１６上の誘電体基板１１８には、ミア
ンダライン状のインダクタ用電極１２０が形成され、そ
の両端部が外部電極１４ａ，１４ｉに接続される。さら
に、インダクタ用電極１２０上の誘電体基板１２２には
シールド電極１２４が形成され、その引き出し電極１２
４ａが外部電極１４ａ，１４ｆに接続される。

【００２９】シールド電極１２４上の誘電体基板１２６
にはコンデンサ用電極１２８が形成され、その引き出し
電極１２８ａが外部電極１４ｃに接続される。さらに、
コンデンサ用電極１２８上の誘電体基板１３０には別の
コンデンサ用電極１３２が形成され、その引き出し電極
１３２ａが外部電極１４ｈに接続される。また、コンデ
ンサ用電極１３２上の誘電体基板１３４には、ミアンダ
ライン状のインダクタ用電極１３６が形成され、その両
端部が外部電極１４ｆ，１４ｈに接続される。さらに、
インダクタ用電極１３６上の誘電体基板１３８にはシー
ルド電極１４０が形成され、その引き出し電極１４０ａ
が外部電極１４ａ，１４ｆに接続される。

【００３０】シールド電極１４０上の誘電体基板１４２
にはコンデンサ用電極１４４が形成され、その引き出し
電極１４４ａが外部電極１４ｂに接続される。さらに、
コンデンサ用電極１４４上の誘電体基板１４６には別の
コンデンサ用電極１４８が形成され、その引き出し電極
１４８ａが外部電極１４ｇに接続される。また、コンデ
ンサ用電極１４８上の誘電体基板１５０には、ミアンダ
ライン状のインダクタ用電極１５２が形成され、その両
端部が外部電極１４ｆ，１４ｇに接続される。さらに、
インダクタ用電極１５２上の誘電体基板１５４にはシー
ルド電極１５６が形成され、その引き出し電極１５６ａ
が外部電極１４ａ，１４ｆに接続される。なお、図示し
ていないが、シールド電極１５６上には、被覆用の誘電
体基板が積層される。

【００３１】この複合素子１０では、図１１に示すよう
に、基体１２の長手方向の対向側面にある外部電極１４
ａ，１４ｆが接地用として用いられ、これらの外部電極
１４ａ，１４ｆに接続されたシールド電極が接地され
る。そして、外部電極１４ｂ，１４ｇ間にコンデンサＣ
が形成され、その一端がインダクタＬを介して接地され
る。同様にして、外部電極１４ｃ，１４ｈ間、外部電極
１４ｄ，１４ｉ間、外部電極１４ｅ，１４ｊ間にコンデ
ンサＣが形成され、その一端がインダクタＬを介して接
地される。このように、基体１２の幅方向において対向
する４組の外部電極が入力端および出力端として用いら
れ、図１２に示すように、入力端と出力端とを結ぶ入出
力ラインの直列腕に１つのコンデンサＣが接続され、入
出力ラインの並列腕に、一端が接地された１つのインダ
クタＬが接続されたハイパスフィルタを得ることができ
る。図１２に示す回路は、外部電極１４ｇ，１４ｈ，１
４ｉ，１４ｊが入力端として用いられ、外部電極１４
ｂ，１４ｃ，１４ｄ，１４ｅが出力端として用いられた
場合を示している。

【００３２】図１２に示すハイパスフィルタでは、入出
力ラインの直列腕にコンデンサＣが接続され、その入力
端側とグランドとの間にインダクタＬが接続され、出力
インピーダンスが入力インピーダンスより低くなってい
る。しかしながら、外部電極の入出力を逆にすることに
より、図１３に示すように、入出力ラインの直列腕にコ
ンデンサＣが接続され、その出力端側とグランドとの間
にインダクタＬが接続された回路とすることができ、出
力インピーダンスを入力インピーダンスより高くするこ
とができる。したがって、複合素子１０に接続されるＩ
Ｃに合わせて、入力インピーダンスや出力インピーダン
スを調整することができる。

【００３３】このような複数のハイパスフィルタを形成
した複合素子１０においても、各ハイパスフィルタを構
成するコンデンサ用電極とインダクタ用電極とがシール
ド電極で挟まれているため、各ハイパスフィルタ間のア
イソレーションをとることができる。したがって、これ
らのハイパスフィルタを信号伝送用のバスラインとして
用いても、ライン間における干渉を防ぐことができる。

【００３４】また、誘電体基板上にインダクタ用電極を
形成して積層構造とすることにより、Ｑ値の小さいイン
ダクタを得ることができる。このようなＱ値の小さいイ
ンダクタを用いることにより、リンギングの発生を抑え
ることができる。このようなハイパスフィルタを形成す
る場合においても、インダクタ用電極として、スパイラ
ル状の電極を形成することができる。

【００３５】さらに、複合素子１０に形成される素子を
ハイパスフィルタとすることにより、低周波信号が減衰
されるため、静電気による高電圧（ＥＳＤ）が印加され
ても、それが伝達されにくくなる。したがって、この複
合素子１０をＥＳＤ対策用として用いることができる。

【００３６】図１４に示すように、２つのインダクタＬ
１，Ｌ２とコンデンサＣ１とで構成されたπ型回路の出
力端側にコンデンサＣ２を接続したハイパスフィルタに
おいて、各素子Ｌ１，Ｃ１，Ｌ２，Ｃ２の素子値を変え
て、入力側に８ｋＶの電圧を入力し、出力電圧を測定し
た。そして、その結果を表１に示した。また、試料番号
４について、その周波数特性を図１５に示した。

【００３７】

【表１】

【００３８】表１からわかるように、図１４に示すよう
な回路を有するハイパスフィルタにおいて、各素子の素
子値を適当に選択することにより、出力電圧を低くし
て、ＥＳＤの影響を小さくすることができる。

【００３９】このように、２つのインダクタＬ１，Ｌ２
と１つのコンデンサＣ１とで構成されたπ型回路の出力
端側に別のコンデンサＣ２を接続して、ハイパスフィル
タを構成することができる。さらに、図１６に示すよう
に、２つのインダクタＬ１，Ｌ２と１つのコンデンサＣ
２とで構成されるπ型回路の入力端側に、別のコンデン
サＣ１を接続することにより、ハイパスフィルタを構成
してもよい。

【００４０】さらに、３つ以上のコンデンサを入出力ラ
インの直列腕に接続し、これらのコンデンサの両側とグ
ランドとの間にインダクタを接続し、さらに入力端側ま
たは出力端側のいずれかにコンデンサを接続することに
よってハイパスフィルタを形成してもよい。これらの構
成を有するハイパスフィルタにおいても、入力インピー
ダンスと出力インピーダンスとを異なる値とすることが
でき、上述のような効果を得ることができる。

【００４１】

【発明の効果】この発明によれば、複合素子に形成され
るフィルタなどの複数の素子間にシールド電極が形成さ
れているため、これらの素子を信号伝送用のバスライン
などとして用いたときに、ライン間における干渉を防ぐ
ことができる。そのため、信号を正確に伝送させること
ができる。また、複合素子に形成される素子の入力イン
ピーダンスと出力インピーダンスを異なる値にすること
により、出力インピーダンスと入力インピーダンスの異
なるＩＣを接続する際に、インピーダンス整合をとるこ
とができ、消費電力を小さくすることができる。また、
積層構造の複合素子とすることにより、内部に形成され
るインダクタのＱ値を小さいものとすることができ、リ
ンギングの発生を抑えることができる。さらに、複合素
子に形成される素子をローパスフィルタとすることによ
り、高周波成分を除去して、波形なまりを抑えることが
でき、正確な波形のパルスを伝達させることができる。
また、複合素子に形成される素子をハイパスフィルタと
することにより、静電気による高電圧の伝達を抑え、Ｉ
Ｃなどの破壊を防止することができる。

【図面の簡単な説明】

【図１】この発明の複合素子の一例を示す斜視図であ
る。

【図２】図１に示す複合素子において、複数のローパス
フィルタを形成した基体の一例を示す分解斜視図であ
る。

【図３】図２に示す基体を有する複合素子の等価回路図
である。

【図４】図３に示す複合素子の１対の外部電極間に形成
されるローパスフィルタの一例を示す回路図である。

【図５】図４に示すローパスフィルタの入出力を反対に
したときの回路図である。

【図６】図５に示すローパスフィルタにおいて、入力イ
ンピーダンスを１００Ωとし、出力インピーダンスを２
００Ωとしたときの周波数特性を示すグラフである。

【図７】高周波成分を含む信号をローパスフィルタに通
したときの違いを示す波形図である。

【図８】この発明の複合素子の１対の外部電極間に形成
されるローパスフィルタの他の例を示す回路図である。

【図９】この発明の複合素子の１対の外部電極間に形成
されるローパスフィルタのさらに他の例を示す回路図で
ある。

【図１０】図１に示す複合素子において、複数のハイパ
スフィルタを形成した基体の一例を示す分解斜視図であ
る。

【図１１】図１０に示す基体を有する複合素子の等価回
路図である。

【図１２】図１１に示す複合素子の１対の外部電極間に
形成されるハイパスフィルタの一例を示す回路図であ
る。

【図１３】図１２に示すハイパスフィルタの入出力を反
対にしたときの回路図である。

【図１４】この発明の複合素子の１対の外部電極間に形
成されるハイパスフィルタの他の例を示す回路図であ
る。

【図１５】試料番号４に示すハイパスフィルタの周波数
特性を示すグラフである。

【図１６】この発明の複合素子の１対の外部電極間に形
成されるハイパスフィルタのさらに他の例を示す回路図
である。

【符号の説明】

１０複合素子１２基体１４ａ〜１４ｊ外部電極１６，２０，２４，２８，３２，３６，４０，４４誘
電体基板４８，５２，５６，６０，６４，６８，７２，７６，８
０誘電体基板１８，３４，５０，６６，８２シールド電極２６，４２，５８，７４グランド電極２２，３８，５４，７０コンデンサ用電極３０，４６，６２，７８インダクタ用電極９０，９４，９８，１０２，１０６，１１０誘電体基
板１１４，１１８，１２２，１２６，１３０誘電体基板１３４，１３８，１４２，１４６，１５０，１５４誘
電体基板９２，１０８，１２４，１４０，１５６シールド電極９６，１００，１１２，１１６コンデンサ用電極１２８，１３２，１４４，１４８コンデンサ用電極１０４，１２０，１３６，１５２インダクタ用電極

Claims

【特許請求の範囲】

【請求項１】積層された複数の誘電体基板、前記複数の誘電体基板の少なくとも２枚に形成されたイ
ンダクタ用電極からなるインダクタと、前記複数の誘電
体基板の少なくとも２枚に形成されたコンデンサ用電極
からなるコンデンサとを組み合わせてなる複数の素子、前記複数の素子同士の間の前記複数の誘電体基板に形成
されたシールド電極、および入力端および出力端を有し
てなる複合素子であって、前記入力端の入力インピーダンスと前記出力端の出力イ
ンピーダンスとが異なる値を有することを特徴とする、
複合素子。
【請求項２】前記複数の素子の入力インピーダンスは
前記入力端に接続される回路の出力インピーダンスに合
わせて設定され、前記複数の素子の出力インピーダンス
は前記出力端に接続される回路の入力インピーダンスに
合わせて設定される、請求項２に記載の複合素子。
【請求項３】前記複数の素子は、前記入力端と前記出
力端と結ぶ入出力ラインの直列腕に、１つの前記インダ
クタを配置し、かつ、前記入出力ラインの並列腕に、一
端がグランドに接続された１つの前記コンデンサを配置
してなるローパスフィルタであることを特徴とする、請
求項１または請求項２に記載の複合素子。
【請求項４】前記複数の素子は、前記入力端と前記出
力端と結ぶ入出力ラインの直列腕に、１つの前記コンデ
ンサを配置し、かつ、前記入出力ラインの並列腕に、一
端がグランドに接続された１つの前記インダクタを配置
してなるハイパスフィルタであることを特徴とする、請
求項１または請求項２に記載の複合素子。
【請求項５】前記複数の素子は、前記入力端と前記出
力端と結ぶ入出力ラインの直列腕に、少なくとも１つの
前記インダクタを配置し、かつ、前記入出力ラインの並
列腕に、一端がグランドに接続された少なくとも２つの
前記コンデンサを配置してなるローパスフィルタであ
り、前記入力端と前記出力端のいずれかに、さらに別のイン
ダクタを付加することで、前記入力端の入力インピーダ
ンスと前記出力端の出力インピーダンスとを異なる値に
したことを特徴とする、請求項１または請求項２に記載
の複合素子。
【請求項６】前記複数の素子は、前記入力端と前記出
力端と結ぶ入出力ラインの直列腕に、少なくとも１つの
前記コンデンサを配置し、かつ、前記入出力ラインの並
列腕に、一端がグランドに接続された少なくとも２つの
前記インダクタを配置してなるハイパスフィルタであ
り、前記入力端と前記出力端のいずれかに、さらに別のコン
デンサを付加することで、前記入力端の入力インピーダ
ンスと前記出力端の出力インピーダンスとを異なる値に
したことを特徴とする、請求項１または請求項２に記載
の複合素子。