JP2003078378A - 複合素子 - Google Patents

Abstract

(57)【要約】 【課題】 入力インピーダンスおよび出力インピーダン
スの異なる素子間において正常に差動クロックペアを伝
送させることができ、消費電力を小さくすることができ
る複合素子を得る。 【解決手段】 誘電体基板１４，１６，２２，２８，３
０，３４上に、コンデンサ用電極１８，２０，２４，２
６およびインダクタ用電極３２を形成し、これらの誘電
体基板を積層して基体１２を得る。基体１２の側面に外
部電極を形成して必要な電極を接続し、コンデンサが直
列に接続され、インダクタが並列に接続された平衡入出
力のハイパスフィルタを得る。得られたハイパスフィル
タは、入力インピーダンスと出力インピーダンスの値が
異なるものとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、複合素子に関
し、特に、たとえばデジタル回路における差動供給クロ
ック回路などに用いられる複合素子に関する。

【０００２】

【従来の技術】最近のＭＰＵやＤＳＰなどに用いられる
クロックバスでは、取り扱われる信号の高周波化にとも
ない、差動による供給が行なわれている。つまり、極性
を反転させた２つのクロック信号が、２本の配線で伝送
されている。このような差動クロックペアを用いること
により、高い周波数の伝送が可能で、ノイズに強いとい
う特徴を得ることができる。また、デジタル回路におい
ては、論理値である（０，１）に対応する電圧が伝送さ
れる。しかしながら、デジタル回路に用いられるＩＣな
どは、その入力インピーダンスや出力インピーダンスが
統一されていないため、これらのＩＣの間で信号の送受
を行なうために、バスラインに様々な工夫が施されてい
る。たとえば、電圧を正常に伝送させるように、電圧を
スレッシュホールドレベルまで上げるためのプルアップ
抵抗を入れたり、リンギングを防止するために、ダンピ
ング抵抗を直列に挿入したりしていた。

【０００３】

【発明が解決しようとする課題】しかしながら、プルア
ップ抵抗やダンピング抵抗を入れることにより、回路で
消費される電力が大きくなり、また、これらの抵抗を通
過するうちにパルスの波形なまりが発生しやすかった。
そのため、シュミットトリガ回路などの波形成形回路が
付加されたバスバッファなどを備える必要があった。ま
た、静電気による高電圧がＩＣに伝送され、ＦＥＴやＣ
−ＭＯＳ系ＩＣなどの入力インピーダンスの大きい素子
が破壊されるという問題があった。さらに、差動クロッ
クペアを利用する場合に、信号経路の差などによって、
極性が反転された２つのクロック信号の到達時間に差が
生じるスキューが発生し、信号の論理が狂う可能性があ
る。

【０００４】それゆえに、この発明の主たる目的は、差
動クロックペアなどを伝送する平衡線路素子などにおい
て、入力インピーダンスおよび出力インピーダンスの異
なる素子間で正常に電圧を伝送させることができ、消費
電力を小さくすることができる複合素子を提供すること
である。また、この発明の目的は、高周波成分を抑圧し
て波形なまりを抑えることができ、スキューの発生を抑
制することができる複合素子を提供することである。さ
らに、この発明の目的は、静電気による高電圧の影響を
小さくし、ＩＣへの実質的なダメージをなくすことがで
きる複合素子を提供することである。

【０００５】

【課題を解決するための手段】この発明は、積層された
複数の誘電体基板と、複数の誘電体基板の少なくとも１
枚に形成され、インダクタを構成するインダクタ用電極
と、複数の誘電体基板の少なくとも２枚に形成され、第
１および第２のコンデンサを構成するコンデンサ用電極
と、第１および第２の入力端と、第１および第２の出力
端と、を有してなる複合素子であって、第１の入力端と
第１の出力端とを結ぶ第１の入出力ラインの直列腕に１
つの第１のコンデンサを配置し、第２の入力端と第２の
出力端とを結ぶ第２の入出力ラインの直列腕に１つの第
２のコンデンサを配置し、第１の入力端側と第２の入力
端側とを結ぶ並列腕、または第１の出力端側と第２の出
力端側とを結ぶ並列腕に、１つまたは複数のインダクタ
を配置してなるハイパスフィルタを構成することで、第
１および第２の入力端の入力インピーダンスと、第１お
よび第２の出力端の出力インピーダンスとを異ならせた
ことを特徴とする、複合素子である。また、この発明
は、積層された複数の誘電体基板と、複数の誘電体基板
の少なくとも１枚に形成され、第１および第２のインダ
クタを構成するインダクタ用電極と、複数の誘電体基板
の少なくとも２枚に形成され、コンデンサを構成するコ
ンデンサ用電極と、第１および第２の入力端と、第１お
よび第２の出力端と、を有してなる複合素子であって、
第１の入力端と第１の出力端とを結ぶ第１の入出力ライ
ンの直列腕に１つの第１のインダクタを配置し、第２の
入力端と第２の出力端とを結ぶ第２の入出力ラインの直
列腕に１つの第２のインダクタを配置し、第１の入力端
側と第２の入力端側とを結ぶ並列腕、または第１の出力
端側と第２の出力端側とを結ぶ並列腕に、１つまたは複
数のコンデンサを配置してなるローパスフィルタを構成
することで、第１および第２の入力端の入力インピーダ
ンスと、第１および第２の出力端の出力インピーダンス
とを異ならせたことを特徴とする、複合素子である。ま
た、この発明は、積層された複数の誘電体基板と、複数
の誘電体基板の少なくとも１枚に形成され、インダクタ
を構成するインダクタ用電極と、複数の誘電体基板の少
なくとも２枚に形成され、第１、第２および第３のコン
デンサを構成するコンデンサ用電極と、第１および第２
の入力端と、第１および第２の出力端と、を有してなる
複合素子であって、第１の入力端と第１の出力端とを結
ぶ第１の入出力ラインの直列腕に少なくとも１つの第１
のコンデンサを配置し、第２の入力端と第２の出力端と
を結ぶ第２の入出力ラインの直列腕に少なくとも１つの
第２のコンデンサを配置し、第１のコンデンサおよび第
２のコンデンサの両端を結ぶ第１および第２の入出力ラ
インの並列腕のそれぞれに、１つまたは複数のインダク
タを配置することによりハイパスフィルタを構成し、第
１および第２の入力端側の両方、または第１および第２
の出力端側の両方のいずれかに、第３のコンデンサを付
加して、第１および第２の入力端の入力インピーダンス
と、第１および第２の出力端の出力インピーダンスとを
異ならせたことを特徴とする、複合素子である。また、
この発明は、積層された複数の誘電体基板と、複数の誘
電体基板の少なくとも１枚に形成され、第１、第２およ
び第３のインダクタを構成するインダクタ用電極と、複
数の誘電体基板の少なくとも２枚に形成され、コンデン
サを構成するコンデンサ用電極と、第１および第２の入
力端と、第１および第２の出力端と、を有してなる複合
素子であって、第１の入力端と第１の出力端とを結ぶ第
１の入出力ラインの直列腕に少なくとも１つの第１のイ
ンダクタを配置し、第２の入力端と第２の出力端とを結
ぶ第２の入出力ラインの直列腕に少なくとも１つの第２
のインダクタを配置し、第１のインダクタおよび第２の
インダクタの両端を結ぶ第１および第２の入出力ライン
の並列腕のそれぞれに、１つまたは複数のコンデンサを
配置することによりローパスフィルタを構成し、第１お
よび第２の入力端側の両方、または第１および第２の出
力端側の両方のいずれかに、第３のインダクタを付加し
て、第１および第２の入力端の入力インピーダンスと、
第１および第２の出力端の出力インピーダンスとを異な
らせたことを特徴とする、複合素子である。このような
複合素子において、インダクタ用電極およびコンデンサ
用電極が形成された複数の誘電体基板の全体を挟むよう
にして、複数の誘電体基板上に形成された少なくとも２
つのシールド電極を有することが好ましい。ハイパスフ
ィルタを構成した複合素子において、第１の入出力ライ
ンの直列腕に接続された第１のインダクタと、第２の入
出力ラインの直列腕に接続された第２のインダクタと
を、磁気的に結合させることが好ましい。

【０００６】複合素子の入力端の入力インピーダンスと
出力端の出力インピーダンスを異なる値とすることによ
り、異なる値の出力インピーダンスと入力インピーダン
スを有するＩＣを接続する際に、インピーダンス整合を
とることができる。つまり、複合素子の入力端に接続さ
れる回路の出力インピーダンスに合わせてその入力イン
ピーダンスを設定し、出力端に接続される回路の入力イ
ンピーダンスに合わせてその出力インピーダンスを設定
することにより、インピーダンス整合をとることがで
き、消費電力を小さくすることができる。このように、
複合素子の入力インピーダンスと出力インピーダンスの
値を異なるようにするために、入力側と出力側の回路が
異なるようにすることができる。複合素子に形成される
素子をハイパスフィルタとすることにより、低周波成分
からなる静電気による高電圧を抑圧することができ、複
合素子の出力端に接続されるＩＣに高電圧が入力されな
いようにすることができる。また、複合素子に形成され
る素子をローパスフィルタとすることにより、高周波成
分が除去されて波形なまりを抑えることができる。この
とき、第１の入出力ラインに接続されるインダクタと第
２の入出力ラインに接続されるインダクタとの間の磁気
的結合を最適に設計することにより、スキューの発生を
抑えることができる。このような積層型の複合素子にお
いて、インダクタ用電極やコンデンサ用電極が形成され
た誘電体基板の全体をシールド電極で挟むことにより、
外部からのノイズの影響を受けにくくすることができ
る。

【０００７】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。

【０００８】

【発明の実施の形態】図１は、この発明の複合素子の一
例を示す斜視図である。複合素子１０は、基体１２を含
む。基体１２は、図２に示すように、誘電体基板１４を
含む。誘電体基板１４上には、別の誘電体基板１６が積
層される。この誘電体基板１６上には、２つのコンデン
サ用電極１８，２０が形成される。これらのコンデンサ
用電極１８，２０は、誘電体基板１６の幅方向の中央部
に形成される。さらに、これらのコンデンサ用電極１
８，２０は、誘電体基板１６の長手方向に並んで配置さ
れる。これらのコンデンサ用電極１８，２０から誘電体
基板１６の幅方向の一方側に向かって、それぞれ引き出
し電極１８ａ，２０ａが形成される。

【０００９】コンデンサ用電極１８，２０上には、さら
に誘電体基板２２が積層される。誘電体基板２２上に
は、別のコンデンサ用電極２４，２６が形成される。一
方のコンデンサ用電極２４は、誘電体基板１６に形成さ
れたコンデンサ用電極１８に対向する位置に形成され
る。また、他方のコンデンサ用電極２６は、誘電体基板
１６に形成されたコンデンサ用電極２０に対向する位置
に形成される。これらのコンデンサ用電極２４，２６か
らは、誘電体基板２２の幅方向の他方側に向かって、引
き出し電極２４ａ，２６ａが形成される。

【００１０】コンデンサ用電極２４，２６上には、誘電
体基板２８が積層され、さらに別の誘電体基板３０が積
層される。この誘電体基板３０上には、インダクタ用電
極３２が形成される。インダクタ用電極３２の両端は、
コンデンサ用電極１８，２０の引き出し電極１８ａ，２
０ａに対応する位置に引き出される。さらに、インダク
タ用電極３２上には、被覆用の誘電体基板３４が積層さ
れる。

【００１１】この複合素子１０では、基体１２の幅方向
の対向する側面に、外部電極３６ａ，３６ｂ，３６ｃ，
３６ｄが形成される。外部電極３６ａには、コンデンサ
用電極１８の引き出し電極１８ａおよびインダクタ用電
極３２の一端が接続される。また、外部電極３６ｂに
は、コンデンサ用電極２０の引き出し電極２０ａおよび
インダクタ用電極３２の他端が接続される。さらに、外
部電極３６ｃには、コンデンサ用電極２４の引き出し電
極２４ａが接続される。また、外部電極３６ｄには、コ
ンデンサ用電極２６の引き出し電極２６ａが接続され
る。

【００１２】この複合素子１０では、たとえば外部電極
３６ｃ，３６ｄが第１および第２の入力端として用いら
れ、外部電極３６ａ，３６ｂが第１および第２の出力端
として用いられる。この場合、図３に示すように、外部
電極３６ａ，３６ｃを結ぶ第１の入出力ラインの直列腕
に第１のコンデンサＣ１が接続され、外部電極３６ｂ，
３６ｄを結ぶ第２の入出力ラインの直列腕に第２のコン
デンサＣ２が接続され、これらの出力端側の並列腕に、
インダクタＬ１が接続された回路を有する複合素子が得
られる。ここで、第１のコンデンサＣ１は、コンデンサ
用電極１８，２４で形成され、第２のコンデンサＣ２
は、コンデンサ用電極２０，２６で形成される。また、
インダクタＬ１は、インダクタ用電極３２で形成され
る。

【００１３】このように、この複合素子１０では、第１
および第２の入出力ラインの直列腕に第１および第２の
コンデンサＣ１，Ｃ２が形成され、出力端側の並列腕に
インダクタＬ１が形成されることにより、第１および第
２の入力端３６ｃ，３６ｄと第１および第２の出力端３
６ａ，３６ｂとの間に、平衡入出力のハイパスフィルタ
が構成される。

【００１４】この複合素子１０の入力端３６ｃ，３６ｄ
には、たとえば差動クロックペアなどの極性を反転させ
たクロック信号が入力され、伝送線路として用いられ
る。ここで、第１および第２のコンデンサＣ１，Ｃ２
は、２つの入力端側にのみ接続されているため、第１お
よび第２の入力端側の入力インピーダンスと第１および
第２の出力端側の出力インピーダンスとが異なる値を有
する。そのため、入力端側に接続されるクロック信号出
力側のＩＣの出力インピーダンスと複合素子１０の入力
インピーダンスとを合わせることにより、インピーダン
ス整合をとることができる。同様に、複合素子１０の出
力端側に接続されるクロック信号入力側のＩＣの入力イ
ンピーダンスと複合素子１０の出力インピーダンスとを
合わせることにより、インピーダンス整合をとることが
できる。したがって、出力インピーダンスと入力インピ
ーダンスが異なる値を有するＩＣを接続する場合におい
ても、信号の伝送にあたって損失が少なくなり、消費電
力を小さくすることができる。

【００１５】また、誘電体基板上にインダクタ用電極を
形成して積層構造とすることにより、Ｑ値の小さいイン
ダクタを得ることができる。このようなＱ値の小さいイ
ンダクタを用いることにより、リンギングの発生を抑え
ることができる。

【００１６】さらに、ハイパスフィルタとすることによ
り、低周波信号が減衰されるため、静電気による高電圧
（ＥＳＤ）が印加されても、それが伝達されにくくな
る。したがって、この複合素子１０をＥＳＤ対策用とし
て用いることができる。図３に示すような回路におい
て、各素子Ｃ１，Ｃ２，Ｌ１の素子値を変えて、入力側
に８ｋＶの電圧を入力し、出力電圧を測定した。そし
て、その結果を表１に示した。

【００１７】

【表１】

【００１８】表１からわかるように、ハイパスフィルタ
を構成した複合素子１０において、各素子Ｃ１，Ｃ２，
Ｌ１の素子値を適当な値に調整することにより、出力電
圧を低くして、ＥＳＤの影響を小さくすることができ
る。

【００１９】なお、ハイパスフィルタを構成した複合素
子において、図４および図５に示すように、シールド電
極を形成した基体４２を用いた複合素子４０としてもよ
い。図４および図５において、図１および図２に示す構
成と同じものについては、図１および図２と同じ番号を
付した。この複合素子４０では、誘電体基板１４の下層
に、別の誘電体基板４４が積層される。この誘電体基板
４４には、中央部のほぼ全面に、シールド電極４６が形
成される。このシールド電極４６から、誘電体基板４４
の長手方向の対向端部に向かって、引き出し電極４６
ａ，４６ｂが形成される。

【００２０】さらに、誘電体基板３４上には、別の誘電
体基板４８が積層される。この誘電体基板４８上には、
シールド電極４６およびその引き出し電極４６ａ，４６
ｂと対向するようにして、シールド電極５０および引き
出し電極５０ａ，５０ｂが形成される。このシールド電
極５０および引き出し電極５０ａ，５０ｂの上には、被
覆用の誘電体基板５２が積層される。

【００２１】このような基体４２を有する複合素子４０
では、図４に示すように、基体４２の幅方向の対向端部
に、外部電極３６ａ〜３６ｄが形成され、さらに基体４
２の長手方向の対向端部に、外部電極３６ｅ，３６ｆが
形成される。そして、外部電極３６ｅには、シールド電
極４６，５０の引き出し電極４６ａ，５０ａが接続さ
れ、外部電極３６ｆには、シールド電極４６，５０の引
き出し電極４６ｂ，５０ｂが接続される。これらの外部
電極３６ｅ，３６ｆは、接地用として用いられる。この
ように、シールド電極を設けることにより、外部からの
ノイズなどのような電磁的影響を低減することができ
る。

【００２２】また、図６および図７に示すように、イン
ダクタ用電極の中央部から、接地用の引き出し電極を引
き出した構造とすることができる。図６および図７にお
いて、図１、図２、図４、図５と同じ構成のものについ
ては、図１、図２、図４、図５と同じ番号を付した。こ
の複合素子６０に用いられる基体６２では、図５に示す
誘電体基板３０に代えて、別の誘電体基板６４が用いら
れる。誘電体基板６４には、図５に示す誘電体基板３０
と同様に、インダクタ用電極３２が形成される。さら
に、インダクタ用電極３２の中央部から、誘電体基板６
４の長手方向の対向端部に引き出すための引き出し電極
６６が形成される。この引き出し電極６６は、シールド
電極４６，５０が接続された外部電極３６ｅ，３６ｆに
接続される。この複合素子６０は、図８に示すように、
第１および第２の出力端側を結ぶ並列腕に接続されたイ
ンダクタＬ２，Ｌ３の中間部が接地された回路を有する
ものとなる。このような複合素子６０においても、図１
や図４に示す複合素子と同様の効果を得ることができ
る。

【００２３】なお、図１に示す複合素子１０や図４に示
す複合素子４０の外部電極３６ａ，３６ｂを第１および
第２の入力端とし、外部電極３６ｃ，３６ｄを第１およ
び第２の出力端とすることにより、図９に示すように、
第１および第２の入力端側を結ぶ並列腕にインダクタＬ
１が接続された複合素子とすることができる。

【００２４】また、図１０に示すように、第１の入出力
ラインの直列腕に第１のコンデンサＣ５を接続し、第２
の入出力ラインの直列腕に第２のコンデンサＣ６を接続
し、これらのコンデンサＣ５，Ｃ６の両端を結ぶ第１お
よび第２の入出力ラインの並列腕にインダクタＬ４，Ｌ
５を接続した場合において、第１の入力端側に第３のコ
ンデンサＣ３を接続し、第２の入力端側に第３のコンデ
ンサＣ４を接続した複合素子とすることもできる。

【００２５】さらに、図１１に示すように、第１の入出
力ラインの直列腕に第１のコンデンサＣ７を接続し、第
２の入出力ラインの直列腕に第２のコンデンサＣ８を接
続し、これらのコンデンサＣ７，Ｃ８の両端を結ぶ第１
および第２の入出力ラインの並列腕にインダクタＬ６，
Ｌ７を接続した場合において、第１の出力端側に第３の
コンデンサＣ９を接続し、第２の出力端側に第３のコン
デンサＣ１０を接続した複合素子とすることもできる。

【００２６】さらに、２つ以上の第１のコンデンサを第
１の入出力ラインの直列腕に接続し、２つ以上の第２の
コンデンサを第２の入出力ラインの直列腕に接続し、こ
れらの第１および第２のコンデンサの両端を結ぶ第１お
よび第２の入出力ラインの並列腕のそれぞれにインダク
タを接続し、第１および第２の入力端側の両方、または
第１および第２の出力端側の両方のいずれかに第３のコ
ンデンサを接続することによってハイパスフィルタを形
成してもよい。これらの構成を有するハイパスフィルタ
においても、入力インピーダンスと出力インピーダンス
とを異なる値とすることができ、上述のような効果を得
ることができる。これらの回路は、複合素子に接続され
るＩＣなどの種類に対応して、適宜選択することができ
る。

【００２７】また、図１２に示すように、ローパスフィ
ルタを形成した複合素子７０とすることができる。この
場合、図１３に示すような基体７２が用いられる。この
基体７２は、誘電体基板７４を含み、この誘電体基板７
４上に別の誘電体基板７６が積層される。この誘電体基
板７６上には、２つのコンデンサ用電極７８，８０が長
手方向に並んで形成される。これらのコンデンサ用電極
７８，８０から、誘電体基板７６の幅方向の一方側に向
かって、引き出し電極７８ａ，８０ａが形成される。

【００２８】コンデンサ用電極７８，８０上には、誘電
体基板８２が積層される。この誘電体基板８２上には、
直線状のコンデンサ用電極８４が形成される。コンデン
サ用電極８４は、誘電体基板７６に形成されたコンデン
サ用電極７８，８０の両方に対向するように形成され
る。

【００２９】さらに、コンデンサ用電極８４上には、誘
電体基板８６が積層され、その上に誘電体基板８８が積
層される。この誘電体基板８８上には、２つのインダク
タ用電極９０，９２が形成される。インダクタ用電極９
０，９２は、誘電体基板８８の幅方向の両端を結ぶよう
に形成される。そして、インダクタ用電極９０，９２の
中央部が互いに近接するように折り曲げられ、この部分
で磁気的な結合が得られる。さらに、インダクタ用電極
９０，９２上には、被覆用の誘電体基板９４が積層され
る。

【００３０】この複合素子７０の基体７２には、図１２
に示すように、外部電極３６ａ〜３６ｄが形成される。
そして、外部電極３６ａには、コンデンサ用電極７８の
引き出し電極７８ａおよびインダクタ用電極９０の一端
が接続される。また、外部電極３６ｂには、コンデンサ
用電極８０の引き出し電極８０ａおよびインダクタ用電
極９２の一端が接続される。さらに、外部電極３６ｃに
は、インダクタ用電極９０の他端が接続される。また、
外部電極３６ｄには、インダクタ用電極９２の他端が接
続される。

【００３１】この複合素子７０では、たとえば外部電極
３６ｃ，３６ｄが第１および第２の入力端として用いら
れ、外部電極３６ａ，３６ｂが第１および第２の出力端
として用いられる。この場合、図１４に示すように、外
部電極３６ａ，３６ｃを結ぶ第１の入出力ラインの直列
腕に第１のインダクタＬ８が接続され、外部電極３６
ｂ，３６ｄを結ぶ第２の入出力ラインの直列腕に第２の
インダクタＬ９が接続され、これらの出力端側の並列腕
にコンデンサＣ１１，Ｃ１２が接続された回路を有する
複合素子が得られる。そして、第１および第２のインダ
クタＬ８，Ｌ９は、互いに磁気的に結合している。ここ
で、インダクタＬ８は、インダクタ用電極９０で形成さ
れ、インダクタＬ９は、インダクタ用電極９２で形成さ
れる。また、コンデンサＣ１１は、コンデンサ用電極７
８，８４で形成され、コンデンサＣ１２は、コンデンサ
用電極８０，８４で形成される。

【００３２】このように、この複合素子７０では、第１
および第２の入出力ラインの直列腕に第１および第２の
インダクタＬ８，Ｌ９が形成され、出力端側の並列腕に
コンデンサＣ１１，Ｃ１２が形成されることにより、第
１および第２の入力端３６ｃ，３６ｄと第１および第２
の出力端３６ａ，３６ｂとの間に、平衡入出力のローパ
スフィルタが構成される。

【００３３】この複合素子７０においても、インダクタ
Ｌ８，Ｌ９が、２つの入力端側にのみ接続されているた
め、第１および第２の入力端側の入力インピーダンスと
第１および第２の出力端側の出力インピーダンスとが異
なる値を有する。そのため、入力端側に接続されるクロ
ック信号出力用のＩＣの出力インピーダンスと複合素子
７０の入力インピーダンスとを合わせることにより、イ
ンピーダンス整合をとることができる。同様に、複合素
子７０の出力端側に接続されるクロック信号入力側のＩ
Ｃの入力インピーダンスと複合素子７０の出力インピー
ダンスとを合わせることにより、インピーダンス整合を
とることができる。したがって、出力インピーダンスと
入力インピーダンスが異なる値を有するＩＣを接続する
場合においても、信号の伝送にあたって損失が少なくな
り、消費電力を小さくすることができる。

【００３４】また、誘電体基板上にインダクタ用電極を
形成して積層構造とすることにより、Ｑ値の小さいイン
ダクタを得ることができる。このようなＱ値の小さいイ
ンダクタを用いることにより、リンギングの発生を抑え
ることができる。

【００３５】さらに、ローパスフィルタとすることによ
り、高周波成分をカットすることができる。そのため、
高周波成分を含んで波形なまりを起こしていた従来の場
合に比べて、この複合素子７０を用いることにより、波
形なまりのない正常なパルス波を得ることができる。

【００３６】また、複合素子７０をローパスフィルタと
し、インダクタＬ８，Ｌ９間の磁気結合Ｍ１を最適に設
計することにより、差動クロックペアのスキューを抑制
することができる。従来においては、図１５に示すよう
に、極性の反転したクロック信号の到達時間に差が生
じ、クロック波形にずれが生じている。しかしながら、
この複合素子７０を用いれば、図１６に示すように、ク
ロック信号の到達時間に差がなく、クロック波形にずれ
が生じていない。なお、インダクタＬ８，Ｌ９間の磁気
結合Ｍ１の調整は、たとえばインダクタ用電極９０，９
２の対向する部分の長さや間隔を調整することにより可
能である。

【００３７】このようなローパスフィルタを構成した複
合素子においても、図１７および図１８に示すように、
シールド電極を形成することができる。図１７および図
１８において、図１２および図１３と同じ構成のものに
ついては、図１２および図１３と同じ番号を付した。こ
の複合素子１００に用いられる基体１０２では、図１８
に示すように、誘電体基板７４の下層側に、別の誘電体
基板１０４が積層される。この誘電体基板１０４の中央
部のほぼ全面に、シールド電極１０６が形成される。こ
のシールド電極１０６から、誘電体基板１０４の長手方
向の両端に向かって、引き出し電極１０６ａ，１０６ｂ
が形成される。また、誘電体基板９４上には、別の誘電
体基板１０８が積層される。この誘電体基板１０８上に
は、シールド電極１０６および引き出し電極１０６ａ，
１０６ｂに対向するようにして、シールド電極１１０お
よび引き出し電極１１０ａ，１１０ｂが形成される。こ
のシールド電極１１０上には、被覆用の誘電体基板１１
２が積層される。

【００３８】この複合素子１００の基体１０２には、図
１７に示すように、外部電極３６ａ〜３６ｆが形成さ
れ、シールド電極１０６の引き出し電極１０６ａ，１０
６ｂおよびシールド電極１１０の引き出し電極１１０
ａ，１１０ｂが、外部電極３６ｅ，３６ｆに接続され
る。このようなシールド電極１０６，１１０を形成する
ことにより、外部からのノイズなどの電磁的影響を抑制
することができる。

【００３９】なお、図１２に示す複合素子７０や図１７
に示す複合素子１００の外部電極３６ａ，３６ｂを第１
および第２の入力端とし、外部電極３６ｃ，３６ｄを第
１および第２の出力端とすることにより、図１９に示す
ように、第１および第２の入力端側を結ぶ並列腕にコン
デンサＣ１１，Ｃ１２が接続された複合素子とすること
ができる。

【００４０】また、図２０に示すように、第１の入出力
ラインの直列腕に第１のインダクタＬ１２を接続し、第
２の入出力ラインの直列腕に第２のインダクタＬ１３を
接続し、これらのインダクタＬ１２，Ｌ１３の両端を結
ぶ第１および第２の入出力ラインの並列腕にコンデンサ
Ｃ１３，Ｃ１４，Ｃ１５，Ｃ１６を接続した場合におい
て、第１の入力端側に第３のインダクタＬ１０を接続
し、第２の入力端側に第３のインダクタＬ１１を接続し
た複合素子とすることもできる。このような複合素子に
おいても、インダクタＬ１０，Ｌ１１間の磁気結合Ｍ２
およびインダクタＬ１２，Ｌ１３間の磁気結合Ｍ３を最
適に設計することにより、差動クロックペアのスキュー
を抑制することができる。

【００４１】さらにた、図２１に示すように、第１の入
出力ラインの直列腕に第１のインダクタＬ１４を接続
し、第２の入出力ラインの直列腕に第２のインダクタＬ
１５を接続し、これらのインダクタＬ１４，Ｌ１５の両
端を結ぶ第１および第２の入出力ラインの並列腕にコン
デンサＣ１７，Ｃ１８，Ｃ１９，Ｃ２０を接続した場合
において、第１の出力端側に第３のインダクタＬ１６を
接続し、第２の出力端側に第３のインダクタＬ１７を接
続した複合素子とすることもできる。このような複合素
子においても、インダクタＬ１４，Ｌ１５間の磁気結合
Ｍ４およびインダクタＬ１６，Ｌ１７間の磁気結合Ｍ５
を最適に設計することにより、差動クロックペアのスキ
ューを抑制することができる。これらの回路は、複合素
子に接続されるＩＣなどの種類に対応して、適宜選択す
ることができる。

【００４２】さらに、２つ以上の第１のインダクタを第
１の入出力ラインの直列腕に接続し、２つ以上の第２の
インダクタを第２の入出力ラインの直列腕に接続し、第
１および第２のインダクタの両側を結ぶ入出力ラインの
並列腕のそれぞれにコンデンサを接続し、第１および第
２の入力端側の両方、または第１および第２の出力端側
の両方のいずれかに第３のインダクタを接続することに
よってローパスフィルタを形成してもよい。これらの構
成を有するローパスフィルタにおいても、入力インピー
ダンスと出力インピーダンスとを異なる値とすることが
でき、上述のような効果を得ることができる。

【００４３】

【発明の効果】この発明によれば、差動クロックペアな
どのような信号を伝送する平衡系伝送線路として用いら
れる複合素子において、出力インピーダンスと入力イン
ピーダンスの異なるＩＣを接続する際に、インピーダン
ス整合をとることができ、消費電力を小さくすることが
できる。また、積層構造の複合素子とすることにより、
インダクタのＱ値を小さいものとすることができ、リン
ギングの発生を抑えることができる。さらに、複合素子
をハイパスフィルタとすることにより、静電気による高
電圧の伝達を抑え、ＩＣなどの破壊を防止することがで
きる。また、複合素子をローパスフィルタとすることに
より、高周波成分を除去して、波形なまりを抑えること
ができ、正確な波形のパルスを伝達させることができ
る。このとき、２つの入出力ラインの直列腕に接続され
るインダクタの磁気結合を最適に設計することにより、
スキューの発生を抑制することができる。

【図面の簡単な説明】

【図１】この発明の複合素子の一例を示す斜視図であ
る。

【図２】図１に示す複合素子の基体を示す分解斜視図で
ある。

【図３】図１に示す複合素子の等価回路図である。

【図４】この発明の複合素子の他の例を示す斜視図であ
る。

【図５】図４に示す複合素子の基体を示す分解斜視図で
ある。

【図６】この発明の複合素子のさらに他の例を示す斜視
図である。

【図７】図６に示す複合素子の基体を示す分解斜視図で
ある。

【図８】図６に示す複合素子の等価回路図である。

【図９】図１または図４に示す複合素子の入出力端を逆
にして用いた場合を示す等価回路図である。

【図１０】ハイパスフィルタとして用いられる複合素子
の他の例を示す等価回路図である。

【図１１】ハイパスフィルタとして用いられる複合素子
のさらに他の例を示す等価回路図である。

【図１２】この発明の複合素子の別の例を示す斜視図で
ある。

【図１３】図１２に示す複合素子の基体を示す分解斜視
図である。

【図１４】図１２に示す複合素子の等価回路図である。

【図１５】従来の線路を用いて差動クロックペアを伝送
したときの波形図である。

【図１６】図１２に示す複合素子を用いて差動クロック
ペアを伝送したときの波形図である。

【図１７】この発明の複合素子のさらに別の例を示す斜
視図である。

【図１８】図１７に示す複合素子の基体を示す分解斜視
図である。

【図１９】図１２または図１７に示す複合素子の入出力
端を逆にして使用した場合を示す等価回路図である。

【図２０】ローパスフィルタとして用いられる複合素子
の他の例を示す等価回路図である。

【図２１】ローパスフィルタとして用いられる複合素子
のさらに他の例を示す等価回路図である。

【符号の説明】

１０，４０，６０，７０，１００ 複合素子 １２，４２，６２，７２，１０２ 基体 １４，１６，２２，２８，３０，３４ 誘電体基板 １８，２０，２４，２６ コンデンサ用電極 ３２ インダクタ用電極 ３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３６ｆ 外
部電極 ４４，４８，５２，６４ 誘電体基板 ４６，５０ シールド電極 ７４，７６，８２，８６，８８，９４ 誘電体基板 ７８，８０，８４ コンデンサ用電極 ９０，９２ インダクタ用電極 １０４，１０８，１１２ 誘電体基板 １０６，１１０ シールド電極

Claims (6)

【特許請求の範囲】
1. 【請求項１】 積層された複数の誘電体基板、 前記複数の誘電体基板の少なくとも１枚に形成され、イ
   ンダクタを構成するインダクタ用電極、 前記複数の誘電体基板の少なくとも２枚に形成され、第
   １および第２のコンデンサを構成するコンデンサ用電
   極、および第１および第２の入力端と、第１および第２
   の出力端と、を有してなる複合素子であって、 前記第１の入力端と前記第１の出力端とを結ぶ第１の入
   出力ラインの直列腕に１つの前記第１のコンデンサを配
   置し、 前記第２の入力端と前記第２の出力端とを結ぶ第２の入
   出力ラインの直列腕に１つの前記第２のコンデンサを配
   置し、 前記第１の入力端側と前記第２の入力端側とを結ぶ並列
   腕、または前記第１の出力端側と前記第２の出力端側と
   を結ぶ並列腕に、１つまたは複数の前記インダクタを配
   置してなるハイパスフィルタを構成することで、前記第
   １および第２の入力端の入力インピーダンスと、前記第
   １および第２の出力端の出力インピーダンスとを異なら
   せたことを特徴とする、複合素子。
2. 【請求項２】 積層された複数の誘電体基板、 前記複数の誘電体基板の少なくとも１枚に形成され、第
   １および第２のインダクタを構成するインダクタ用電
   極、 前記複数の誘電体基板の少なくとも２枚に形成され、コ
   ンデンサを構成するコンデンサ用電極、および第１およ
   び第２の入力端と、第１および第２の出力端と、を有し
   てなる複合素子であって、 前記第１の入力端と前記第１の出力端とを結ぶ第１の入
   出力ラインの直列腕に１つの前記第１のインダクタを配
   置し、 前記第２の入力端と前記第２の出力端とを結ぶ第２の入
   出力ラインの直列腕に１つの前記第２のインダクタを配
   置し、 前記第１の入力端側と前記第２の入力端側とを結ぶ並列
   腕、または前記第１の出力端側と前記第２の出力端側と
   を結ぶ並列腕に、１つまたは複数の前記コンデンサを配
   置してなるローパスフィルタを構成することで、前記第
   １および第２の入力端の入力インピーダンスと、前記第
   １および第２の出力端の出力インピーダンスとを異なら
   せたことを特徴とする、複合素子。
3. 【請求項３】 積層された複数の誘電体基板、 前記複数の誘電体基板の少なくとも１枚に形成され、イ
   ンダクタを構成するインダクタ用電極、 前記複数の誘電体基板の少なくとも２枚に形成され、第
   １、第２および第３のコンデンサを構成するコンデンサ
   用電極、および第１および第２の入力端と、第１および
   第２の出力端と、を有してなる複合素子であって、 前記第１の入力端と前記第１の出力端とを結ぶ第１の入
   出力ラインの直列腕に少なくとも１つの前記第１のコン
   デンサを配置し、 前記第２の入力端と前記第２の出力端とを結ぶ第２の入
   出力ラインの直列腕に少なくとも１つの前記第２のコン
   デンサを配置し、 前記第１のコンデンサおよび前記第２のコンデンサの両
   端を結ぶ前記第１および第２の入出力ラインの並列腕の
   それぞれに、１つまたは複数の前記インダクタを配置す
   ることによりハイパスフィルタを構成し、 前記第１および第２の入力端側の両方、または前記第１
   および第２の出力端側の両方のいずれかに、前記第３の
   コンデンサを付加して、前記第１および第２の入力端の
   入力インピーダンスと、前記第１および第２の出力端の
   出力インピーダンスとを異ならせたことを特徴とする、
   複合素子。
4. 【請求項４】 積層された複数の誘電体基板、 前記複数の誘電体基板の少なくとも１枚に形成され、第
   １、第２および第３のインダクタを構成するインダクタ
   用電極、 前記複数の誘電体基板の少なくとも２枚に形成され、コ
   ンデンサを構成するコンデンサ用電極、および第１およ
   び第２の入力端と、第１および第２の出力端と、を有し
   てなる複合素子であって、 前記第１の入力端と前記第１の出力端とを結ぶ第１の入
   出力ラインの直列腕に少なくとも１つの前記第１のイン
   ダクタを配置し、 前記第２の入力端と前記第２の出力端とを結ぶ第２の入
   出力ラインの直列腕に少なくとも１つの前記第２のイン
   ダクタを配置し、 前記第１のインダクタおよび前記第２のインダクタの両
   端を結ぶ前記第１および第２の入出力ラインの並列腕の
   それぞれに、１つまたは複数の前記コンデンサを配置す
   ることによりローパスフィルタを構成し、 前記第１および第２の入力端側の両方、または前記第１
   および第２の出力端側の両方のいずれかに、前記第３の
   インダクタを付加して、前記第１および第２の入力端の
   入力インピーダンスと、前記第１および第２の出力端の
   出力インピーダンスとを異ならせたことを特徴とする、
   複合素子。
5. 【請求項５】 前記インダクタ用電極および前記コンデ
   ンサ用電極が形成された前記複数の誘電体基板の全体を
   挟むようにして、前記複数の誘電体基板上に形成された
   少なくとも２つのシールド電極を有することを特徴とす
   る、請求項１ないし請求項４のいずれかに記載の複合素
   子。
6. 【請求項６】 前記第１の入出力ラインの直列腕に接続
   された前記第１のインダクタと、前記第２の入出力ライ
   ンの直列腕に接続された前記第２のインダクタとが、磁
   気的に結合したことを特徴とする、請求項２または請求
   項４に記載の複合素子。