JP5547345B2 - コモンモードフィルタ - Google Patents
コモンモードフィルタ Download PDFInfo
- Publication number
- JP5547345B2 JP5547345B2 JP2013518894A JP2013518894A JP5547345B2 JP 5547345 B2 JP5547345 B2 JP 5547345B2 JP 2013518894 A JP2013518894 A JP 2013518894A JP 2013518894 A JP2013518894 A JP 2013518894A JP 5547345 B2 JP5547345 B2 JP 5547345B2
- Authority
- JP
- Japan
- Prior art keywords
- common mode
- mode filter
- circuit
- terminal
- external terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0138—Electrical filters or coupling circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/42—Balance/unbalance networks
- H03H7/425—Balance-balance networks
- H03H7/427—Common-mode filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/28—Reducing interference caused by currents induced in cable sheathing or armouring
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0153—Electrical filters; Controlling thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/06—Frequency selective two-port networks including resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
Description
本開示は、コモンモードフィルタに関し、特に、インダクタ、コンデンサ、抵抗を具備するコモンモードフィルタにおいて、デエンファシス機能を獲得しつつ、コモンモードノイズ除去能力、インピーダンス整合などを高めることに関する。
近年、データ量の増大に伴い、HDMI(High Definition Multi-media Interface)やUSB(Universal Serial Bus)などの高速シリアルインターフェースが広く普及してきている。高速シリアルインターフェースでは、高速化、高ノイズ耐性、低ノイズ化の観点から差動伝送技術が採用されており、セットシステムなどに組み込む場合、さらに高ノイズ耐性、低ノイズ化を図るためにノイズ対策部品としてコモンモードフィルタが広く使用されている。
コモンモードフィルタの特徴としては、コモンモードノイズ除去能力を基本として、高速化に向けた高周波特性を高めた差動伝送特性(差動伝送波形に影響を与えない)、差動伝送線路へ整合したインピーダンス整合特性などがあげられる。
従来、コモンモードフィルタのコモンモードノイズ除去能力を向上させる技術としては、特許文献1に示すように、終端回路を具備したコモンモードフィルタの構成が提案されている。
しかしながら、この構成では、コモンモードフィルタ以降の線路がスタブとなってみえるため、インピーダンスが整合しておらず、高速化に不向きという課題を有している。また、差動伝送特性は、極力差動伝送波形に影響を与えないよう配慮されているだけであり、ケーブルなどの伝送線路の減衰、群位相特性を考慮して、それを補うような機能を有していることはない。
本開示の目的は以上の問題点を解決し、差動伝送波形を補正するイコライズ機能を有しつつ、コモンモードノイズ除去能力を飛躍的に高め、また、伝送波形に影響を与えないインピーダンス整合も図ることができるコモンモードフィルタを提供することにある。
本開示に係るコモンモードフィルタは、第1及び第2の外部端子にそれぞれ接続された第1及び第2の端子からなる第1の端子対と、第3及び第4の外部端子にそれぞれ接続された第3及び第4の端子からなる第2の端子対とを有し、コモンモードノイズを除去する少なくとも1つのコモンモードフィルタ部を備えたコモンモードフィルタにおいて、
前記コモンモードフィルタ部の第1の端子対と並列に接続されたインダクタ回路であって、互いに直列に接続された少なくとも2つのインダクタを含む前記インダクタ回路と、
前記少なくとも2つのインダクタの接続点に接続された第5の外部端子とを備え、
前記第5の外部端子は直接的に又は間接的に接地されたことを特徴とする。
前記コモンモードフィルタ部の第1の端子対と並列に接続されたインダクタ回路であって、互いに直列に接続された少なくとも2つのインダクタを含む前記インダクタ回路と、
前記少なくとも2つのインダクタの接続点に接続された第5の外部端子とを備え、
前記第5の外部端子は直接的に又は間接的に接地されたことを特徴とする。
また、別の開示に係るコモンモードフィルタは、第1及び第2の外部端子にそれぞれ接続された第1及び第2の端子からなる第1の端子対と、第3及び第4の外部端子にそれぞれ接続された第3及び第4の端子からなる第2の端子対とを有し、コモンモードノイズを除去する少なくとも1つのコモンモードフィルタ部を備えたコモンモードフィルタにおいて、
前記コモンモードフィルタ部の第1の端子対と前記第1及び第2の外部端子との間に接続されたフィルタ回路を備え、
前記フィルタ回路は、
前記コモンモードフィルタ部の第1の端子と、前記第1の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第1のリアクタンス回路と、
前記コモンモードフィルタ部の第2の端子と、前記第2の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第2のリアクタンス回路と、
前記第1のリアクタンス回路の2つの抵抗の接続点と、第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第3のリアクタンス回路と、
前記第2のリアクタンス回路の2つの抵抗の接続点と、前記第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第4のリアクタンス回路とを備え、
前記第5の外部端子は直接的に又は間接的に接地されたことを特徴とする。
前記コモンモードフィルタ部の第1の端子対と前記第1及び第2の外部端子との間に接続されたフィルタ回路を備え、
前記フィルタ回路は、
前記コモンモードフィルタ部の第1の端子と、前記第1の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第1のリアクタンス回路と、
前記コモンモードフィルタ部の第2の端子と、前記第2の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第2のリアクタンス回路と、
前記第1のリアクタンス回路の2つの抵抗の接続点と、第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第3のリアクタンス回路と、
前記第2のリアクタンス回路の2つの抵抗の接続点と、前記第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第4のリアクタンス回路とを備え、
前記第5の外部端子は直接的に又は間接的に接地されたことを特徴とする。
従って、本開示に係るコモンモードフィルタによれば、前記接地された外部端子を備えたので、コモンモード成分が逃げるパスができるため、さらに、イコライズ機能に追加して低域のコモンモードノイズ除去能力を高めることが可能となる。
また、別の開示に係るコモンモードフィルタによれば、前記コモンモードフィルタ部の第1の端子対と前記第1及び第2の外部端子との間に接続されたフィルタ回路を備え、前記フィルタ回路は、
前記コモンモードフィルタ部の第1の端子と、前記第1の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第1のリアクタンス回路と、前記コモンモードフィルタ部の第2の端子と、前記第2の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第2のリアクタンス回路と、
前記第1のリアクタンス回路の2つの抵抗の接続点と、第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第3のリアクタンス回路と、
前記第2のリアクタンス回路の2つの抵抗の接続点と、前記第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第4のリアクタンス回路とを備え、前記第5の外部端子は直接的に又は間接的に接地される。これにより、上述の作用効果に加えて、さらに両方向からのインピーダンス整合を図ることが可能となる。
前記コモンモードフィルタ部の第1の端子と、前記第1の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第1のリアクタンス回路と、前記コモンモードフィルタ部の第2の端子と、前記第2の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第2のリアクタンス回路と、
前記第1のリアクタンス回路の2つの抵抗の接続点と、第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第3のリアクタンス回路と、
前記第2のリアクタンス回路の2つの抵抗の接続点と、前記第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第4のリアクタンス回路とを備え、前記第5の外部端子は直接的に又は間接的に接地される。これにより、上述の作用効果に加えて、さらに両方向からのインピーダンス整合を図ることが可能となる。
以下、本開示に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。また、以下の実施形態においては、原則として、8B10B符号化信号用のコモンモードフィルタについては説明しており、例外として、実施形態6における図6、図18A及び図18Bのみ64B66B符号化信号用のコモンモードフィルタについて説明している。
(実施形態1)
図1は本開示の実施形態1に係るコモンモードフィルタ100の構成を示す回路図である。図1において、本実施形態に係るイコライズ機能付きコモンモードフィルタ100は、コモンモードフィルタ部101とインダクタ102とを備えて構成される。コモンモードフィルタ100において、コモンモードフィルタ部101は、所定のコア又は磁心101cに巻回された1対のコイル101a,101bからなり、その一方の端子対と並列にインダクタ102を接続するとともに、その一方の端子対の第1及び第2の端子はそれぞれ外部端子1,2(以下、外部端子対T1という。)に接続され、その他方の端子対の第3及び第4の端子はそれぞれ外部端子3,4(以下、外部端子対T2という。)に接続される。
図1は本開示の実施形態1に係るコモンモードフィルタ100の構成を示す回路図である。図1において、本実施形態に係るイコライズ機能付きコモンモードフィルタ100は、コモンモードフィルタ部101とインダクタ102とを備えて構成される。コモンモードフィルタ100において、コモンモードフィルタ部101は、所定のコア又は磁心101cに巻回された1対のコイル101a,101bからなり、その一方の端子対と並列にインダクタ102を接続するとともに、その一方の端子対の第1及び第2の端子はそれぞれ外部端子1,2(以下、外部端子対T1という。)に接続され、その他方の端子対の第3及び第4の端子はそれぞれ外部端子3,4(以下、外部端子対T2という。)に接続される。
図12Aは従来例に係るコモンモードフィルタ(コモンモードフィルタ部101のみ)の差動モード透過係数Sdd21の周波数特性を示すスペクトル図であり、図12Bは図1のコモンモードフィルタ100の差動モード透過係数Sdd21の周波数特性を示すスペクトル図である。図12Bから明らかなように、1.5GHz以下の特性が徐々に減衰(−7dB@300MHz、−1dB@1.5GHz)するデエンファシスの特性を得ることができている。このような特性の場合、シリアルインターフェースで一般的に用いられる8B10B符号化信号である3Gbpsのデータビット列を10mケーブルで伝送した場合、データビット列に含まれる基本周波数以下の周波数成分は1/5までの300〜1.5GHzとなり、「0」「1」などの変化の激しいデータパターンは減衰が少なく、「0000011111」などの変化の緩やかなデータパターンは減衰が大きくなることによって、伝送ケーブルのシンボル間干渉を緩和することが可能となる。
図13Aは従来例に係るコモンモードフィルタの出力信号のアイパターンの一例を示す図であり、図13Bは図1のコモンモードフィルタ100の出力信号のアイパターンの一例を示す図である。図13Aから明らかなように、従来例ではアイパターンが閉じている状態である一方、本実施形態では、デエンファシスと呼ばれる波形レベルの補正(イコライズ機能)によって、エイパターンが開くことがわかる。
以上説明したように、本実施形態によれば、高速な差動信号が単純に透過するのではなく、差動信号にデエンファシスと呼ばれる波形レベルの補正(イコライズ機能)を施すことが可能となり、高速伝送を助け、ビット誤り率を大幅に改善することができる。
以上の実施形態においては、1個のコモンモードフィルタ部101と、1個のインダクタ102で構成しているが、本開示はこれに限らず、コモンモードフィルタ部101とインダクタ102の少なくとも一つは互いに並列又は直列に接続された複数個であってもよい。また、これらの定数を変更してもよい。
(実施形態2)
図2は本開示の実施形態2に係るコモンモードフィルタ200の構成を示す回路図である。図2において、本実施形態に係るコモンモードフィルタ200は、図1の実施形態1に係るコモンモードフィルタ100と比較して、インダクタ102を2つのインダクタ202a,202bに分割し、かつその接続点に、接地された外部端子5を接続したことを特徴としている。ここで、2つのインダクタ202a,202bの直列回路を以下、インダクタ回路202という。
図2は本開示の実施形態2に係るコモンモードフィルタ200の構成を示す回路図である。図2において、本実施形態に係るコモンモードフィルタ200は、図1の実施形態1に係るコモンモードフィルタ100と比較して、インダクタ102を2つのインダクタ202a,202bに分割し、かつその接続点に、接地された外部端子5を接続したことを特徴としている。ここで、2つのインダクタ202a,202bの直列回路を以下、インダクタ回路202という。
図14Aは従来例に係るコモンモードフィルタのコモンモード透過係数Scc21の周波数特性を示すスペクトル図であり、図14Bは図2のコモンモードフィルタ200のコモンモード透過係数Scc21の周波数特性を示すスペクトル図である。図14Bから明らかなように、図14Aと比較して、本実施形態では、500MHz以下のノイズを飛躍的に除去できることがわかる。
以上説明したように、本実施形態によれば、外部端子5を介して接地され、コモンモード成分が逃げるパスができるため、さらに、イコライズ機能に追加して低域のコモンモードノイズ除去能力を高めることが可能となる。
以上の実施形態では、外部端子5を直接的に接地しているが、本開示はこれに限らず、以下のように間接的に接地してもよい。
(1)外部端子5を抵抗を介して接地し、
(2)外部端子5をインダクタを介して接地し、
(3)外部端子5をコンデンサを介して接地し、もしくは
(4)外部端子5を所定の電源に接地するようにしてもよい。
(1)外部端子5を抵抗を介して接地し、
(2)外部端子5をインダクタを介して接地し、
(3)外部端子5をコンデンサを介して接地し、もしくは
(4)外部端子5を所定の電源に接地するようにしてもよい。
以上の実施形態においては、1個のコモンモードフィルタ部101と、2個のインダクタ102で構成しているが、本開示はこれに限らず、コモンモードフィルタ部101とインダクタ102の少なくとも一つは互いに並列又は直列に接続された複数個であってもよい。また、これらの定数を変更してもよい。
(実施形態3)
図3は本開示の実施形態3に係るコモンモードフィルタ300の構成を示す回路図である。図3において、本実施形態に係るコモンモードフィルタ300は、図1の実施形態1に係るコモンモードフィルタ100と比較して、インダクタ102に代えて、
(1)外部端子1と、コモンモードフィルタ部101のコイル101aの一端との間にコンデンサ303aを挿入し、
(2)外部端子2と、コモンモードフィルタ部101のコイル101bの一端との間にコンデンサ303bを挿入したことを特徴とする。
図3は本開示の実施形態3に係るコモンモードフィルタ300の構成を示す回路図である。図3において、本実施形態に係るコモンモードフィルタ300は、図1の実施形態1に係るコモンモードフィルタ100と比較して、インダクタ102に代えて、
(1)外部端子1と、コモンモードフィルタ部101のコイル101aの一端との間にコンデンサ303aを挿入し、
(2)外部端子2と、コモンモードフィルタ部101のコイル101bの一端との間にコンデンサ303bを挿入したことを特徴とする。
図15Aは図3のコモンモードフィルタ300の差動モード透過係数Sdd21の周波数特性を示すスペクトル図であり、図15Bは図3のコモンモードフィルタ300のコモンモード透過係数Scc21の周波数特性を示すスペクトル図である。図2の実施形態2では、2つのインダクタ202a,202bの接続点を接地することで、デエンファシス効果とコモンモードノイズ除去能力を得ていたのに対して、本実施形態では、2つのコンデンサ303a,303bの追加だけで同様の効果を得ることができる。
以上説明したように、本実施形態によれば、イコライズ機能と低域のコモンモードノイズ除去能力を高める効果を同時に得ることができ、また、DC成分のカットが可能となる。
以上の実施形態においては、1個のコモンモードフィルタ部101と、2個のコンデンサ303a,303bで構成しているが、本開示はこれに限らず、コモンモードフィルタ部101と、2個のコンデンサ303a,303bの少なくとも一つは互いに並列又は直列に接続された複数個であってもよい。また、これらの定数を変更してもよい。
(実施形態4)
図4は本開示の実施形態4に係るコモンモードフィルタ400の構成を示す回路図である。図4において、本実施形態に係るコモンモードフィルタ400は、図3の実施形態3に係るコモンモードフィルタ330に比較して、図1のインダクタ102を追加したことを特徴としている。
図4は本開示の実施形態4に係るコモンモードフィルタ400の構成を示す回路図である。図4において、本実施形態に係るコモンモードフィルタ400は、図3の実施形態3に係るコモンモードフィルタ330に比較して、図1のインダクタ102を追加したことを特徴としている。
図16Aは図3のコモンモードフィルタ300の差動モード透過係数Sdd21の周波数特性を示すスペクトル図であり、図16Bは図4のコモンモードフィルタ400の差動モード透過係数Sdd21の周波数特性を示すスペクトル図である。図16Bから明らかなように、図16Aに比較して、1.5GHz以下の特性が徐々に減衰する特性が高域側にシフトするように変化していることがわかる。
以上説明したように、本実施形態によれば、イコライズ特性の調整が可能となり、伝送する差動信号の周波数帯域において、デエンファシスカーブを高域側にシフトするように変更できる。
なお、コモンモードフィルタ101、インダクタ102、コンデンサ303a,303bはこの個数に限定されず、並列接続又は直列接続された複数個あってもよく、定数も変えてもよい。
(実施形態5)
図5は本開示の実施形態5に係るコモンモードフィルタ500の構成を示す回路図である。図5において、本実施形態に係るコモンモードフィルタ500は、図4の実施形態4に係るコモンモードフィルタ400に比較して、図2の実施形態3と同様に、インダクタ102を2つのインダクタ202a,202bに分割し、かつその接続点に、接地された外部端子5を接続したことを特徴としている。
図5は本開示の実施形態5に係るコモンモードフィルタ500の構成を示す回路図である。図5において、本実施形態に係るコモンモードフィルタ500は、図4の実施形態4に係るコモンモードフィルタ400に比較して、図2の実施形態3と同様に、インダクタ102を2つのインダクタ202a,202bに分割し、かつその接続点に、接地された外部端子5を接続したことを特徴としている。
図17Aは図4のコモンモードフィルタ400のコモンモード透過係数Sdd21の周波数特性を示すスペクトル図であり、図17Bは図5のコモンモードフィルタ500のコモンモード透過係数Scc21の周波数特性を示すスペクトル図である。図17Bから明らかなように、図17Aと比較して、コモンモードノイズ除去能力がさらに高まっていることがわかる。
以上説明したように、本実施形態によれば、図14Bの実施形態2に比較して、さらに低域のコモンモードノイズ除去能力を高めることが可能となる。
なお、コモンモードフィルタ101、インダクタ202a,202b、コンデンサ303a,303bはこの個数に限定されず、並列接続又は直列接続された複数個あってもよく、定数も変えてもよい。また、外部端子5も複数個あってもよく、外部端子5を上述のように直接的に又は間接的に接地してもよい。
(実施形態6)
図6は本開示の実施形態6に係るコモンモードフィルタ600の構成を示す回路図である。図6において、本実施形態に係るコモンモードフィルタ600は、図5の実施形態5に比較して、
(1)インダクタ202aを、抵抗604a及びインダクタ202aの直列回路にてなるリアクタンス回路611で置き換え、すなわち、抵抗604aをさらに追加し、
(2)インダクタ202bを、抵抗604b及びインダクタ202bの直列回路にてなるリアクタンス回路612で置き換え、すなわち、抵抗604bをさらに追加したことを特徴としている。ここで、リアクタンス回路611,612により、リアクタンス回路610を構成する。
図6は本開示の実施形態6に係るコモンモードフィルタ600の構成を示す回路図である。図6において、本実施形態に係るコモンモードフィルタ600は、図5の実施形態5に比較して、
(1)インダクタ202aを、抵抗604a及びインダクタ202aの直列回路にてなるリアクタンス回路611で置き換え、すなわち、抵抗604aをさらに追加し、
(2)インダクタ202bを、抵抗604b及びインダクタ202bの直列回路にてなるリアクタンス回路612で置き換え、すなわち、抵抗604bをさらに追加したことを特徴としている。ここで、リアクタンス回路611,612により、リアクタンス回路610を構成する。
図18Aは図5の64B66B符号化方式用コモンモードフィルタの差動モード透過係数Sdd21の周波数特性を示すスペクトル図であり、図18Bは図6の64B66B符号化方式用コモンモードフィルタの差動モード透過係数Sdd21の周波数特性を示すスペクトル図である。図18Bから明らかなように、図18Aと比較して1.5GHz以下の特性が徐々に減衰する特性が低域側にシフトするように変化していることがわかる。
以上説明したように、本実施形態によれば、実施形態5においてさらに低域のイコライズ特性の調整が可能となり、伝送する差動信号の周波数帯域において、デエンファシスカーブを変更できる。
なお、コモンモードフィルタ101、インダクタ202a,202b、コンデンサ303a,303b、抵抗604a,604bはこの個数に限定されず、並列接続又は直列接続された複数個あってもよく、定数も変えてもよい。また、外部端子5も複数個あってもよく、外部端子5を上述のように直接的に又は間接的に接地してもよい。さらに、抵抗604a及びインダクタ202aの直列回路における接続順序、並びに、抵抗604b及びインダクタ202bの直列回路における接続順序は図6とは逆に接続するようにしてもよい。
(実施形態7)
図7は本開示の実施形態7に係るコモンモードフィルタ700の構成を示す回路図である。図7において、本実施形態に係るコモンモードフィルタ700は、図6の実施形態6に係るコモンモードフィルタ600に比較して、
(1)コンデンサ303aを、抵抗705a及びコンデンサ303aの並列回路に置き換え、すなわち、抵抗705aをさらに追加し、
(2)コンデンサ303bを、抵抗705b及びコンデンサ303bの並列回路に置き換え、すなわち、抵抗705bをさらに追加したことを特徴とする。
図7は本開示の実施形態7に係るコモンモードフィルタ700の構成を示す回路図である。図7において、本実施形態に係るコモンモードフィルタ700は、図6の実施形態6に係るコモンモードフィルタ600に比較して、
(1)コンデンサ303aを、抵抗705a及びコンデンサ303aの並列回路に置き換え、すなわち、抵抗705aをさらに追加し、
(2)コンデンサ303bを、抵抗705b及びコンデンサ303bの並列回路に置き換え、すなわち、抵抗705bをさらに追加したことを特徴とする。
図19Aは図6のコモンモードフィルタ600の差動モード透過係数Sdd21の周波数特性を示すスペクトル図であり、図19Bは図7のコモンモードフィルタ700の差動モード透過係数Sdd21の周波数特性を示すスペクトル図である。図19Bから明らかなように、図19Aと比較して、100MHz以下の特性が一定に保たれていることがわかる。これにより、実施形態1で説明した8B10Bなどの符号化方式により符号化されたデータによらず、どんなデータビット列に対してもワーストな減衰量が保証されるため、幅広いアプリケーションでの使用が可能となる。
図20Aは図6のコモンモードフィルタ600の外部端子対T1からフィルタを見たときの差動モードインピーダンスの大きさ|Zdd11|の周波数特性を示すスペクトル図であり、図20Bは図7のコモンモードフィルタ700の外部端子対T1からフィルタを見たときの差動モードインピーダンスの大きさ|Zdd11|の周波数特性を示すスペクトル図である。従来500MHz以下のインピーダンスが整合していなかったのに対して、本実施形態では、100Ωに整合しており不要な信号反射がおこることはなく、それに起因する放射ノイズも抑制され、また、多重反射によるノイズ耐性の低下も軽減可能となることがわかる。また、伝送される信号が低速になっても問題はおきない。
以上説明したように、本実施形態によれば、実施形態6においてさらに低域の差動透過特性を一定レベルに保持することが可能となり、かつ一方の方向からインピーダンス整合を図ることが可能となる。
なお、コモンモードフィルタ101、インダクタ202a,202b、コンデンサ303a,303b、抵抗604a,604b,705a,705bはこの個数に限定されず、並列接続又は直列接続された複数個あってもよく、定数も変えてもよい。また、外部端子5も複数個あってもよく、外部端子5を上述のように直接的に又は間接的に接地してもよい。さらに、抵抗604a及びインダクタ202aの直列回路における接続順序、並びに、抵抗604b及びインダクタ202bの直列回路における接続順序は図7とは逆に接続するようにしてもよい。
(実施形態8)
図8は本開示の実施形態8に係るコモンモードフィルタ800の構成を示す回路図である。本実施形態に係るコモンモードフィルタ800は、図6の実施形態6に係るコモンモードフィルタ600に比較して、
(1)コンデンサ303aを、2つの抵抗805a,805cの直列回路と、コンデンサ303aとの並列回路にてなるリアクタンス回路811に置き換え、ここで、2つの抵抗805a,805cの接続点は抵抗604aの一端に接続され、
(2)コンデンサ303bを、2つの抵抗805b,805dの直列回路と、コンデンサ303bとの並列回路にてなるリアクタンス回路812に置き換え、ここで、2つの抵抗805b,805dの接続点は抵抗604bの一端に接続されることを特徴とする。ここで、抵抗604a,604b,805a〜805d、インダクタ202a,202b及びコンデンサ303a,303bからなる回路を以下、フィルタ回路1010という。
図8は本開示の実施形態8に係るコモンモードフィルタ800の構成を示す回路図である。本実施形態に係るコモンモードフィルタ800は、図6の実施形態6に係るコモンモードフィルタ600に比較して、
(1)コンデンサ303aを、2つの抵抗805a,805cの直列回路と、コンデンサ303aとの並列回路にてなるリアクタンス回路811に置き換え、ここで、2つの抵抗805a,805cの接続点は抵抗604aの一端に接続され、
(2)コンデンサ303bを、2つの抵抗805b,805dの直列回路と、コンデンサ303bとの並列回路にてなるリアクタンス回路812に置き換え、ここで、2つの抵抗805b,805dの接続点は抵抗604bの一端に接続されることを特徴とする。ここで、抵抗604a,604b,805a〜805d、インダクタ202a,202b及びコンデンサ303a,303bからなる回路を以下、フィルタ回路1010という。
図21Aは図7のコモンモードフィルタ700の外部端子対T1からフィルタを見たときの差動モードインピーダンスの大きさ|Zdd11|の周波数特性を示すスペクトル図であり、図21Bは図7のコモンモードフィルタ700の外部端子対T2からフィルタを見たときの差動モードインピーダンスの大きさ|Zdd22|の周波数特性を示すスペクトル図であり、図21Cは図8のコモンモードフィルタ800の外部端子対T1,T2からフィルタを見たときの差動モードインピーダンスの大きさ|Zdd11|,|Zdd22|の周波数特性を示すスペクトル図である。図21A及び図21Bの実施形態7では、外部端子対T1からしかインピーダンス整合が図られていないのに対して、図21Cの本実施形態では、外部端子対T1,T2の両方から均一なインピーダンス整合が図られていることがわかる。
以上説明したように、本実施形態によれば、実施形態7においてさらに両方向からのインピーダンス整合を図ることが可能となる。
なお、コモンモードフィルタ101、インダクタ202a,202b、コンデンサ303a,303b、抵抗604a,604b,805a〜805dはこの個数に限定されず、並列接続又は直列接続された複数個あってもよく、定数も変えてもよい。また、外部端子5も複数個あってもよく、外部端子5を上述のように直接的に又は間接的に接地してもよい。さらに、抵抗604a及びインダクタ202aの直列回路における接続順序、並びに、抵抗604b及びインダクタ202bの直列回路における接続順序は図8とは逆に接続するようにしてもよい。
(実施形態9)
図9は本開示の実施形態9に係るコモンモードフィルタ900の構成を示す回路図である。図9において、本実施形態に係るコモンモードフィルタ900は、図8の実施形態8に係るコモンモードフィルタ800に比較して、
(1)コンデンサ303aを除去してオープン状態にしてオープン部906aを形成し、オープン部906aの一端(コモンモードフィルタ101のコイル101aの一端に接続される)が外部端子6に接続され、
(2)コンデンサ303bを除去してオープン状態にしてオープン部906bを形成し、オープン部906bの一端(コモンモードフィルタ101のコイル101bの一端に接続される)が外部端子7に接続されることを特徴とする。
ここで、外部端子1,6間には好ましくは可変コンデンサ907aが接続され、外部端子2,7間には好ましくは可変コンデンサ907bが接続され、これらの各可変コンデンサ907a,907bの容量を変化することにより、イコライズ特性を調整することを特徴としている。
図9は本開示の実施形態9に係るコモンモードフィルタ900の構成を示す回路図である。図9において、本実施形態に係るコモンモードフィルタ900は、図8の実施形態8に係るコモンモードフィルタ800に比較して、
(1)コンデンサ303aを除去してオープン状態にしてオープン部906aを形成し、オープン部906aの一端(コモンモードフィルタ101のコイル101aの一端に接続される)が外部端子6に接続され、
(2)コンデンサ303bを除去してオープン状態にしてオープン部906bを形成し、オープン部906bの一端(コモンモードフィルタ101のコイル101bの一端に接続される)が外部端子7に接続されることを特徴とする。
ここで、外部端子1,6間には好ましくは可変コンデンサ907aが接続され、外部端子2,7間には好ましくは可変コンデンサ907bが接続され、これらの各可変コンデンサ907a,907bの容量を変化することにより、イコライズ特性を調整することを特徴としている。
(実施形態10)
図10は本開示の実施形態10に係るコモンモードフィルタ1000の構成を示す回路図である。図10において、本実施形態に係るコモンモードフィルタ1000は、図8のコモンモードフィルタ800に比較して、抵抗805aの一端と外部端子1との間、及び、抵抗805bの一端と外部端子2との間にも、コモンモードフィルタ部101と同様の構成を有するコモンモードフィルタ部101Aを挿入し、すなわち、コモンモードフィルタ部101,101Aを、抵抗604a,604b,805a〜805d、インダクタ202a,202b及びコンデンサ303a,303bからなるフィルタ回路1010の両側に挿入したことを特徴としている。すなわち、コモンモードフィルタ部101,101Aを両方の外部端子対T1,T2側に配置したことを特徴とする。
図10は本開示の実施形態10に係るコモンモードフィルタ1000の構成を示す回路図である。図10において、本実施形態に係るコモンモードフィルタ1000は、図8のコモンモードフィルタ800に比較して、抵抗805aの一端と外部端子1との間、及び、抵抗805bの一端と外部端子2との間にも、コモンモードフィルタ部101と同様の構成を有するコモンモードフィルタ部101Aを挿入し、すなわち、コモンモードフィルタ部101,101Aを、抵抗604a,604b,805a〜805d、インダクタ202a,202b及びコンデンサ303a,303bからなるフィルタ回路1010の両側に挿入したことを特徴としている。すなわち、コモンモードフィルタ部101,101Aを両方の外部端子対T1,T2側に配置したことを特徴とする。
図22Aは図8のコモンモードフィルタ800のコモンモード透過係数Scc21の周波数特性を示すスペクトル図であり、図22Bは図10のコモンモードフィルタ1000のコモンモード透過係数Scc21の周波数特性を示すスペクトル図である。図22Bから明らかなように、図22Aと比較して、高域のコモンモードノイズ除去能力を高くなっていることがわかる。また、左右対称な構造となるため、部品の方向性の関係なしにさらに均一な特性を得ることができる。
以上説明したように、本実施形態によれば、高域のコモンモードノイズ除去能力をさらに高めることができる。また、左右対称な構造となるため、部品の方向性の関係なしにさらに均一な特性を得ることが可能となる。
(実施形態11)
図11は本開示の実施形態11に係るコモンモードフィルタ1100の構成を示す回路図である。図11において、本実施形態に係るコモンモードフィルタ1100は、図8の実施形態8に係るコモンモードフィルタ800に比較して、コモンモードフィルタ部101と外部端子対T2との間に、フィルタ回路1010と同様の回路構成を有するフィルタ回路1010Aを挿入したことを特徴としている。ここで、フィルタ回路1010Aは、抵抗604aa,604ba,805aa〜805daと、インダクタ202aa,202baと、コンデンサ303aa,303baとを備えて構成される。
(実施形態11)
図11は本開示の実施形態11に係るコモンモードフィルタ1100の構成を示す回路図である。図11において、本実施形態に係るコモンモードフィルタ1100は、図8の実施形態8に係るコモンモードフィルタ800に比較して、コモンモードフィルタ部101と外部端子対T2との間に、フィルタ回路1010と同様の回路構成を有するフィルタ回路1010Aを挿入したことを特徴としている。ここで、フィルタ回路1010Aは、抵抗604aa,604ba,805aa〜805daと、インダクタ202aa,202baと、コンデンサ303aa,303baとを備えて構成される。
図11のフィルタ回路1010Aにおいて、抵抗604aaとインダクタ202aaによりリアクタンス回路611aと構成し、抵抗604baとインダクタ202baによりリアクタンス回路612aと構成し、リアクタンス回路611a,612aによりリアクタンス回路610aを構成する。また、抵抗805aaと805caとコンデンサ303aaとによりリアクタンス回路811aを構成し、抵抗805baと805daとコンデンサ303baとによりリアクタンス回路812aを構成する。なお、インダクタ202aaとインダクタ202baの接続点は外部端子8に接続される。
以上のように構成されたコモンモードフィルタ1100によれば、図8の実施形態8に比較して、低域のコモンモードノイズ除去能力をさらに高めることができる。また、左右対称な構造となるため、部品の方向性の関係なしにさらに均一な特性を得ることが可能となる。
以上の各実施形態においては、コモンモードフィルタ100〜1100について説明したが、これらのコモンモードフィルタ100〜1100を例えば、HDMI(High Definition Multi-media Interface)やUSB(Universal Serial Bus)などの高速シリアルインターフェース回路に備えて構成してもよい。
開示の要旨.
第1の態様に係るコモンモードフィルタは、第1及び第2の外部端子にそれぞれ接続された第1及び第2の端子からなる第1の端子対と、第3及び第4の外部端子にそれぞれ接続された第3及び第4の端子からなる第2の端子対とを有し、コモンモードノイズを除去する少なくとも1つのコモンモードフィルタ部を備えたコモンモードフィルタにおいて、
前記コモンモードフィルタ部の第1の端子対と並列に接続されたインダクタ回路であって、互いに直列に接続された少なくとも2つのインダクタを含む前記インダクタ回路と、
前記少なくとも2つのインダクタの接続点に接続された第5の外部端子とを備え、
前記第5の外部端子は直接的に又は間接的に接地されたことを特徴とする。
第1の態様に係るコモンモードフィルタは、第1及び第2の外部端子にそれぞれ接続された第1及び第2の端子からなる第1の端子対と、第3及び第4の外部端子にそれぞれ接続された第3及び第4の端子からなる第2の端子対とを有し、コモンモードノイズを除去する少なくとも1つのコモンモードフィルタ部を備えたコモンモードフィルタにおいて、
前記コモンモードフィルタ部の第1の端子対と並列に接続されたインダクタ回路であって、互いに直列に接続された少なくとも2つのインダクタを含む前記インダクタ回路と、
前記少なくとも2つのインダクタの接続点に接続された第5の外部端子とを備え、
前記第5の外部端子は直接的に又は間接的に接地されたことを特徴とする。
第2の態様に係るコモンモードフィルタは、前記第1の態様に係るコモンモードフィルタにおいて、
前記第1の外部端子と、前記コモンモードフィルタ部の第1の端子との間に挿入された第1のコンデンサと、
前記第2の外部端子と、前記コモンモードフィルタ部の第2の端子との間に挿入された第2のコンデンサとをさらに備えたことを特徴とする。
前記第1の外部端子と、前記コモンモードフィルタ部の第1の端子との間に挿入された第1のコンデンサと、
前記第2の外部端子と、前記コモンモードフィルタ部の第2の端子との間に挿入された第2のコンデンサとをさらに備えたことを特徴とする。
第3の態様に係るコモンモードフィルタは、前記第2の態様に係るコモンモードフィルタにおいて、
前記コモンモードフィルタ部の第1の端子と前記第1のインダクタの一端との間、もしくは、前記第1及び第2のインダクタの接続点と前記第1のインダクタの他端との間に挿入された第1の抵抗と、
前記コモンモードフィルタ部の第2の端子と前記第2のインダクタの一端との間、もしくは、前記第1及び第2のインダクタの接続点と前記第2のインダクタの他端との間に挿入された第2の抵抗とをさらに備えたことを特徴とする。
前記コモンモードフィルタ部の第1の端子と前記第1のインダクタの一端との間、もしくは、前記第1及び第2のインダクタの接続点と前記第1のインダクタの他端との間に挿入された第1の抵抗と、
前記コモンモードフィルタ部の第2の端子と前記第2のインダクタの一端との間、もしくは、前記第1及び第2のインダクタの接続点と前記第2のインダクタの他端との間に挿入された第2の抵抗とをさらに備えたことを特徴とする。
第4の態様に係るコモンモードフィルタは、前記第3の態様に係るコモンモードフィルタにおいて、
前記第1のコンデンサに並列に接続された第3の抵抗と、
前記第2のコンデンサに並列に接続された第4の抵抗とをさらに備えたことを特徴とする。
前記第1のコンデンサに並列に接続された第3の抵抗と、
前記第2のコンデンサに並列に接続された第4の抵抗とをさらに備えたことを特徴とする。
第5の態様に係るコモンモードフィルタは、第1及び第2の外部端子にそれぞれ接続された第1及び第2の端子からなる第1の端子対と、第3及び第4の外部端子にそれぞれ接続された第3及び第4の端子からなる第2の端子対とを有し、コモンモードノイズを除去する少なくとも1つのコモンモードフィルタ部を備えたコモンモードフィルタにおいて、
前記コモンモードフィルタ部の第1の端子対と前記第1及び第2の外部端子との間に接続されたフィルタ回路を備え、
前記フィルタ回路は、
前記コモンモードフィルタ部の第1の端子と、前記第1の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第1のリアクタンス回路と、
前記コモンモードフィルタ部の第2の端子と、前記第2の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第2のリアクタンス回路と、
前記第1のリアクタンス回路の2つの抵抗の接続点と、第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第3のリアクタンス回路と、
前記第2のリアクタンス回路の2つの抵抗の接続点と、前記第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第4のリアクタンス回路とを備え、
前記第5の外部端子は直接的に又は間接的に接地されたことを特徴とする。
前記コモンモードフィルタ部の第1の端子対と前記第1及び第2の外部端子との間に接続されたフィルタ回路を備え、
前記フィルタ回路は、
前記コモンモードフィルタ部の第1の端子と、前記第1の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第1のリアクタンス回路と、
前記コモンモードフィルタ部の第2の端子と、前記第2の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第2のリアクタンス回路と、
前記第1のリアクタンス回路の2つの抵抗の接続点と、第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第3のリアクタンス回路と、
前記第2のリアクタンス回路の2つの抵抗の接続点と、前記第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第4のリアクタンス回路とを備え、
前記第5の外部端子は直接的に又は間接的に接地されたことを特徴とする。
第6の態様に係るコモンモードフィルタは、前記第5の態様に係るコモンモードフィルタにおいて、
前記第1のリアクタンス回路のコンデンサを除去してオープン部を形成し、前記コモンモードフィルタ部の第1の端子に接続された第6の外部端子と、
前記第1のリアクタンス回路のコンデンサを除去してオープン部を形成し、前記コモンモードフィルタ部の第1の端子に接続された第7の外部端子と、
前記第1の外部端子と前記第6の外部端子との間に接続された第1の可変コンデンサと、
前記第2の外部端子と前記第7の外部端子との間に接続された第2の可変コンデンサとをさらに備えたことを特徴とする。
前記第1のリアクタンス回路のコンデンサを除去してオープン部を形成し、前記コモンモードフィルタ部の第1の端子に接続された第6の外部端子と、
前記第1のリアクタンス回路のコンデンサを除去してオープン部を形成し、前記コモンモードフィルタ部の第1の端子に接続された第7の外部端子と、
前記第1の外部端子と前記第6の外部端子との間に接続された第1の可変コンデンサと、
前記第2の外部端子と前記第7の外部端子との間に接続された第2の可変コンデンサとをさらに備えたことを特徴とする。
第7の態様に係るコモンモードフィルタは、前記第5の態様に係るコモンモードフィルタにおいて、前記コモンモードフィルタ部と同様の構成を有し、前記フィルタ回路と前記第1及び第2の端子との間に挿入された別のコモンモードフィルタ部をさらに備えたことを特徴とする。
第8の態様に係るコモンモードフィルタは、前記第5の態様に係るコモンモードフィルタにおいて、前記フィルタ回路と同様の構成を有し、前記コモンモードフィルタと前記第3及び第4の端子との間に挿入された別のフィルタ回路をさらに備えたことを特徴とする。
従って、前記第1の態様に係るコモンモードフィルタによれば、前記接地された外部端子を備えたので、コモンモード成分が逃げるパスができるため、さらに、イコライズ機能に追加して低域のコモンモードノイズ除去能力を高めることが可能となる。
また、前記第2の態様に係るコモンモードフィルタによれば、前記第1の外部端子と、前記コモンモードフィルタ部の第1の端子との間に挿入された第1のコンデンサと、前記第2の外部端子と、前記コモンモードフィルタ部の第2の端子との間に挿入された第2のコンデンサとをさらに備えたので、イコライズ機能と低域のコモンモードノイズ除去能力を高める効果を同時に得ることができ、また、DC成分のカットが可能となる。
さらに、前記第3の態様に係るコモンモードフィルタによれば、前記コモンモードフィルタ部の第1の端子と前記第1のインダクタの一端との間、もしくは、前記第1及び第2のインダクタの接続点と前記第1のインダクタの他端との間に挿入された第1の抵抗と、前記コモンモードフィルタ部の第2の端子と前記第2のインダクタの一端との間、もしくは、前記第1及び第2のインダクタの接続点と前記第2のインダクタの他端との間に挿入された第2の抵抗とをさらに備える。これにより、さらに低域のイコライズ特性の調整が可能となり、伝送する差動信号の周波数帯域において、デエンファシスカーブを高域側にシフトするように変化させることができる。
またさらに、前記第4の態様に係るコモンモードフィルタによれば、前記第1のコンデンサに並列に接続された第3の抵抗と、前記第2のコンデンサに並列に接続された第4の抵抗とをさらに備える。これにより、さらに低域の差動透過特性を一定レベルに保持することが可能となり、かつ一方の方向からインピーダンス整合を図ることが可能となる。また、不要な信号反射がおこることはなく、それに起因する放射ノイズも抑制され、また、多重反射によるノイズ耐性の低下も軽減可能となる。また、伝送される信号が低速になっても問題はおきない。
前記第5の態様に係るコモンモードフィルタによれば、前記コモンモードフィルタ部の第1の端子対と前記第1及び第2の外部端子との間に接続されたフィルタ回路を備え、前記フィルタ回路は、
前記コモンモードフィルタ部の第1の端子と、前記第1の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第1のリアクタンス回路と、前記コモンモードフィルタ部の第2の端子と、前記第2の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第2のリアクタンス回路と、
前記第1のリアクタンス回路の2つの抵抗の接続点と、第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第3のリアクタンス回路と、
前記第2のリアクタンス回路の2つの抵抗の接続点と、前記第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第4のリアクタンス回路とを備え、前記第5の外部端子は直接的に又は間接的に接地される。これにより、上述の作用効果に加えて、さらに両方向からのインピーダンス整合を図ることが可能となる。
前記コモンモードフィルタ部の第1の端子と、前記第1の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第1のリアクタンス回路と、前記コモンモードフィルタ部の第2の端子と、前記第2の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第2のリアクタンス回路と、
前記第1のリアクタンス回路の2つの抵抗の接続点と、第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第3のリアクタンス回路と、
前記第2のリアクタンス回路の2つの抵抗の接続点と、前記第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第4のリアクタンス回路とを備え、前記第5の外部端子は直接的に又は間接的に接地される。これにより、上述の作用効果に加えて、さらに両方向からのインピーダンス整合を図ることが可能となる。
また、前記第6の態様に係るコモンモードフィルタによれば、前記第1のリアクタンス回路のコンデンサを除去してオープン部を形成し、前記コモンモードフィルタ部の第1の端子に接続された第6の外部端子と、
前記第1のリアクタンス回路のコンデンサを除去してオープン部を形成し、前記コモンモードフィルタ部の第1の端子に接続された第7の外部端子と、
前記第1の外部端子と前記第6の外部端子との間に接続された第1の可変コンデンサと、
前記第2の外部端子と前記第7の外部端子との間に接続された第2の可変コンデンサとをさらに備える。これにより、前記第1及び第2の可変コンデンサの各容量を調整することにより、当該コモンモードフィルタのイコライズ特性を調整することができる。
前記第1のリアクタンス回路のコンデンサを除去してオープン部を形成し、前記コモンモードフィルタ部の第1の端子に接続された第7の外部端子と、
前記第1の外部端子と前記第6の外部端子との間に接続された第1の可変コンデンサと、
前記第2の外部端子と前記第7の外部端子との間に接続された第2の可変コンデンサとをさらに備える。これにより、前記第1及び第2の可変コンデンサの各容量を調整することにより、当該コモンモードフィルタのイコライズ特性を調整することができる。
さらに、前記第7の態様に係るコモンモードフィルタによれば、前記コモンモードフィルタ部と同様の構成を有し、前記フィルタ回路と前記第1及び第2の端子との間に挿入された別のコモンモードフィルタ部をさらに備える。すなわち、前記コモンモードフィルタ部を前記フィルタ回路の両側に2つ配置することによって、高域のコモンモードノイズ除去能力をさらに高めることができる。また、左右対称な構造となるため、部品の方向性の関係なしにさらに均一な特性を得ることが可能となる。
またさらに、前記第8の態様に係るコモンモードフィルタによれば、前記フィルタ回路と同様の構成を有し、前記コモンモードフィルタと前記第3及び第4の端子との間に挿入された別のフィルタ回路をさらに備える。これにより、さらに低域のコモンモードノイズ除去能力をさらに高めることができる。また、左右対称な構造となるため、部品の方向性の関係なしにさらに均一な特性を得ることが可能となる。
以上詳述したように、本開示に係るコモンモードフィルタによれば、差動信号を伝送するインターフェースにおいて、イコライズ機能を内蔵しているので、差動伝送波形を補正して信号波形を伝送しやすくし、かつコモンモードノイズ除去能力を飛躍的に高め、また、伝送波形に影響を与えないインピーダンス整合も図っているため、不要な信号反射がおこることはなく、それに起因する放射ノイズも抑制され、また、多重反射によるノイズ耐性の低下も抑制する手段として応用可能である。
本開示に係るコモンモードフィルタは特に、HDMI(High Definition Multi-media Interface)やUSB(Universal Serial Bus)などの高速シリアルインターフェース回路に適用できる。
1,2,3,4,5,6,7,8…外部端子、
100,200,300,400,500,600,700,800,900,1000,1100…コモンモードフィルタ、
101,101A…コモンモードフィルタ部、
101a,101b…コイル、
101c…磁心、
102,202a,202b,202aa,202ba…インダクタ、
202…インダクタ回路、
303a,303b,303aa,303ba…コンデンサ、
604a,604b,705a,705b,805a,805b,805c,805d…抵抗、
604aa,604ba,805aa,805ba,805ca,805da…抵抗、
610,610a,611,612,611a,612a,811,812,811a,812a…リアクタンス回路、
906a,906b…オープン部、
907a,907b…可変コンデンサ、
1010,1010A…フィルタ回路、
T1,T2…外部端子対。
100,200,300,400,500,600,700,800,900,1000,1100…コモンモードフィルタ、
101,101A…コモンモードフィルタ部、
101a,101b…コイル、
101c…磁心、
102,202a,202b,202aa,202ba…インダクタ、
202…インダクタ回路、
303a,303b,303aa,303ba…コンデンサ、
604a,604b,705a,705b,805a,805b,805c,805d…抵抗、
604aa,604ba,805aa,805ba,805ca,805da…抵抗、
610,610a,611,612,611a,612a,811,812,811a,812a…リアクタンス回路、
906a,906b…オープン部、
907a,907b…可変コンデンサ、
1010,1010A…フィルタ回路、
T1,T2…外部端子対。
Claims (6)
- 第1及び第2の外部端子にそれぞれ接続された第1及び第2の端子からなる第1の端子対と、第3及び第4の外部端子にそれぞれ接続された第3及び第4の端子からなる第2の端子対とを有し、コモンモードノイズを除去する少なくとも1つのコモンモードフィルタ部を備えたコモンモードフィルタにおいて、
前記コモンモードフィルタ部の第1の端子対と並列に接続されたインダクタ回路であって、互いに直列に接続された第1及び第2のインダクタを含む前記インダクタ回路と、
前記第1及び第2のインダクタの接続点に接続された第5の外部端子と、
前記第1の外部端子と前記コモンモードフィルタ部の第1の端子との間に挿入された第1のコンデンサと、
前記第2の外部端子と前記コモンモードフィルタ部の第2の端子との間に挿入された第2のコンデンサと、
前記コモンモードフィルタ部の第1の端子と前記第1のインダクタの一端との間、又は、前記第1及び第2のインダクタの接続点と前記第1のインダクタの他端との間に挿入された第1の抵抗と、
前記コモンモードフィルタ部の第2の端子と前記第2のインダクタの一端との間、又は、前記第1及び第2のインダクタの接続点と前記第2のインダクタの他端との間に挿入された第2の抵抗とを備え、
前記第5の外部端子は直接的に又は間接的に接地されるコモンモードフィルタ。 - 前記第1のコンデンサに並列に接続された第3の抵抗と、
前記第2のコンデンサに並列に接続された第4の抵抗とをさらに備える請求項1記載のコモンモードフィルタ。 - 第1及び第2の外部端子にそれぞれ接続された第1及び第2の端子からなる第1の端子対と、第3及び第4の外部端子にそれぞれ接続された第3及び第4の端子からなる第2の端子対とを有し、コモンモードノイズを除去する少なくとも1つのコモンモードフィルタ部を備えたコモンモードフィルタにおいて、
前記コモンモードフィルタ部の第1の端子対と前記第1及び第2の外部端子との間に接続されたフィルタ回路を備え、
前記フィルタ回路は、
前記コモンモードフィルタ部の第1の端子と、前記第1の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第1のリアクタンス回路と、
前記コモンモードフィルタ部の第2の端子と、前記第2の外部端子との間に接続され、2つの抵抗の直列回路とコンデンサとの並列回路にてなる第2のリアクタンス回路と、
前記第1のリアクタンス回路の2つの抵抗の接続点と、第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第3のリアクタンス回路と、
前記第2のリアクタンス回路の2つの抵抗の接続点と、前記第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第4のリアクタンス回路とを備え、
前記第5の外部端子は直接的に又は間接的に接地されるコモンモードフィルタ。 - 第1及び第2の外部端子にそれぞれ接続された第1及び第2の端子からなる第1の端子対と、第3及び第4の外部端子にそれぞれ接続された第3及び第4の端子からなる第2の端子対とを有し、コモンモードノイズを除去する少なくとも1つのコモンモードフィルタ部を備えたコモンモードフィルタにおいて、
前記コモンモードフィルタ部の第1の端子対と前記第1及び第2の外部端子との間に接続されたフィルタ回路と、
前記コモンモードフィルタ部の第1の端子に接続された第6の外部端子と、
前記コモンモードフィルタ部の第2の端子に接続された第7の外部端子と、を備え、
前記フィルタ回路は、
前記コモンモードフィルタ部の第1の端子と、前記第1の外部端子との間に接続され、2つの抵抗の直列回路を有する第1の回路と、
前記コモンモードフィルタ部の第2の端子と、前記第2の外部端子との間に接続され、2つの抵抗の直列回路を有する第2の回路と、
前記第1の回路の2つの抵抗の接続点と、第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第3のリアクタンス回路と、
前記第2の回路の2つの抵抗の接続点と、前記第5の外部端子との間に接続され、抵抗とインダクタとの直列回路にてなる第4のリアクタンス回路と、を備え、
前記第5の外部端子は直接的に又は間接的に接地され、
前記第1の外部端子と前記第6の外部端子との間には第1の可変コンデンサが接続され、
前記第2の外部端子と前記第7の外部端子との間には第2の可変コンデンサが接続されるコモンモードフィルタ。 - 前記フィルタ回路と前記第1及び第2の端子との間に挿入された別のコモンモードフィルタ部をさらに備える請求項4記載のコモンモードフィルタ。
- 前記コモンモードフィルタと前記第3及び第4の端子との間に挿入された別のフィルタ回路をさらに備える請求項4記載のコモンモードフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013518894A JP5547345B2 (ja) | 2011-11-15 | 2012-09-25 | コモンモードフィルタ |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011249492 | 2011-11-15 | ||
JP2011249492 | 2011-11-15 | ||
JP2013518894A JP5547345B2 (ja) | 2011-11-15 | 2012-09-25 | コモンモードフィルタ |
PCT/JP2012/006103 WO2013073093A1 (ja) | 2011-11-15 | 2012-09-25 | コモンモードフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5547345B2 true JP5547345B2 (ja) | 2014-07-09 |
JPWO2013073093A1 JPWO2013073093A1 (ja) | 2015-04-02 |
Family
ID=48429198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013518894A Expired - Fee Related JP5547345B2 (ja) | 2011-11-15 | 2012-09-25 | コモンモードフィルタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US9007148B2 (ja) |
JP (1) | JP5547345B2 (ja) |
CN (1) | CN103229416B (ja) |
WO (1) | WO2013073093A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9252736B2 (en) * | 2012-07-09 | 2016-02-02 | Ajoho Enterprise Co., Ltd. | Network signal coupling and EMI protection circuit |
US9425995B2 (en) | 2012-04-06 | 2016-08-23 | Ajoho Enterprise Co., Ltd. | Impedance matching device-integrated network signal processing circuit |
US9646757B2 (en) * | 2012-04-06 | 2017-05-09 | Ajoho Enterprise Co., Ltd. | Surge protective network signal processing circuit assembly |
US9252735B2 (en) | 2012-07-09 | 2016-02-02 | Ajoho Enterprise Co., Ltd. | Network signal coupling and EMI protection circuit |
TWI558124B (zh) * | 2013-07-31 | 2016-11-11 | 安雷科技有限公司 | 用於乙太網路之傳輸電路 |
US10014692B2 (en) * | 2014-12-18 | 2018-07-03 | Intel Corporation | Apparatuses, methods, and systems with cross-coupling noise reduction |
CN104901645A (zh) * | 2015-05-20 | 2015-09-09 | 绵阳高新区经纬达科技有限公司 | 一种新型网络滤波器线路 |
JP6504925B2 (ja) * | 2015-06-01 | 2019-04-24 | 三菱電機株式会社 | 高周波フィルタ回路及び高周波ミクサ |
FR3041192B1 (fr) * | 2015-09-15 | 2019-05-17 | Valeo Systemes Thermiques | Filtre electrique |
US10404502B2 (en) * | 2017-03-01 | 2019-09-03 | Linear Technology Llc | Common mode noise attenuation techniques for twisted wire pair |
CN108574471B (zh) * | 2017-03-14 | 2021-11-23 | 珠海全志科技股份有限公司 | 用于射频功率放大电路的全集成谐波滤波器 |
CN108631814A (zh) * | 2018-03-30 | 2018-10-09 | 深圳市盛路物联通讯技术有限公司 | 基于pifa天线和匹配网络的物联网射频电路及终端 |
JP6635361B1 (ja) * | 2019-05-15 | 2020-01-22 | 板橋 佑記 | スマートフォン等の電磁波ノイズ吸収器 |
US11451207B1 (en) * | 2021-03-10 | 2022-09-20 | Htc Corporation | Common mode filter |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02288429A (ja) * | 1989-04-28 | 1990-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 誘導雑音抑圧フィルタ |
JP2003078378A (ja) * | 2001-08-31 | 2003-03-14 | Murata Mfg Co Ltd | 複合素子 |
JP2003224020A (ja) * | 2002-01-29 | 2003-08-08 | Murata Mfg Co Ltd | コモンモードチョークコイル部品 |
WO2004062220A1 (ja) * | 2002-12-27 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd. | 受信器 |
JP2005244351A (ja) * | 2004-02-24 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 信号伝送装置 |
JP2005347916A (ja) * | 2004-06-01 | 2005-12-15 | Nec Corp | イコライザ装置、およびイコライザ回路の調整方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6097262A (en) * | 1998-04-27 | 2000-08-01 | Nortel Networks Corporation | Transmission line impedance matching apparatus |
JP2008027982A (ja) * | 2006-07-18 | 2008-02-07 | Tdk Corp | Lc複合部品 |
US7477098B2 (en) * | 2007-02-08 | 2009-01-13 | Mediatek Singapore Pte Ltd | Method and apparatus for tuning an active filter |
JP2010027951A (ja) | 2008-07-23 | 2010-02-04 | Murata Mfg Co Ltd | 終端回路付き巻線型コモンモードチョークコイル |
-
2012
- 2012-09-25 WO PCT/JP2012/006103 patent/WO2013073093A1/ja active Application Filing
- 2012-09-25 CN CN201280003882.6A patent/CN103229416B/zh not_active Expired - Fee Related
- 2012-09-25 JP JP2013518894A patent/JP5547345B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-13 US US13/916,953 patent/US9007148B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02288429A (ja) * | 1989-04-28 | 1990-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 誘導雑音抑圧フィルタ |
JP2003078378A (ja) * | 2001-08-31 | 2003-03-14 | Murata Mfg Co Ltd | 複合素子 |
JP2003224020A (ja) * | 2002-01-29 | 2003-08-08 | Murata Mfg Co Ltd | コモンモードチョークコイル部品 |
WO2004062220A1 (ja) * | 2002-12-27 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd. | 受信器 |
JP2005244351A (ja) * | 2004-02-24 | 2005-09-08 | Matsushita Electric Ind Co Ltd | 信号伝送装置 |
JP2005347916A (ja) * | 2004-06-01 | 2005-12-15 | Nec Corp | イコライザ装置、およびイコライザ回路の調整方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2013073093A1 (ja) | 2013-05-23 |
JPWO2013073093A1 (ja) | 2015-04-02 |
US20130278355A1 (en) | 2013-10-24 |
US9007148B2 (en) | 2015-04-14 |
CN103229416B (zh) | 2017-06-09 |
CN103229416A (zh) | 2013-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5547345B2 (ja) | コモンモードフィルタ | |
JP5665455B2 (ja) | 信号伝送回路、伝送装置及び回路基板 | |
CA2447404A1 (en) | Methods and apparatus for filtering electromagnetic interference from a signal in an input/output port | |
US9094240B2 (en) | Passive equalizer and high-speed digital signal transmission system using the same | |
US20080174387A1 (en) | Filter circuit for reducing emi of differential signal | |
CN104506158B (zh) | 一种模拟带通滤波器 | |
US9024659B2 (en) | Method and apparatus for passive equalization and slew-rate control | |
WO2010131428A1 (ja) | 通信ケーブル | |
WO2021050777A1 (en) | Passive linear equalizer for serial wireline receivers | |
CN108337016A (zh) | 一种产生附加串扰的远端串扰消除方法 | |
WO2020125341A1 (zh) | 带耦合电感的滤波器单元、滤波器及电子设备 | |
TWM466365U (zh) | 網路訊號耦合之雜訊濾除電路 | |
JP2011129996A (ja) | ノイズフィルタ部品,ノイズフィルタ構造及びノイズフィルタ部品の使用方法 | |
EP2487749B1 (en) | Printed circuit board with bandstop filter | |
JP2009055284A (ja) | 波形等化回路 | |
US20140009238A1 (en) | Network Signal Coupling and EMI Protection Circuit | |
Wu et al. | Passive equalizer design on high density interconnects for 25Gbps high speed IO and beyond | |
US9225563B1 (en) | Programmable passive peaking equalizer | |
TWI484693B (zh) | 數位電子元件 | |
JP6071294B2 (ja) | 差動伝送回路およびプリント回路板 | |
JP3185317U (ja) | ネットワーク信号のカップリング及び電磁干渉防止回路 | |
TWI568177B (zh) | 應用於區域網路的濾波器電路 | |
TWI575895B (zh) | 可用於乙太網路之共模雜訊抑制裝置 | |
JP2018191039A (ja) | コモンモードフィルタの実装構造 | |
JP3187459U (ja) | ネットワーク信号増強回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140514 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5547345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |