TWI575895B - 可用於乙太網路之共模雜訊抑制裝置 - Google Patents

Description

可用於乙太網路之共模雜訊抑制裝置

本發明是關於雜訊抑制，尤其是關於共模雜訊抑制。

由於乙太網路傳輸之非屏蔽式雙絞纜線（ UnshieldedTwisted Pair Cable）容易因共模雜訊（Common Mode Noise）影響而伴隨有電磁干擾（Electromagnetic Interference, EMI），共模抑制電感器（Common Mode Choke）因而被廣泛地用來抑制電磁干擾。一般的乙太網路積體電路與纜線連接器間設有變壓器，習知技術是將共模抑制電感器全部設於積體電路與變壓器之間的每一對線上、或全部設於變壓器與纜線連接器之間的每一對線上、或設於變壓器兩端的每一對線上。然而此種作法無法達到最佳的電磁干擾抑制及/或耗費相當多的電路面積與成本，因此有進一步改善的空間。

更多先前技術可由下列文獻得知： (1) 專利號8,050,399之美國專利；以及 (2) 申請號14/593879之美國專利申請。

本發明之一目的在於提供一種可用於乙太網路之共模雜訊抑制裝置，以改善先前技術。

本發明揭露一種可用於乙太網路之共模雜訊抑制裝置，其一實施例包含：一電路端，用來連接一積體電路；一纜線端，用來連接一纜線；複數個變壓器，設於該電路端與該纜線端之間；以及複數個共模抑制電感器，係由一第一部分與一第二部分所構成，該第一部分設於該電路端與該複數個變壓器之間，該第二部分設於該纜線端與該變壓器之間，其中該第一部分所連接之該變壓器與該第二部分所連接之該變壓器不完全相同。

上述可用於乙太網路之共模雜訊抑制裝置的另一實施例包含：一電路端，用來連接一積體電路；一纜線端，用來連接一纜線，其中該電路端與該纜線端是透過四對線相連接，該四對線是由一第一對線、一第二對線、一第三對線與一第四對線所構成，且該第二與第三對線位於該第一與第四對線之間；複數個變壓器，設於該電路端與該纜線端之間；以及複數個纜線端共模抑制電感器，設於該纜線端與該複數個變壓器之間，且至少連接該第二與第三對線。上述電路端與複數個變壓器之間可設置N個電路端共模抑制電感器，該N為不小於0之整數；當N等於0時，該四對線的至少其中一對未連接任何該纜線端共模抑制電感器；當N大於0時，該纜線端共模抑制電感器所連接之該變壓器與該電路端共模抑制電感器所連接之該變壓器不完全相同，或者該四對線的至少其中一對未連接任何該纜線端與電路端共模抑制電感器。

前述可用於乙太網路之共模雜訊抑制裝置的又一實施例包含：一電路端，用來連接一積體電路；一纜線端，用來連接一纜線，其中該電路端與該纜線端是透過四對線相連接，該四對線是由一第一對線、一第二對線、一第三對線與一第四對線所構成，且該第二與第三對線位於該第一與第四對線之間；複數個變壓器，設於該電路端與該纜線端之間；以及複數個電路端共模抑制電感器，設於該電路端與該複數個變壓器之間，且至少連接該第二與第三對線。上述纜線端與該複數個變壓器之間可設置M個纜線端共模抑制電感器，該M為不小於0之整數；當M等於0時，該四對線的至少其中一對未連接任何該電路端共模抑制電感器；當M大於0時，該電路端共模抑制電感器所連接之該變壓器與該纜線端共模抑制電感器所連接之該變壓器不完全相同，或者該四對線的至少其中一對未連接任何該電路端與纜線端共模抑制電感器。

有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。

以下說明內容之用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。

本發明之揭露內容包含一共模雜訊（Common Mode Noise）抑制裝置，適用於乙太網路或其它需要共模雜訊抑制之架構。該共模雜訊抑制裝置之部分元件單獨而言可能為已知元件，在不影響該裝置之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。另外，在實施為可能的前提下，實施本發明者可依本發明之揭露內容及自身的需求選擇性地實施下述實施例中任一實施例之部分或全部技術特徵，或者選擇性地實施複數個實施例之部分或全部技術特徵的組合，藉此增加本發明之實施彈性。

請參閱圖1，其是本發明之共模雜訊抑制裝置之一實施例的示意圖。本實施例中，共模雜訊抑制裝置100包含：一電路端110，用來連接一積體電路（例如一乙太網路積體電路）；一纜線端120，用來連接一纜線（例如一乙太網路纜線）；複數個變壓器130，設於電路端110與纜線端120之間；以及複數個共模抑制電感器（Common Mode Chokes），係由一第一部分142與一第二部分144所構成，該第一部分142設於電路端110與變壓器130之間，該第二部分144設於纜線端120與變壓器130之間，其中該第一部分142所連接之一或多個變壓器130與該第二部分144所連接之一或多個變壓器130不完全相同，亦即該第一部分142與第二部分144分設於該些變壓器130之兩端且在設置上不對稱。

承上所述，舉例而言，當本實施例應用於乙太網路時，該電路端110與纜線端120是透過與乙太網路纜線（例如非屏蔽式雙絞纜線）相容之傳輸線（例如四對線）相連接。以該傳輸線由四對線構成為例，前述複數個共模抑制電感器之第一部分142是連接該四對線中的X對線（例如該四對線中的第一對線210與第四對線240，如圖2所示），電感器之第二部分144是連接該四對線中該X對線以外的Y對線中的至少一對（例如該四對線中的第二對線220與第三對線230，如圖2所示），其中X、Y為正整數。

請參閱圖2，其是上述範例之一實施樣態。如圖2所示，電路端110與纜線端120是藉由四對線並透過變壓器130而相連接，該四對線是由一第一對線210、一第二對線220、一第三對線230與一第四對線240構成，且該第二對線220與第三對線230設置於該第一對線210與第四對線240之間。另外，考慮到本實施樣態中，該第一對線210與第四對線240的頻率響應特性與該第二對線220與第三對線230的頻率響應特性不同（例如第一、第四對線於125MHz的訊號能量較高而於60~90MHz的訊號能量較低，以及第二、第三對線於125MHz的訊號能量較低而於60~90MHz的訊號能量較高）（所述頻率響應特性在此與電磁干擾（Electromagnetic Interference, EMI相關），因此本實施樣態將該些電感器的第一部分142連接第一對線210與第四對線240，且令該第一部分142設於電路端110與變壓器130之間；同時將該些電感器的第二部分144連接第二對線220與第三對線230，且令該第二部分144設於纜線端120與變壓器130之間，藉此達到適應性的共模雜訊抑制效果。請注意，上述四對線之頻率響應特性的關係是在特定或適當條件下所成立的關係，並非絕對不變的關係，本領域具有通常知識者可依實際電路設計情形以及實驗或模擬結果來推知各對線的頻率響應特性，並依本發明之揭露內容以及該些特性來決定共模抑制電感器的配置。

請注意，前述實施例中，該第一部分142之電感器數目與該第二部分144之電感器數目可相同也可不同；且該些共模抑制電感器之類型或電感值可相同也可不同。簡言之，本實施例中，只要該第一部分142與第二部分144分設於該些變壓器130之兩端且在設置上不對稱，各種實施變化均得為本實施例所採用。

請參閱圖3，其是本發明之共模雜訊抑制裝置的另一實施例的示意圖。如圖3所示，共模雜訊抑制裝置300包含：一電路端310，用來連接一積體電路；一纜線端320，用來連接一纜線，其中電路端310與纜線端320是透過四對線相連接，該四對線是由一第一對線332、一第二對線334、一第三對線336與一第四對線338所構成，且該第二對線334與第三對線336位於該第一對線332與第四對線338之間；複數個變壓器340，設於電路端310與纜線端320之間；以及複數個纜線端共模抑制電感器（Cable-Side Common Mode Chokes）350，設於纜線端320與變壓器340之間，且至少連接該第二對線334與第三對線336。上述電路端310與變壓器340之間可設有N個電路端共模抑制電感器（Circuit-Side Common Mode Choke）360，該N為不小於0之整數；若N等於0，該四對線的至少其中一對未連接任何該纜線端共模抑制電感器350；若N大於0，該纜線端共模抑制電感器350所連接之一或多個變壓器340與該電路端共模抑制電感器360所連接之一或多個變壓器340不完全相同，或者該四對線的至少其中一對線未連接任何纜線端與電路端共模抑制電感器350、360。換言之，本實施例中，纜線端共模抑制電感器350須設於纜線端320與變壓器340之間的第二與第三對線334 、336上，且電路端310與變壓器340間可以不設置任何電感器（亦即該N等於0，此時該四對線的至少其中一對未連接任何該纜線端共模抑制電感器）、或者纜線端與電路端共模抑制電感器350、360分設於該些變壓器340之兩端且在設置上不對稱、亦或纜線端與電路端共模抑制電感器350、360對稱或不對稱地分設於該些變壓器340之兩端且至少有一對線未連接任何纜線端與電路端共模抑制電感器350、360。

承上所述，舉例而言，本實施例可以不設置任何電路端共模抑制電感器360（亦即該N等於0）如圖4所示；本實施例也可令電路端共模抑制電感器360之設置與纜線端共模抑制電感器350之設置不對稱（例如圖2所示之設置）；本實施例亦可令電路端共模抑制電感器360之設置與纜線端共模抑制電感器350之設置相對稱如圖5所示，此時至少有一對線（例如第一與第四對線332、338）未連接任何纜線端與電路端共模抑制電感器350、360；本實施例另可令電路端共模抑制電感器360之設置與纜線端共模抑制電感器350之設置不對稱如圖6所示，且至少有一對線（例如第一對線332）未連接任何纜線端與電路端共模抑制電感器350、360。

類似地，上述纜線端與電路端共模抑制電感器350、360之數目與設置位置可由本領域具有通常知識者依實際電路設計情形、實驗或模擬結果以及本發明之揭露來決定，例如纜線端與電路端共模抑制電感器350、360之數目可相同或不同、以及纜線端與電路端共模抑制電感器350、360之類型或電感值可相同也可不同。

請參閱圖7，其是本發明之共模雜訊抑制裝置的又一實施例的示意圖。如圖7所示，共模雜訊抑制裝置700包含：一電路端710，用來連接一積體電路；一纜線端720，用來連接一纜線，其中電路端710與纜線端720是透過四對線相連接，該四對線是由一第一對線732、一第二對線734、一第三對線736與一第四對線738所構成，且該第二對線734與第三對線736設於該第一對線732與第四對線738之間；複數個變壓器740，設於電路端710與纜線端720之間；以及複數個電路端共模抑制電感器750，設於電路端710與變壓器740之間，且至少連接該第二對線734與第三對線736。上述纜線端720與變壓器740之間可設有M個纜線端共模抑制電感器760，該M為不小於0之整數；若M等於0，該四對線的至少其中一對未連接任何該電路端共模抑制電感器750；若M大於0，該電路端共模抑制電感器750所連接之一或多個變壓器740與該纜線端共模抑制電感器760所連接之一或多個變壓器740不完全相同，或者該四對線的至少其中一對線未連接任何電路端與纜線端共模抑制電感器750、760。本實施例與圖3之實施例的主要差異在於本實施例不一定設置有纜線端共模抑制電感器760，但設置有電路端共模抑制電感器750於電路端710與變壓器740之間的第二與第三對線734 、736上，此二實施例之其餘技術特徵可相互援用。

由於本技術領域具有通常知識者能夠藉由所有實施例之揭露內容來推知各實施例的實施細節與變化，更明確地說，任一實施例之技術特徵均可合理應用於其它實施例中，因此，在不影響各實施例之揭露要求與可實施性的前提下，重複及冗餘之說明在此予以節略。請注意，本說明書之圖示中，元件之形狀、尺寸、比例等僅為示意，是供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。

綜上所述，本發明之共模雜訊抑制裝置可用於乙太網路或其它需要共模雜訊抑制之架構，且具有下列技術特徵的至少其中之一：共模抑制電感器分設於變壓器之兩端且為非對稱性的設置；共模抑制電感器分設於變壓器之兩端且至少有一對線上未設置任何共模抑制電感器；以及共模抑制電感器僅設於變壓器之一端且至少有一對線上未設置任何共模抑制電感器。基於上述技術特徵，本發明除能適應性地或最佳化地配置共模抑制電感器，亦能避免使用過多共模抑制電感器以兼顧成本效益。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

100 共模雜訊抑制裝置 110 電路端 120 纜線端 130 變壓器 142 共模抑制電感器之第一部分 144 共模抑制電感器之第二部分 210 第一對線 220 第二對線 230 第三對線 240 第四對線 300 共模雜訊抑制裝置 310 電路端 320 纜線端 332 第一對線 334 第二對線 336 第三對線 338 第四對線 340 變壓器 350 纜線端共模抑制電感器 360 電線端共模抑制電感器 700 共模雜訊抑制裝置 710 電路端 720 纜線端 732 第一對線 734 第二對線 736 第三對線 738 第四對線 740 變壓器 750 電路端共模抑制電感器 760 纜線端共模抑制電感器

〔圖1〕為本發明之共模雜訊抑制裝置之一實施例的示意圖； 〔圖2〕為圖1 之共模雜訊抑制裝置的一實施樣態； 〔圖3〕為本發明之共模雜訊抑制裝置的另一實施例的示意圖； 〔圖4〕為圖3 之共模雜訊抑制裝置的一實施樣態； 〔圖5〕為圖3 之共模雜訊抑制裝置的另一實施樣態； 〔圖6〕為圖3 之共模雜訊抑制裝置的又一實施樣態；以及 〔圖7〕為本發明之共模雜訊抑制裝置的又一實施例的示意圖。

100  共模雜訊抑制裝置 110  電路端 120  纜線端 130  變壓器 142  共模抑制電感器之第一部分 144  共模抑制電感器之第二部分 210  第一對線 220  第二對線 230  第三對線 240  第四對線

Claims (10)

1. 一種可用於乙太網路之共模雜訊(Common Mode Noise)抑制裝置，包含：一電路端，用來連接一積體電路；一纜線端，用來連接一纜線；複數個變壓器，設於該電路端與該纜線端之間；以及複數個共模抑制電感器(Common Mode Chokes)，係由一電感器電路端部分與一電感器纜線端部分所構成，該電感器電路端部分設於該電路端與該複數個變壓器之間，該電感器纜線端部分設於該纜線端與該變壓器之間，其中該電感器電路端部分於該些變壓器之一側的設置與該電感器纜線端部分於該些變壓器之另一側的設置不對稱。
2. 如申請專利範圍第1項所述之共模雜訊抑制裝置，其中該電路端與該纜線端是透過四對線相連接，該電感器電路端部分連接該四對線中的X對線，該電感器纜線端部分連接該四對線中該X對線以外的Y對線中的至少一對，該X、Y為正整數。
3. 如申請專利範圍第2項所述之共模雜訊抑制裝置，其中該電感器電路端部分連接該四對線中的二對，該電感器纜線端部分連接該四對線中的其它二對。
4. 如申請專利範圍第3項所述之共模雜訊抑制裝置，其中該四對線是由一第一對線、一第二對線、一第三對線與一第四對線所構成，該第二與第三對線設置於該第一與第四對線之間，該電感器電路端部分連接該第一與第四對線且設於該電路端與該複 數個變壓器之間，該電感器纜線端部分連接該第二與第三對線且設於該纜線端與該複數個變壓器之間。
5. 一種可用於乙太網路之共模雜訊抑制裝置，包含：一電路端，用來連接一積體電路；一纜線端，用來連接一纜線，其中該電路端與該纜線端是透過四對線相連接，該四對線是由一第一對線、一第二對線、一第三對線與一第四對線所構成，且該第二與第三對線位於該第一與第四對線之間；複數個變壓器，設於該電路端與該纜線端之間；以及複數個纜線端共模抑制電感器(Cable-Side Common Mode Chokes)，設於該纜線端與該複數個變壓器之間，且至少連接該第二與第三對線，其中該電路端與該複數個變壓器之間設有N個電路端共模抑制電感器(Circuit-Side Common Mode Choke)，該N為不小於0之整數；當N等於0時，該四對線的至少其中一對未連接任何該纜線端共模抑制電感器；當N大於0時，該些纜線端共模抑制電感器於該些變壓器之一側的設置與該N個電路端共模抑制電感器於該些變壓器之另一側的設置不對稱，或者該四對線的至少其中一對未連接任何該纜線端與電路端共模抑制電感器。
6. 如申請專利範圍第5項所述之共模雜訊抑制裝置，其中該N個電路端共模抑制電感器至少連接該第一與第四對線。
7. 如申請專利範圍第5項所述之共模雜訊抑制裝置，其中該纜線端共模抑制電感器之數目與該電路端共模抑制電感器之數目不同。
8. 如申請專利範圍第5項所述之共模雜訊抑制裝置，其中該纜線端共模抑制電感器之數目與該電路端共模抑制電感器之數目相同。
9. 一種可用於乙太網路之共模雜訊抑制裝置，包含：一電路端，用來連接一積體電路；一纜線端，用來連接一纜線，其中該電路端與該纜線端是透過四對線相連接，該四對線是由一第一對線、一第二對線、一第三對線與一第四對線所構成，且該第二與第三對線位於該第一與第四對線之間；複數個變壓器，設於該電路端與該纜線端之間；以及複數個電路端共模抑制電感器，設於該電路端與該複數個變壓器之間，且至少連接該第二與第三對線，其中該纜線端與該複數個變壓器之間設有M個纜線端共模抑制電感器，該M為不小於0之整數；當M等於0時，該四對線的至少其中一對未連接任何該電路端共模抑制電感器；當M大於0時，該些電路端共模抑制電感器於該些變壓器之一側的設置與該M個纜線端共模抑制電感器於該些變壓器之另一側的設置不對稱，或者該四對線的至少其中一對未連接任何該電路端與纜線端共模抑制電感器。
10. 如申請專利範圍第9項所述之共模雜訊抑制裝置，其中該M個電路端共模抑制電感器至少連接該第一與第四對線。