JP6602518B1 - ノイズフィルタ回路 - Google Patents

ノイズフィルタ回路 Download PDF

Info

Publication number
JP6602518B1
JP6602518B1 JP2019538456A JP2019538456A JP6602518B1 JP 6602518 B1 JP6602518 B1 JP 6602518B1 JP 2019538456 A JP2019538456 A JP 2019538456A JP 2019538456 A JP2019538456 A JP 2019538456A JP 6602518 B1 JP6602518 B1 JP 6602518B1
Authority
JP
Japan
Prior art keywords
inductor
line
inductance
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019538456A
Other languages
English (en)
Other versions
JPWO2020179047A1 (ja
Inventor
喬太 大塚
喬太 大塚
健二 廣瀬
健二 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6602518B1 publication Critical patent/JP6602518B1/ja
Publication of JPWO2020179047A1 publication Critical patent/JPWO2020179047A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance

Landscapes

  • Filters And Equalizers (AREA)

Abstract

第１の入力線（１ａ）と第１の出力線（２ａ）との第１の接続点（５ａ）と一端が接続され、他端がグランドと接続されている第１の接地線（６ａ）と、第１の接地線（６ａ）に挿入されている第１のキャパシタ（７ａ）と、第２の入力線（１ｂ）と第２の出力線（２ｂ）との第２の接続点（５ｂ）と一端が接続され、他端がグランドと接続されている第２の接地線（６ｂ）と、第２の接地線（６ｂ）に挿入されている第２のキャパシタ（７ｂ）と、第１の入力線（１ａ）と一端が接続され、第２の入力線（１ｂ）と他端が接続されている接続線（８）と、接続線（８）に挿入されている第３のキャパシタ（９）とを備え、インダクタンス低減回路（１０）が、第１の接地線（６ａ）が有する寄生インダクタと第１のキャパシタ（７ａ）が有する寄生インダクタとの総和である第１の寄生インダクタンスを低減し、第２の接地線（６ｂ）が有する寄生インダクタと第２のキャパシタ（７ｂ）が有する寄生インダクタとの総和である第２の寄生インダクタンスを低減し、接続線（８）が有する寄生インダクタと第３のキャパシタ（９）が有する寄生インダクタとの総和である第３の寄生インダクタンスを低減するように、ノイズフィルタ回路（１００）を構成した。

Description

この発明は、第１の入力線と一端が接続され、第２の入力線と他端が接続されているキャパシタを有するノイズフィルタ回路に関するものである。
以下の特許文献１には、２本の電線の途中に設けられているフィルタ回路が開示されている。
特許文献１に開示されているフィルタ回路は、２本の電線のうちの一方の電線である第１電線に挿入されているコイル部（以下、「第１コイル部」と称する）と、２本の電線のうちの他方の電線である第２電線に挿入されているコイル部（以下、「第２コイル部」と称する）とを備えている。
特許文献１に開示されているフィルタ回路における第１コイル部は、直列に接続されている２つのコイルを有し、第２コイル部は、直列に接続されている２つのコイルを有している。
特許文献１に開示されているフィルタ回路は、第１電線とグランドとの間を流れるノイズを抑制するために、コンデンサ（以下、「第１コンデンサ」と称する）が、第１コイル部が有する２つのコイルの接続点とグランドとの間に接続されている。
また、特許文献１に開示されているフィルタ回路は、第２電線とグランドとの間を流れるノイズを抑制するために、コンデンサ（以下、「第２コンデンサ」と称する）が、第２コイル部が有する２つのコイルの接続点とグランドとの間に接続されている。
特許文献１に開示されているフィルタ回路は、高周波帯のノイズの抑制効果を向上させるために、第１コイル部及び第２コイル部を備えている。第１コイル部が有する２つのコイルは、第１コンデンサの寄生インダクタンスを打ち消しており、第２コイル部が有する２つのコイルは、第２コンデンサの寄生インダクタンスを打ち消している。
国際公開第２０１７／２０８９１９号
特許文献１に開示されているフィルタ回路は、第１コンデンサ及び第２コンデンサと、第１コイル部及び第２コイル部とを備えていても、第１電線と第２電線との間を流れるノイズを低減することができない。仮に、特許文献１に開示されているフィルタ回路が、第３コンデンサが挿入されている接続線によって、第１電線と第２電線との間が接続される構成を備えるようにすれば、第１電線と第２電線との間を流れるノイズを低減することができる。しかし、接続線及び第３コンデンサのそれぞれが寄生インダクタンスを有することで、第３コンデンサのインピーダンスが、高い周波数で高くなり、第３コンデンサがノイズを低減できる周波数帯域が狭くなってしまうという課題があった。
この発明は上記のような課題を解決するためになされたもので、２本の導線の間を流れるノイズの低減可能な周波数を広げることができるノイズフィルタ回路を得ることを目的とする。
この発明に係るノイズフィルタ回路は、第１の入力線と第１の出力線との接続点と一端が接続され、他端がグランドと接続されている第１の接地線と、第１の接地線に挿入されている第１のキャパシタと、第２の入力線と第２の出力線との接続点と一端が接続され、他端がグランドと接続されている第２の接地線と、第２の接地線に挿入されている第２のキャパシタと、第１の入力線と一端が接続され、第２の入力線と他端が接続されている接続線と、接続線に挿入されている第３のキャパシタと、第１の入力線に挿入されたインダクタを有する第１のインダクタ回路と、第１の出力線に挿入されたインダクタを有する第２のインダクタ回路とを有する、第１の結合インダクタ部と、第２の入力線に挿入されたインダクタを有する第３のインダクタ回路と、第２の出力線に挿入されたインダクタを有する第４のインダクタ回路とを有する、第２の結合インダクタ部とを備え、第１のインダクタ回路は、第１の入力線に挿入されたインダクタとして、第３のキャパシタの一端と一端が接続されている第１のインダクタと、第３のキャパシタの一端及び第１のインダクタの一端のそれぞれと一端が接続され、第１の入力線と第１の出力線との接続点である第１の接続点と他端が接続されている第２のインダクタとを備え、第２のインダクタ回路は、第１の出力線に挿入されたインダクタとして、第１の接続点と一端が接続されている第３のインダクタを備え、第３のインダクタ回路は、第２の入力線に挿入されたインダクタとして、第３のキャパシタの他端と一端が接続されている第４のインダクタと、第３のキャパシタの他端及び第４のインダクタの一端のそれぞれと一端が接続され、第２の入力線と第２の出力線との接続点である第２の接続点と他端が接続されている第５のインダクタとを備え、第４のインダクタ回路は、第２の出力線に挿入されたインダクタとして、第２の接続点と一端が接続されている第６のインダクタを備え、第３のインダクタは、第１のインダクタ及び第２のインダクタのそれぞれと磁気結合されるように、第３のインダクタの中の一端側が第２のインダクタと対向配置されて、第３のインダクタの中の他端側が第１のインダクタと対向配置されており、第６のインダクタは、第４のインダクタ及び第５のインダクタのそれぞれと磁気結合されるように、第６のインダクタの中の一端側が第５のインダクタと対向配置されて、第６のインダクタの中の他端側が第４のインダクタと対向配置されているようにしたものである。
この発明によれば、２本の導線の間を流れるノイズの低減可能な周波数を広げることができる。
実施の形態１に係るノイズフィルタ回路１００を示す構成図である。 第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸを示す説明図である。 実施の形態３に係るノイズフィルタ回路１００を示す構成図である。 第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸを示す説明図である。 実施の形態４に係るノイズフィルタ回路１００を示す構成図である。 実施の形態５に係るノイズフィルタ回路１００を示す構成図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、実施の形態１に係るノイズフィルタ回路１００を示す構成図である。
図１に示すノイズフィルタ回路１００は、２本の導線の途中に接続されている。２本の導線は、電源ケーブル又は通信ケーブル等の差動伝送線路である。
図１において、２本の導線のうちの一方の導線は、第１の入力線１ａと第１の出力線２ａとを有しており、第１の入力線１ａと第１の出力線２ａとは、直列に接続されている。
２本の導線のうちの他方の導線は、第２の入力線１ｂと第２の出力線２ｂとを有しており、第２の入力線１ｂと第２の出力線２ｂとは、直列に接続されている。
図１に示す第１の入力線１ａは、ノイズフィルタ回路１００の外部から、入出力端子３ａを介して、ノイズフィルタ回路１００の内部に配線されている。
図１に示す第２の入力線１ｂは、ノイズフィルタ回路１００の外部から、入出力端子３ｂを介して、ノイズフィルタ回路１００の内部に配線されている。
図１に示す第１の出力線２ａは、ノイズフィルタ回路１００の外部から、入出力端子４ａを介して、ノイズフィルタ回路１００の内部に配線されている。
図１に示す第２の出力線２ｂは、ノイズフィルタ回路１００の外部から、入出力端子４ｂを介して、ノイズフィルタ回路１００の内部に配線されている。
第１の接続点５ａは、第１の入力線１ａと第１の出力線２ａとの接続点である。
第２の接続点５ｂは、第２の入力線１ｂと第２の出力線２ｂとの接続点である。
第１の接地線６ａの一端は、第１の接続点５ａと接続され、第１の接地線６ａの他端は、グランドと接続されている。
第１のキャパシタ７ａは、第１の接地線６ａに挿入されている。
第１のキャパシタ７ａの一端は、第１の接地線６ａを介して、第１の接続点５ａと接続され、第１のキャパシタ７ａの他端は、第１の接地線６ａを介して、接地されている。
第２の接地線６ｂの一端は、第２の接続点５ｂと接続され、第２の接地線６ｂの他端は、グランドと接続されている。
第２のキャパシタ７ｂは、第２の接地線６ｂに挿入されている。
第２のキャパシタ７ｂの一端は、第２の接地線６ｂを介して、第２の接続点５ｂと接続され、第２のキャパシタ７ｂの他端は、第２の接地線６ｂを介して、接地されている。
接続線８の一端は、第１の入力線１ａにおける後述の接続点１７ａと接続され、接続線８の他端は、第２の入力線１ｂにおける後述の接続点１７ｂと接続されている。
第３のキャパシタ９は、接続線８に挿入されている。
第３のキャパシタ９の一端は、接続線８を介して、接続点１７ａと接続され、第３のキャパシタ９の他端は、接続線８を介して、接続点１７ｂと接続されている。
インダクタンス低減回路１０は、第１の結合インダクタ部１１ａ及び第２の結合インダクタ部１１ｂを備えている。
インダクタンス低減回路１０は、第１の接地線６ａが有する寄生インダクタと第１のキャパシタ７ａが有する寄生インダクタとの総和である第１の寄生インダクタンスを低減する。
インダクタンス低減回路１０は、第２の接地線６ｂが有する寄生インダクタと第２のキャパシタ７ｂが有する寄生インダクタとの総和である第２の寄生インダクタンスを低減する。
また、インダクタンス低減回路１０は、接続線８が有する寄生インダクタと第３のキャパシタ９が有する寄生インダクタとの総和である第３の寄生インダクタンスを低減する。
第１の結合インダクタ部１１ａは、第１のインダクタ回路１２ａと、第２のインダクタ回路１５ａとを備えている。第１のインダクタ回路１２ａは、第１の入力線１ａに挿入されたインダクタを有する。第２のインダクタ回路１５ａは、第１の出力線２ａに挿入されたインダクタを有する。
第１のインダクタ回路１２ａは、第１の入力線１ａに挿入されたインダクタとして、第１のインダクタ１３ａと、第２のインダクタ１４ａとを備えている。第１のインダクタ１３ａと第２のインダクタ１４ａとは、直列に接続されている。
第１のインダクタ１３ａの一端は、接続点１７ａと接続され、第１のインダクタ１３ａの他端は、第１の入力線１ａを介して、入出力端子３ａと接続されている。
第１のインダクタ１３ａは、第１のインダクタンスＬ１３ａを有している。
第２のインダクタ１４ａの一端は、接続点１７ａと接続され、第２のインダクタ１４ａの他端は、第１の入力線１ａを介して、第１の接続点５ａと接続されている。
第２のインダクタ１４ａは、第２のインダクタンスＬ１４ａを有している。
第２のインダクタ回路１５ａは、第１の出力線２ａに挿入されたインダクタとして、第３のインダクタ１６ａを備えている。
第３のインダクタ１６ａの一端は、第１の出力線２ａを介して、第１の接続点５ａと接続され、第３のインダクタ１６ａの他端は、第１の出力線２ａを介して、入出力端子４ａと接続されている。
第３のインダクタ１６ａは、第３のインダクタンスＬ１６ａを有している。
接続点１７ａは、第１の入力線１ａ上の点であり、第１のインダクタ１３ａの一端と、第２のインダクタ１４ａの一端と、接続線８の一端との接続点である。
第３のインダクタ１６ａは、第１のインダクタ１３ａ及び第２のインダクタ１４ａのそれぞれと磁気結合されるように配置されている。
具体的には、第３のインダクタ１６ａの中の一端側が第２のインダクタ１４ａと対向配置され、第３のインダクタ１６ａの中の他端側が第１のインダクタ１３ａと対向配置されている。
第３のインダクタ１６ａが、第１のインダクタ１３ａ及び第２のインダクタ１４ａのそれぞれと磁気結合されることで、第１の寄生インダクタンス及び第３の寄生インダクタンスのそれぞれと極性が異なる相互インダクタンスが、第１の接地線６ａ及び接続線８のそれぞれに生じる。
図１において、第１のインダクタ回路１２ａと、第２のインダクタ回路１５ａとの間に表記されている実線は、第１のインダクタ回路１２ａと、第２のインダクタ回路１５ａとが、トランスのように磁気結合されることを意味している。
第２の結合インダクタ部１１ｂは、第３のインダクタ回路１２ｂと、第４のインダクタ回路１５ｂとを備えている。第３のインダクタ回路１２ｂは、第２の入力線１ｂに挿入されたインダクタを有する。第４のインダクタ回路１５ｂは、第２の出力線２ｂに挿入されたインダクタを有する。
第２の結合インダクタ部１１ｂは、第２の入力線１ｂに挿入されたインダクタを有する第３のインダクタ回路１２ｂと、第２の出力線２ｂに挿入されたインダクタを有する第４のインダクタ回路１５ｂとを備えている。
第３のインダクタ回路１２ｂは、第２の入力線１ｂに挿入されたインダクタとして、第４のインダクタ１３ｂと、第５のインダクタ１４ｂとを備えている。第４のインダクタ１３ｂと第５のインダクタ１４ｂとは、直列に接続されている。
第４のインダクタ１３ｂの一端は、接続点１７ａと接続され、第４のインダクタ１３ｂの他端は、第２の入力線１ｂを介して、入出力端子３ｂと接続されている。
第４のインダクタ１３ｂは、第４のインダクタンスＬ１３ｂを有している。
第５のインダクタ１４ｂの一端は、接続点１７ｂと接続され、第５のインダクタ１４ｂの他端は、第２の入力線１ｂを介して、第２の接続点５ｂと接続されている。
第５のインダクタ１４ｂは、第５のインダクタンスＬ１４ｂを有している。
第３のインダクタ回路１２ｂは、第２の入力線１ｂに挿入されたインダクタとして、第４のインダクタ１３ｂと、第５のインダクタ１４ｂとを備えている。第４のインダクタ１３ｂと第５のインダクタ１４ｂとは、直列に接続されている。
第４のインダクタ１３ｂの一端は、接続点１７ａと接続され、第４のインダクタ１３ｂの他端は、第２の入力線１ｂを介して、入出力端子３ｂと接続されている。
第４のインダクタ１３ｂは、第４のインダクタンスＬ１３ｂを有している。
第５のインダクタ１４ｂの一端は、接続点１７ｂと接続され、第５のインダクタ１４ｂの他端は、第２の入力線１ｂを介して、第２の接続点５ｂと接続されている。
第５のインダクタ１４ｂは、第５のインダクタンスＬ１４ｂを有している。
第４のインダクタ回路１５ｂは、第２の出力線２ｂに挿入されたインダクタとして、第６のインダクタ１６ｂを備えている。
第６のインダクタ１６ｂの一端は、第２の出力線２ｂを介して、第２の接続点５ｂと接続され、第６のインダクタ１６ｂの他端は、第２の出力線２ｂを介して、入出力端子４ｂと接続されている。
第６のインダクタ１６ｂは、第６のインダクタンスＬ１６ｂを有している。
接続点１７ｂは、第２の入力線１ｂ上の点であり、第４のインダクタ１３ｂの一端と、第５のインダクタ１４ｂの一端と、接続線８の他端との接続点である。
第６のインダクタ１６ｂは、第４のインダクタ１３ｂ及び第５のインダクタ１４ｂのそれぞれと磁気結合されるように配置されている。
具体的には、第６のインダクタ１６ｂの中の一端側が第５のインダクタ１４ｂと対向配置され、第６のインダクタ１６ｂの中の他端側が第４のインダクタ１３ｂと対向配置されている。
第６のインダクタ１６ｂが、第４のインダクタ１３ｂ及び第５のインダクタ１４ｂのそれぞれと磁気結合されることで、第２の寄生インダクタンス及び第３の寄生インダクタンスのそれぞれと極性が異なる相互インダクタンスが、第２の接地線６ｂ及び接続線８のそれぞれに生じる。
図１において、第３のインダクタ回路１２ｂと、第４のインダクタ回路１５ｂとの間に表記されている実線は、第３のインダクタ回路１２ｂと、第４のインダクタ回路１５ｂとが、トランスのように磁気結合されることを意味している。
次に、図１に示すノイズフィルタ回路１００の動作について説明する。
第１の入力線１ａと第１の出力線２ａとが直列に接続されている導線と、グランドとの間を流れるノイズは、第１の接地線６ａに挿入されている第１のキャパシタ７ａによって低減される。
第２の入力線１ｂと第２の出力線２ｂとが直列に接続されている導線と、グランドとの間を流れるノイズは、第２の接地線６ｂに挿入されている第２のキャパシタ７ｂによって低減される。
第１の入力線１ａと第２の入力線１ｂとの間を流れるノイズは、接続線８に挿入されている第３のキャパシタ９によって低減される。
しかしながら、第１の接地線６ａは、寄生インダクタンスを有し、第１のキャパシタ７ａは、寄生インダクタンスを有している。図１に示すノイズフィルタ回路１００では、図２に示すように、第１の接地線６ａが有する寄生インダクタンスと、第１のキャパシタ７が有する寄生インダクタンスとの総和の寄生インダクタンスが、第１の寄生インダクタンスＬＹａである。
また、第２の接地線６ｂは、寄生インダクタンスを有し、第２のキャパシタ７ｂは、寄生インダクタンスを有している。図１に示すノイズフィルタ回路１００では、図２に示すように、第２の接地線６ｂが有する寄生インダクタンスと、第２のキャパシタ７ｂが有する寄生インダクタンスとの総和の寄生インダクタンスが、第２の寄生インダクタンスＬＹｂである。
さらに、接続線８は、寄生インダクタンスを有し、第３のキャパシタ９は、寄生インダクタンスを有している。図１に示すノイズフィルタ回路１００では、図２に示すように、接続線８が有する寄生インダクタンスと、第３のキャパシタ９が有する寄生インダクタンスとの総和の寄生インダクタンスが、第３の寄生インダクタンスＬＸである。
図２は、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸを示す説明図である。
図１に示すノイズフィルタ回路１００が、インダクタンス低減回路１０を備えていない場合、第１の接地線６ａ及び第１のキャパシタ７ａのそれぞれが寄生インダクタンスを有することで、第１のキャパシタ７ａのインピーダンスが、高い周波数で高くなり、第１のキャパシタ７ａがノイズを低減できる周波数帯域が狭くなる。
また、第２の接地線６ｂ及び第２のキャパシタ７ｂのそれぞれが寄生インダクタンスを有することで、第２のキャパシタ７ｂのインピーダンスが、高い周波数で高くなり、第２のキャパシタ７ｂがノイズを低減できる周波数帯域が狭くなる。
さらに、接続線８及び第３のキャパシタ９のそれぞれが寄生インダクタンスを有することで、第３のキャパシタ９のインピーダンスが、高い周波数で高くなり、第３のキャパシタ９がノイズを低減できる周波数帯域が狭くなる。
図１に示すノイズフィルタ回路１００では、ノイズを低減できる周波数帯域を広くして、高周波帯のノイズ等の低減も可能にするために、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減するインダクタンス低減回路１０を備えている。
インダクタンス低減回路１０の第１の結合インダクタ部１１ａは、第１のインダクタ回路１２ａと、第２のインダクタ回路１５ａとを備えている。
第１のインダクタ回路１２ａと第２のインダクタ回路１５ａとは、磁気結合されている。第１のインダクタ回路１２ａと第２のインダクタ回路１５ａとが磁気結合されることで、第１の寄生インダクタンスＬＹａと極性が異なる相互インダクタンス−ＬＹＭａが、第１の接地線６ａに生じる。また、第３の寄生インダクタンスＬＸと極性が異なる相互インダクタンス−ＬＸＭａが、接続線８に生じる。
例えば、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じになるように、第１のインダクタンスＬ１３ａ、第２のインダクタンスＬ１４ａ及び第３のインダクタンスＬ１６ａのそれぞれが設定されているものとする。第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じであれば、相互インダクタンス−ＬＹＭａによって、第１の寄生インダクタンスＬＹａが打ち消される。また、相互インダクタンス−ＬＸＭａによって、第３の寄生インダクタンスＬＸの一部が打ち消される。
ここでは、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じである例を示している。しかし、これは一例に過ぎず、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが異なっていても、絶対値｜ＬＹＭａ｜が、絶対値｜ＬＹａ｜の２倍よりも小さければ、第１の寄生インダクタンスＬＹａを低減することができる。
インダクタンス低減回路１０の第２の結合インダクタ部１１ｂは、第３のインダクタ回路１２ｂと、第４のインダクタ回路１５ｂとを備えている。
第３のインダクタ回路１２ｂと第４のインダクタ回路１５ｂとは、磁気結合されている。第３のインダクタ回路１２ｂと第４のインダクタ回路１５ｂとが磁気結合されることで、第２の寄生インダクタンスＬＹｂと極性が異なる相互インダクタンス−ＬＹＭｂが、第２の接地線６ｂに生じる。また、第３の寄生インダクタンスＬＸと極性が異なる相互インダクタンス−ＬＸＭｂが、接続線８に生じる。
例えば、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じになるように、第４のインダクタンスＬ１３ｂ、第５のインダクタンスＬ１４ｂ及び第６のインダクタンスＬ１６ｂのそれぞれが設定されているものとする。第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じであれば、相互インダクタンス−ＬＹＭｂによって、第２の寄生インダクタンスＬＹｂが打ち消される。また、相互インダクタンス−ＬＸＭｂによって、第３の寄生インダクタンスＬＸの一部が打ち消される。
ここでは、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じである例を示している。しかし、これは一例に過ぎず、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが異なっていても、絶対値｜ＬＹＭｂ｜が、絶対値｜ＬＹｂ｜の２倍よりも小さければ、第２の寄生インダクタンスＬＹｂを低減することができる。
ＬＸＭａ＋ＬＸＭｂ＝ＬＸであれば、相互インダクタンス−ＬＸＭａと相互インダクタンス−ＬＸＭｂとによって、第３の寄生インダクタンスＬＸの全部が打ち消される。
ＬＸＭａ＋ＬＸＭｂ＜ＬＸであれば、第３の寄生インダクタンスＬＸの全部は打ち消されないが、第３の寄生インダクタンスＬＸの一部は打ち消されて、第３の寄生インダクタンスＬＸは低減される。
ＬＸＭａ＋ＬＸＭｂ＞ＬＸであれば、ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）の寄生インダクタンスが残るが、ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）の絶対値｜ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）｜が、第３の寄生インダクタンスＬＸの絶対値｜ＬＸ｜よりも小さければ、第３の寄生インダクタンスＬＸは低減される。
以上の実施の形態１では、第１の入力線１ａと第１の出力線２ａとの第１の接続点５ａと一端が接続され、他端がグランドと接続されている第１の接地線６ａと、第１の接地線６ａに挿入されている第１のキャパシタ７ａと、第２の入力線１ｂと第２の出力線２ｂとの第２の接続点５ｂと一端が接続され、他端がグランドと接続されている第２の接地線６ｂと、第２の接地線６ｂに挿入されている第２のキャパシタ７ｂと、第１の入力線１ａと一端が接続され、第２の入力線１ｂと他端が接続されている接続線８と、接続線８に挿入されている第３のキャパシタ９とを備えるように、ノイズフィルタ回路１００を構成した。また、ノイズフィルタ回路１００は、第１の接地線６ａが有する寄生インダクタと第１のキャパシタ７ａが有する寄生インダクタとの総和である第１の寄生インダクタンスを低減し、第２の接地線６ｂが有する寄生インダクタと第２のキャパシタ７ｂが有する寄生インダクタとの総和である第２の寄生インダクタンスを低減し、接続線８が有する寄生インダクタと第３のキャパシタ９が有する寄生インダクタとの総和である第３の寄生インダクタンスを低減するインダクタンス低減回路１０を備えている。したがって、ノイズフィルタ回路１００は、特許文献１に開示されているフィルタ回路が、第３コンデンサが挿入されている接続線によって、第１電線と第２電線との間が接続される構成を備えている場合と比べて、２本の導線の間を流れるノイズの低減可能な周波数を広げることができる。
ここまでは、第１のインダクタ１３ａ、第２のインダクタ１４ａ、第３のインダクタ１６ａ、第４のインダクタ１３ｂ、第５のインダクタ１４ｂ及び第６のインダクタ１６ｂのそれぞれが、インダクタンスを変えることができない固定インダクタであることを想定して説明した。
上記各インダクタが固定インダクタである場合、図１に示すノイズフィルタ回路１００を製造する前に、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減することが可能なインダクタンスを有するインダクタを用意しておく必要がある。
しかし、図１に示すノイズフィルタ回路１００では、第１のインダクタ１３ａ、第２のインダクタ１４ａ、第３のインダクタ１６ａ、第４のインダクタ１３ｂ、第５のインダクタ１４ｂ及び第６のインダクタ１６ｂのうちの１つ以上のインダクタが、可変インダクタであってもよい。
１つ以上のインダクタが可変インダクタであれば、図１に示すノイズフィルタ回路１００を製造した後でも、１つ以上のインダクタのインダクタンスを調整することで、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減できることがある。
実施の形態２．
実施の形態２では、第１のインダクタンスＬ１３ａと第４のインダクタンスＬ１３ｂとが同一、第２のインダクタンスＬ１４ａと第５のインダクタンスＬ１４ｂとが同一、第３のインダクタンスＬ１６ａと第６のインダクタンスＬ１６ｂとが同一であるノイズフィルタ回路１００について説明する。ここでの同一は、概ね同一であることを含み、完全な同一のみを意味するものではない。
実施の形態２のノイズフィルタ回路１００を示す構成図は、実施の形態１と同様に、図１である。
第１の出力線２ａ及び第２の出力線２ｂのそれぞれと接続される外部回路（図示せず）は、第１の出力線２ａにより伝送された例えば正極の信号と、第２の出力線２ｂにより伝送された例えば負極の信号とを受信する。
外部回路は、例えば、正極の信号から負極の信号を減算することで、第１の出力線２ａ及び第２の出力線２ｂのそれぞれにより伝送されたノイズを相殺することが可能である。
第１の結合インダクタ部１１ａによって第１の接地線６ａに生じる相互インダクタンス−ＬＹＭａと、第２の結合インダクタ部１１ｂによって第２の接地線６ｂに生じる相互インダクタンス−ＬＹＭｂとが異なる場合、２本の導線を有する差動伝送線路の平衡度が低下する。平衡度が高い状態は、２つの導線のインピーダンスがほぼ等しい状態であり、平衡度が低い状態は、２つの導線のインピーダンスが大きく異なる状態である。
差動伝送線路の平衡度が低下している場合、外部回路が、正極の信号から負極の信号を減算しても、ノイズの全てを相殺することができない。
実施の形態２のノイズフィルタ回路１００では、インダクタンス低減回路１０が、第１のインダクタンスＬ１３ａと第４のインダクタンスＬ１３ｂとが同一である第１のインダクタ１３ａ及び第４のインダクタ１３ｂを備えている。
また、実施の形態２のノイズフィルタ回路１００では、インダクタンス低減回路１０が、第２のインダクタンスＬ１４ａと第５のインダクタンスＬ１４ｂとが同一である第２のインダクタ１４ａ及び第５のインダクタ１４ｂを備えている。
また、実施の形態２のノイズフィルタ回路１００では、インダクタンス低減回路１０が、第３のインダクタンスＬ１６ａと第６のインダクタンスＬ１６ｂとが同一である第３のインダクタ１６ａ及び第６のインダクタ１６ｂを備えている。
したがって、第１の結合インダクタ部１１ａによって、第１の接地線６ａに生じる相互インダクタンス−ＬＹＭａと、第２の結合インダクタ部１１ｂによって、第２の接地線６ｂに生じる相互インダクタンス−ＬＹＭｂとが同一になり、差動伝送線路の平衡度の低下を防ぐことができる。
例えば、第１の寄生インダクタンスＬＹａと、第２の寄生インダクタンスＬＹｂとが同一であるとき、相互インダクタンス−ＬＹＭａ及び相互インダクタンス−ＬＹＭｂのそれぞれが、第１の寄生インダクタンスＬＹａと同じになるように、インダクタンス低減回路１０が備えるそれぞれのインダクタのインダクタンスが設定されているものとする。
相互インダクタンス−ＬＹＭａ及び相互インダクタンス−ＬＹＭｂのそれぞれが、第１の寄生インダクタンスＬＹａと同じであれば、相互インダクタンス−ＬＹＭａによって、第１の寄生インダクタンスＬＹａが打ち消される。また、相互インダクタンス−ＬＹＭｂによって、第２の寄生インダクタンスＬＹｂが打ち消される。
ＬＸＭａ＋ＬＸＭｂ＝ＬＸであれば、相互インダクタンス−ＬＸＭａと相互インダクタンス−ＬＸＭｂとによって、第３の寄生インダクタンスＬＸの全部が打ち消される。
ＬＸＭａ＋ＬＸＭｂ＜ＬＸであれば、第３の寄生インダクタンスＬＸの全部は打ち消されないが、第３の寄生インダクタンスＬＸの一部は打ち消されて、第３の寄生インダクタンスＬＸは低減される。
ＬＸＭａ＋ＬＸＭｂ＞ＬＸであれば、ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）の寄生インダクタンスが残るが、ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）の絶対値｜ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）｜が、第３の寄生インダクタンスＬＸの絶対値｜ＬＸ｜よりも小さければ、第３の寄生インダクタンスＬＸは低減される。
以上の実施の形態２は、第１のインダクタ１３ａが有する第１のインダクタンスと、第４のインダクタ１３ｂが有する第４のインダクタンスとが同一であり、第２のインダクタ１４ａが有する第２のインダクタンスと、第５のインダクタ１４ｂが有する第５のインダクタンスとが同一であり、第３のインダクタ１６ａが有する第３のインダクタンスと、第６のインダクタ１６ｂが有する第６のインダクタンスとが同一であるように、ノイズフィルタ回路１００を構成した。したがって、ノイズフィルタ回路１００は、２本の導線の間を流れるノイズの低減可能な周波数を広げることができるほか、差動伝送線路の平衡度の低下を防ぐことができる。
実施の形態３．
実施の形態３では、第３のインダクタ回路１２ｂが、第２の入力線１ｂに挿入されたインダクタとして、第７のインダクタ２０を備えているノイズフィルタ回路１００について説明する。
図３は、実施の形態３に係るノイズフィルタ回路１００を示す構成図である。図３において、図１と同一符号は同一又は相当部分を示すので説明を省略する。
第３のインダクタ回路１２ｂは、第２の入力線１ｂに挿入されたインダクタとして、第７のインダクタ２０を備えている。
第７のインダクタ２０の一端は、第２の入力線１ｂ及び接続線８を介して、第３のキャパシタ９の他端と接続され、また、第７のインダクタ２０の一端は、第２の入力線１ｂを介して、入出力端子３ｂと接続されている。
第７のインダクタ２０の他端は、第２の入力線１ｂを介して、第２の接続点５ｂと接続されている。
第７のインダクタ２０は、第７のインダクタンスＬ２０を有している。
第６のインダクタ１６ｂは、第７のインダクタ２０と磁気結合されるように配置されている。
具体的には、第６のインダクタ１６ｂの中の一端側が、第７のインダクタ２０の中の他端側に位置し、第６のインダクタ１６ｂの中の他端側が、第７のインダクタ２０の中の一端側に位置する配置で、第６のインダクタ１６ｂが第７のインダクタ２０と対向配置されている。
図４は、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸを示す説明図である。
次に、図３に示すノイズフィルタ回路１００の動作について説明する。
図３に示すノイズフィルタ回路１００では、第３のインダクタ回路１２ｂが、第７のインダクタ２０のみを備えることで、第３の寄生インダクタンスＬＸの打ち消しが、第１の結合インダクタ部１１ａのみで行われる。言い換えれば、第２の結合インダクタ部１１ｂは、第３の寄生インダクタンスＬＸの打ち消しに寄与しない。
したがって、図３に示すノイズフィルタ回路１００では、図１に示すノイズフィルタ回路１００と比べて、第１の結合インダクタ部１１ａが、第３の寄生インダクタンスＬＸを打ち消すために生じさせる相互インダクタンス−ＬＸＭａが大きくなる。
相互インダクタンス−ＬＸＭａが大きくなれば、図３に示す第１の結合インダクタ部１１ａは、図１に示す第１の結合インダクタ部１１ａと比べて、大きな値の第１のインダクタンスＬ１３ａを有する第１のインダクタ１３ａを用いることが可能になる。
一方、図１に示すノイズフィルタ回路１００では、インダクタンス低減回路１０が、第３の寄生インダクタンスＬＸを低減することが可能なインダクタとして、第１のインダクタ１３ａ、第２のインダクタ１４ａ、第３のインダクタ１６ａ、第４のインダクタ１３ｂ、第５のインダクタ１４ｂ及び第６のインダクタ１６ｂを備えている。
図１に示すインダクタンス低減回路１０は、第３の寄生インダクタンスＬＸの全部を打ち消すために、図３に示す第１のインダクタ１３ａが有する第１のインダクタンスＬ１３ａよりも小さな値の第１のインダクタンスＬ１３ａを有する第１のインダクタ１３ａを備える必要があることがある。
第１のインダクタンスＬ１３ａは、製造誤差等の誤差を含んでいることがある。第１のインダクタンスＬ１３ａが小さな値である場合、誤差の絶対値が小さくても、第１のインダクタンスＬ１３ａの全体に対する誤差の割合が大きくなる。
全体に対する誤差の割合が大きければ、インダクタンス低減回路１０による第３の寄生インダクタンスＬＸの打ち消し精度が劣化する。
ここで、図３に示す第１のインダクタ１３ａが有する第１のインダクタンスＬ１３ａに含まれている誤差の絶対値と、図１に示す第１のインダクタ１３ａが有する第１のインダクタンスＬ１３ａに含まれている誤差の絶対値とで同じであるとする。
誤差の絶対値が同じであれば、図３に示す第１のインダクタ１３ａが有する、大きな値の第１のインダクタンスＬ１３ａの全体に対する誤差の割合が、図１に示す第１のインダクタ１３ａが有する、小さな値の第１のインダクタンスＬ１３ａの全体に対する誤差の割合よりも小さくなる。
したがって、図３に示すインダクタンス低減回路１０は、図１に示すインダクタンス低減回路１０よりも、第３の寄生インダクタンスＬＸの打ち消し精度が向上する。
図３に示すノイズフィルタ回路１００では、ノイズを低減できる周波数帯域を広くして、高周波帯のノイズ等の低減も可能にするために、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減するインダクタンス低減回路１０を備えている。
インダクタンス低減回路１０の第１の結合インダクタ部１１ａは、第１のインダクタ回路１２ａと、第２のインダクタ回路１５ａとを備えている。
第１のインダクタ回路１２ａと第２のインダクタ回路１５ａとは、磁気結合されている。第１のインダクタ回路１２ａと第２のインダクタ回路１５ａとが磁気結合されることで、第１の寄生インダクタンスＬＹａと極性が異なる相互インダクタンス−ＬＹＭａが、第１の接地線６ａに生じる。また、第３の寄生インダクタンスＬＸと極性が異なる相互インダクタンス−ＬＸＭａが、接続線８に生じる。
例えば、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じになるように、第１のインダクタンスＬ１３ａ、第２のインダクタンスＬ１４ａ及び第３のインダクタンスＬ１６ａのそれぞれが設定されているものとする。第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じであれば、相互インダクタンス−ＬＹＭａによって、第１の寄生インダクタンスＬＹａが打ち消される。
また、第３の寄生インダクタンスＬＸの絶対値｜ＬＸ｜と、相互インダクタンス−ＬＸＭａとが同じになるように、第１のインダクタンスＬ１３ａ、第２のインダクタンスＬ１４ａ及び第３のインダクタンスＬ１６ａのそれぞれが設定されているものとする。第３の寄生インダクタンスＬＸの絶対値｜ＬＸ｜と、相互インダクタンス−ＬＸＭａとが同じであれば、相互インダクタンス−ＬＸＭによって、第３の寄生インダクタンスＬＸが打ち消される。
ここでは、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じである例を示している。しかし、これは一例に過ぎず、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが異なっていても、絶対値｜ＬＹＭａ｜が、絶対値｜ＬＹａ｜の２倍よりも小さければ、第１の寄生インダクタンスＬＹａを低減することができる。
また、ここでは、第３の寄生インダクタンスＬＸの絶対値｜ＬＸ｜と、相互インダクタンス−ＬＸＭａとが同じである例を示している。しかし、これは一例に過ぎず、第３の寄生インダクタンスＬＸの絶対値｜ＬＸ｜と、相互インダクタンス−ＬＸＭａとが異なっていても、絶対値｜ＬＸＭａ｜が、絶対値｜ＬＸ｜の２倍よりも小さければ、第３の寄生インダクタンスＬＸを低減することができる。
インダクタンス低減回路１０の第２の結合インダクタ部１１ｂは、第３のインダクタ回路１２ｂと、第４のインダクタ回路１５ｂとを備えている。
第３のインダクタ回路１２ｂと第４のインダクタ回路１５ｂとは、磁気結合されている。第３のインダクタ回路１２ｂと第４のインダクタ回路１５ｂとが磁気結合されることで、第２の寄生インダクタンスＬＹｂと極性が異なる相互インダクタンス−ＬＹＭｂが、第２の接地線６ｂに生じる。
例えば、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じになるように、第７のインダクタンスＬ２０及び第６のインダクタンスＬ１６ｂのそれぞれが設定されているものとする。第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じであれば、相互インダクタンス−ＬＹＭｂによって、第２の寄生インダクタンスＬＹｂが打ち消される。
ここでは、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じである例を示している。しかし、これは一例に過ぎず、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが異なっていても、絶対値｜ＬＹＭｂ｜が、絶対値｜ＬＹｂ｜の２倍よりも小さければ、第２の寄生インダクタンスＬＹｂを低減することができる。
図３に示すノイズフィルタ回路１００は、図１に示すノイズフィルタ回路１００と同様に、２本の導線の間を流れるノイズの低減可能な周波数を広げることができる。
図３に示すノイズフィルタ回路１００では、第３のインダクタ回路１２ｂが、第７のインダクタ２０のみを備えている。したがって、図３に示すノイズフィルタ回路１００は、図１に示すノイズフィルタ回路１００と比べて、実装するインダクタの個数を減らすことができる。また、図３に示すノイズフィルタ回路１００は、図１に示すノイズフィルタ回路１００と比べて、第１のインダクタ回路１２ａが、大きな値の第１のインダクタンスＬ１３ａを有する第１のインダクタ１３ａを用いることが可能になる。
ここまでは、第１のインダクタ１３ａ、第２のインダクタ１４ａ、第３のインダクタ１６ａ、第７のインダクタ２０及び第６のインダクタ１６ｂのそれぞれが、インダクタンスを変えることができない固定インダクタであることを想定して説明した。
上記各インダクタが固定インダクタである場合、図３に示すノイズフィルタ回路１００を製造する前に、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減することが可能なインダクタンスを有するインダクタを用意しておく必要がある。
しかし、図３に示すノイズフィルタ回路１００では、第１のインダクタ１３ａ、第２のインダクタ１４ａ、第３のインダクタ１６ａ、第７のインダクタ２０及び第６のインダクタ１６ｂのうちの１つ以上のインダクタが、可変インダクタであってもよい。
１つ以上のインダクタが可変インダクタであれば、図３に示すノイズフィルタ回路１００を製造した後でも、１つ以上のインダクタのインダクタンスを調整することで、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減できることがある。
実施の形態４．
図３に示すノイズフィルタ回路１００では、第３のインダクタ回路１２ｂが、第２の入力線１ｂに挿入されたインダクタとして、第７のインダクタ２０を備えている。
これに対し、実施の形態４では、第３のインダクタ回路１２ｂが、第２の入力線１ｂに挿入されたインダクタとして、第８のインダクタ２１を備えているノイズフィルタ回路１００について説明する。
図５は、実施の形態４に係るノイズフィルタ回路１００を示す構成図である。図５において、図１及び図３と同一符号は同一又は相当部分を示すので説明を省略する。
第３のインダクタ回路１２ｂは、第２の入力線１ｂに挿入されたインダクタとして、第８のインダクタ２１を備えている。
第８のインダクタ２１の一端は、接続線８を介して、第３のキャパシタ９の他端と接続され、また、第８のインダクタ２１の一端は、第２の入力線１ｂを介して、第２の接続点５ｂと接続されている。
第８のインダクタ２１の他端は、第２の入力線１ｂを介して、入出力端子３ｂと接続されている。
第８のインダクタ２１は、第８のインダクタンスＬ２１を有している。
第６のインダクタ１６ｂは、第８のインダクタ２１と磁気結合されるように配置されている。
具体的には、第６のインダクタ１６ｂの中の一端側が、第８のインダクタ２１の中の一端側に位置し、第６のインダクタ１６ｂの中の他端側が、第８のインダクタ２１の中の他端側に位置する配置で、第６のインダクタ１６ｂが第８のインダクタ２１と対向配置されている。
次に、図５に示すノイズフィルタ回路１００の動作について説明する。
図５に示すノイズフィルタ回路１００では、ノイズを低減できる周波数帯域を広くして、高周波帯のノイズ等の低減も可能にするために、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減するインダクタンス低減回路１０を備えている。
インダクタンス低減回路１０の第１の結合インダクタ部１１ａは、第１のインダクタ回路１２ａと、第２のインダクタ回路１５ａとを備えている。
第１のインダクタ回路１２ａと第２のインダクタ回路１５ａとは、磁気結合されている。第１のインダクタ回路１２ａと第２のインダクタ回路１５ａとが磁気結合されることで、第１の寄生インダクタンスＬＹａと極性が異なる相互インダクタンス−ＬＹＭａが、第１の接地線６ａに生じる。また、第３の寄生インダクタンスＬＸと極性が異なる相互インダクタンス−ＬＸＭａが、接続線８に生じる。
例えば、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じになるように、第１のインダクタンスＬ１３ａ、第２のインダクタンスＬ１４ａ及び第３のインダクタンスＬ１６ａのそれぞれが設定されているものとする。第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じであれば、相互インダクタンス−ＬＹＭａによって、第１の寄生インダクタンスＬＹａが打ち消される。また、相互インダクタンス−ＬＸＭａによって、第３の寄生インダクタンスＬＸの一部が打ち消される。
ここでは、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じである例を示している。しかし、これは一例に過ぎず、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが異なっていても、絶対値｜ＬＹＭａ｜が、絶対値｜ＬＹａ｜の２倍よりも小さければ、第１の寄生インダクタンスＬＹａを低減することができる。
インダクタンス低減回路１０の第２の結合インダクタ部１１ｂは、第３のインダクタ回路１２ｂと、第４のインダクタ回路１５ｂとを備えている。
第３のインダクタ回路１２ｂと第４のインダクタ回路１５ｂとは、磁気結合されている。第３のインダクタ回路１２ｂと第４のインダクタ回路１５ｂとが磁気結合されることで、第２の寄生インダクタンスＬＹｂと極性が異なる相互インダクタンス−ＬＹＭｂが、第２の接地線６ｂに生じる。また、第３の寄生インダクタンスＬＸと極性が異なる相互インダクタンス−ＬＸＭｂが、接続線８に生じる。−ＬＸＭｂ＝−ＬＹＭｂである。
例えば、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じになるように、第８のインダクタンスＬ２１及び第６のインダクタンスＬ１６ｂのそれぞれが設定されているものとする。第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じであれば、相互インダクタンス−ＬＹＭｂによって、第２の寄生インダクタンスＬＹｂが打ち消される。また、相互インダクタンス−ＬＸＭｂによって、第３の寄生インダクタンスＬＸの一部が打ち消される。
ここでは、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じである例を示している。しかし、これは一例に過ぎず、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが異なっていても、絶対値｜ＬＹＭｂ｜が、絶対値｜ＬＹｂ｜の２倍よりも小さければ、第２の寄生インダクタンスＬＹｂを低減することができる。
ＬＸＭａ＋ＬＸＭｂ＝ＬＸであれば、相互インダクタンス−ＬＸＭａと相互インダクタンス−ＬＸＭｂとによって、第３の寄生インダクタンスＬＸの全部が打ち消される。
ＬＸＭａ＋ＬＸＭｂ＜ＬＸであれば、第３の寄生インダクタンスＬＸの全部は打ち消されないが、第３の寄生インダクタンスＬＸの一部は打ち消されて、第３の寄生インダクタンスＬＸは低減される。
ＬＸＭａ＋ＬＸＭｂ＞ＬＸであれば、ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）の寄生インダクタンスが残るが、ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）の絶対値｜ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）｜が、第３の寄生インダクタンスＬＸの絶対値｜ＬＸ｜よりも小さければ、第３の寄生インダクタンスＬＸは低減される。
図５に示すノイズフィルタ回路１００は、図１に示すノイズフィルタ回路１００と同様に、２本の導線の間を流れるノイズの低減可能な周波数を広げることができる。
また、図５に示すノイズフィルタ回路１００は、図１に示すノイズフィルタ回路１００と比べて、実装するインダクタの個数を減らすことができる。
ここまでは、第１のインダクタ１３ａ、第２のインダクタ１４ａ、第３のインダクタ１６ａ、第８のインダクタ２１及び第６のインダクタ１６ｂのそれぞれが、インダクタンスを変えることができない固定インダクタであることを想定して説明した。
上記各インダクタが固定インダクタである場合、図５に示すノイズフィルタ回路１００を製造する前に、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減することが可能なインダクタンスを有するインダクタを用意しておく必要がある。
しかし、図５に示すノイズフィルタ回路１００では、第１のインダクタ１３ａ、第２のインダクタ１４ａ、第３のインダクタ１６ａ、第８のインダクタ２１及び第６のインダクタ１６ｂのうちの１つ以上のインダクタが、可変インダクタであってもよい。
１つ以上のインダクタが可変インダクタであれば、図５に示すノイズフィルタ回路１００を製造した後でも、１つ以上のインダクタのインダクタンスを調整することで、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減できることがある。
実施の形態５．
図５に示すノイズフィルタ回路１００では、第１のインダクタ回路１２ａが、第１の入力線１ａに挿入されたインダクタとして、第１のインダクタ１３ａ及び第２のインダクタ１４ａを有している。
これに対し、実施の形態５では、第１のインダクタ回路１２ａが、第１の入力線１ａに挿入されたインダクタとして、第９のインダクタ２２を備えているノイズフィルタ回路１００について説明する。
図６は、実施の形態５に係るノイズフィルタ回路１００を示す構成図である。図６において、図１、図３及び図５と同一符号は同一又は相当部分を示すので説明を省略する。
第１のインダクタ回路１２ａは、第１の入力線１ａに挿入されたインダクタとして、第９のインダクタ２２を備えている。
第９のインダクタ２２の一端は、接続線８を介して、第３のキャパシタ９の一端と接続され、また、第９のインダクタ２２の一端は、第１の入力線１ａを介して、第１の接続点５ａと接続されている。
第９のインダクタ２２の他端は、第１の入力線１ａを介して、入出力端子３ａと接続されている。
第９のインダクタ２２は、第９のインダクタンスＬ２２を有している。
第３のインダクタ１６ａは、第９のインダクタ２２と磁気結合されるように配置されている。
具体的には、第３のインダクタ１６ａの中の一端側が、第９のインダクタ２２の中の一端側に位置し、第３のインダクタ１６ａの中の他端側が、第９のインダクタ２２の中の他端側に位置する配置で、第３のインダクタ１６ａが第９のインダクタ２２と対向配置されている。
次に、図６に示すノイズフィルタ回路１００の動作について説明する。
図６に示すノイズフィルタ回路１００では、ノイズを低減できる周波数帯域を広くして、高周波帯のノイズ等の低減も可能にするために、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減するインダクタンス低減回路１０を備えている。
インダクタンス低減回路１０の第１の結合インダクタ部１１ａは、第１のインダクタ回路１２ａと、第２のインダクタ回路１５ａとを備えている。
第１のインダクタ回路１２ａと第２のインダクタ回路１５ａとは、磁気結合されている。第１のインダクタ回路１２ａと第２のインダクタ回路１５ａとが磁気結合されることで、第１の寄生インダクタンスＬＹａと極性が異なる相互インダクタンス−ＬＹＭａが、第１の接地線６ａに生じる。また、第３の寄生インダクタンスＬＸと極性が異なる相互インダクタンス−ＬＸＭａが、接続線８に生じる。−ＬＸＭａ＝−ＬＹＭａである。
例えば、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じになるように、第９のインダクタンスＬ２２及び第３のインダクタンスＬ１６ａのそれぞれが設定されているものとする。第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じであれば、相互インダクタンス−ＬＹＭａによって、第１の寄生インダクタンスＬＹａが打ち消される。また、相互インダクタンス−ＬＸＭａによって、第３の寄生インダクタンスＬＸの一部が打ち消される。
ここでは、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが同じである例を示している。しかし、これは一例に過ぎず、第１の寄生インダクタンスＬＹａの絶対値｜ＬＹａ｜と、相互インダクタンス−ＬＹＭａの絶対値｜ＬＹＭａ｜とが異なっていても、絶対値｜ＬＹＭａ｜が、絶対値｜ＬＹａ｜の２倍よりも小さければ、第１の寄生インダクタンスＬＹａを低減することができる。
インダクタンス低減回路１０の第２の結合インダクタ部１１ｂは、第３のインダクタ回路１２ｂと、第４のインダクタ回路１５ｂとを備えている。
第３のインダクタ回路１２ｂと第４のインダクタ回路１５ｂとは、磁気結合されている。第３のインダクタ回路１２ｂと第４のインダクタ回路１５ｂとが磁気結合されることで、第２の寄生インダクタンスＬＹｂと極性が異なる相互インダクタンス−ＬＹＭｂが、第２の接地線６ｂに生じる。また、第３の寄生インダクタンスＬＸと極性が異なる相互インダクタンス−ＬＸＭｂが、接続線８に生じる。−ＬＸＭｂ＝−ＬＹＭｂである。
例えば、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じになるように、第８のインダクタンスＬ２１及び第６のインダクタンスＬ１６ｂのそれぞれが設定されているものとする。第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じであれば、相互インダクタンス−ＬＹＭｂによって、第２の寄生インダクタンスＬＹｂが打ち消される。また、相互インダクタンス−ＬＸＭｂによって、第３の寄生インダクタンスＬＸの一部が打ち消される。
ここでは、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが同じである例を示している。しかし、これは一例に過ぎず、第２の寄生インダクタンスＬＹｂの絶対値｜ＬＹｂ｜と、相互インダクタンス−ＬＹＭｂの絶対値｜ＬＹＭｂ｜とが異なっていても、絶対値｜ＬＹＭｂ｜が、絶対値｜ＬＹｂ｜の２倍よりも小さければ、第２の寄生インダクタンスＬＹｂを低減することができる。
ＬＸＭａ＋ＬＸＭｂ＝ＬＸであれば、相互インダクタンス−ＬＸＭａと相互インダクタンス−ＬＸＭｂとによって、第３の寄生インダクタンスＬＸの全部が打ち消される。
ＬＸＭａ＋ＬＸＭｂ＜ＬＸであれば、第３の寄生インダクタンスＬＸの全部は打ち消されないが、第３の寄生インダクタンスＬＸの一部は打ち消されて、第３の寄生インダクタンスＬＸは低減される。
ＬＸＭａ＋ＬＸＭｂ＞ＬＸであれば、ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）の寄生インダクタンスが残るが、ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）の絶対値｜ＬＸ−（ＬＸＭａ＋ＬＸＭｂ）｜が、第３の寄生インダクタンスＬＸの絶対値｜ＬＸ｜よりも小さければ、第３の寄生インダクタンスＬＸは低減される。
図６に示すノイズフィルタ回路１００は、図１に示すノイズフィルタ回路１００と同様に、２本の導線の間を流れるノイズの低減可能な周波数を広げることができる。
また、図６に示すノイズフィルタ回路１００は、図１に示すノイズフィルタ回路１００と比べて、実装するインダクタの個数を減らすことができる。
ここまでは、第９のインダクタ２２、第３のインダクタ１６ａ、第８のインダクタ２１及び第６のインダクタ１６ｂのそれぞれが、インダクタンスを変えることができない固定インダクタであることを想定して説明した。
上記各インダクタが固定インダクタである場合、図６に示すノイズフィルタ回路１００を製造する前に、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減することが可能なインダクタンスを有するインダクタを用意しておく必要がある。
しかし、図６に示すノイズフィルタ回路１００では、第９のインダクタ２２、第３のインダクタ１６ａ、第８のインダクタ２１及び第６のインダクタ１６ｂのうちの１つ以上のインダクタが、可変インダクタであってもよい。
１つ以上のインダクタが可変インダクタであれば、図６に示すノイズフィルタ回路１００を製造した後でも、１つ以上のインダクタのインダクタンスを調整することで、第１の寄生インダクタンスＬＹａ、第２の寄生インダクタンスＬＹｂ及び第３の寄生インダクタンスＬＸのそれぞれを低減できることがある。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明は、第１の入力線と一端が接続され、第２の入力線と他端が接続されているキャパシタを有するノイズフィルタ回路に適している。
１ａ 第１の入力線、１ｂ 第２の入力線、２ａ 第１の出力線、２ｂ 第２の出力線、３ａ，３ｂ，４ａ，４ｂ 入出力端子、５ａ 第１の接続点、５ｂ 第２の接続点、６ａ 第１の接地線、６ｂ 第２の接地線、７ａ 第１のキャパシタ、７ｂ 第２のキャパシタ、８ 接続線、９ 第３のキャパシタ、１０ インダクタンス低減回路、１１ａ 第１の結合インダクタ部、１１ｂ 第２の結合インダクタ部、１２ａ 第１のインダクタ回路、１２ｂ 第３のインダクタ回路、１３ａ 第１のインダクタ、１３ｂ 第４のインダクタ、１４ａ 第２のインダクタ、１４ｂ 第５のインダクタ、１５ａ 第２のインダクタ回路、１５ｂ 第４のインダクタ回路、１６ａ 第３のインダクタ、１６ｂ 第６のインダクタ、１７ａ 接続点、１７ｂ 接続点、２０ 第７のインダクタ、２１ 第８のインダクタ、２２ 第９のインダクタ、１００ ノイズフィルタ回路。

Claims (5)

  1. 第１の入力線と第１の出力線との接続点と一端が接続され、グランドと他端が接続されている第１の接地線と、
    前記第１の接地線に挿入されている第１のキャパシタと、
    第２の入力線と第２の出力線との接続点と一端が接続され、グランドと他端が接続されている第２の接地線と、
    前記第２の接地線に挿入されている第２のキャパシタと、
    前記第１の入力線と一端が接続され、前記第２の入力線と他端が接続されている接続線と、
    前記接続線に挿入されている第３のキャパシタと、
    前記第１の入力線に挿入されたインダクタを有する第１のインダクタ回路と、前記第１の出力線に挿入されたインダクタを有する第２のインダクタ回路とを有する、第１の結合インダクタ部と、
    前記第２の入力線に挿入されたインダクタを有する第３のインダクタ回路と、前記第２の出力線に挿入されたインダクタを有する第４のインダクタ回路とを有する、第２の結合インダクタ部とを備え、
    前記第１のインダクタ回路は、前記第１の入力線に挿入されたインダクタとして、
    前記第３のキャパシタの一端と一端が接続されている第１のインダクタと、
    前記第３のキャパシタの一端及び前記第１のインダクタの一端のそれぞれと一端が接続され、前記第１の入力線と前記第１の出力線との接続点である第１の接続点と他端が接続されている第２のインダクタとを備え、
    前記第２のインダクタ回路は、前記第１の出力線に挿入されたインダクタとして、
    前記第１の接続点と一端が接続されている第３のインダクタを備え、
    前記第３のインダクタ回路は、前記第２の入力線に挿入されたインダクタとして、
    前記第３のキャパシタの他端と一端が接続されている第４のインダクタと、
    前記第３のキャパシタの他端及び前記第４のインダクタの一端のそれぞれと一端が接続され、前記第２の入力線と前記第２の出力線との接続点である第２の接続点と他端が接続されている第５のインダクタとを備え、
    前記第４のインダクタ回路は、前記第２の出力線に挿入されたインダクタとして、
    前記第２の接続点と一端が接続されている第６のインダクタを備え、
    前記第３のインダクタは、前記第１のインダクタ及び前記第２のインダクタのそれぞれと磁気結合されるように、前記第３のインダクタの中の一端側が前記第２のインダクタと対向配置されて、前記第３のインダクタの中の他端側が前記第１のインダクタと対向配置されており、
    前記第６のインダクタは、前記第４のインダクタ及び前記第５のインダクタのそれぞれと磁気結合されるように、前記第６のインダクタの中の一端側が前記第５のインダクタと対向配置されて、前記第６のインダクタの中の他端側が前記第４のインダクタと対向配置されていることを特徴とするノイズフィルタ回路。
  2. 前記第１のインダクタは、第１のインダクタンスを有し、
    前記第２のインダクタは、第２のインダクタンスを有し、
    前記第３のインダクタは、第３のインダクタンスを有し、
    前記第４のインダクタは、前記第１のインダクタンスと同一のインダクタンスを有し、
    前記第５のインダクタは、前記第２のインダクタンスと同一のインダクタンスを有し、
    前記第６のインダクタは、前記第３のインダクタンスと同一のインダクタンスを有していることを特徴とする請求項１記載のノイズフィルタ回路。
  3. 第１の入力線と第１の出力線との接続点と一端が接続され、グランドと他端が接続されている第１の接地線と、
    前記第１の接地線に挿入されている第１のキャパシタと、
    第２の入力線と第２の出力線との接続点と一端が接続され、グランドと他端が接続されている第２の接地線と、
    前記第２の接地線に挿入されている第２のキャパシタと、
    前記第１の入力線と一端が接続され、前記第２の入力線と他端が接続されている接続線と、
    前記接続線に挿入されている第３のキャパシタと、
    前記第１の入力線に挿入されたインダクタを有する第１のインダクタ回路と、前記第１の出力線に挿入されたインダクタを有する第２のインダクタ回路とを有する、第１の結合インダクタ部と、
    前記第２の入力線に挿入されたインダクタを有する第３のインダクタ回路と、前記第２の出力線に挿入されたインダクタを有する第４のインダクタ回路とを有する、第２の結合インダクタ部とを備え、
    前記第１のインダクタ回路は、前記第１の入力線に挿入されたインダクタとして、
    前記第３のキャパシタの一端と一端が接続されている第１のインダクタと、
    前記第３のキャパシタの一端及び前記第１のインダクタの一端のそれぞれと一端が接続され、前記第１の入力線と前記第１の出力線との接続点である第１の接続点と他端が接続されている第２のインダクタとを備え、
    前記第２のインダクタ回路は、前記第１の出力線に挿入されたインダクタとして、
    前記第１の接続点と一端が接続されている第３のインダクタを備え、
    前記第３のインダクタ回路は、前記第２の入力線に挿入されたインダクタとして、
    前記第３のキャパシタの他端と一端が接続され、前記第２の入力線と前記第２の出力線との接続点である第２の接続点と他端が接続されている第７のインダクタを備え、
    前記第４のインダクタ回路は、前記第２の出力線に挿入されたインダクタとして、
    前記第２の接続点と一端が接続されている第６のインダクタを備え、
    前記第３のインダクタは、前記第１のインダクタ及び前記第２のインダクタのそれぞれと磁気結合されるように、前記第３のインダクタの中の一端側が前記第２のインダクタと対向配置されて、前記第３のインダクタの中の他端側が前記第１のインダクタと対向配置されており、
    前記第６のインダクタは、前記第７のインダクタと磁気結合されるように、前記第６のインダクタの中の一端側が、前記第７のインダクタの中の他端側に位置し、前記第６のインダクタの中の他端側が、前記第７のインダクタの中の一端側に位置する配置で、前記第６のインダクタが前記第７のインダクタと対向配置されていることを特徴とするノイズフィルタ回路。
  4. 第１の入力線と第１の出力線との接続点と一端が接続され、グランドと他端が接続されている第１の接地線と、
    前記第１の接地線に挿入されている第１のキャパシタと、
    第２の入力線と第２の出力線との接続点と一端が接続され、グランドと他端が接続されている第２の接地線と、
    前記第２の接地線に挿入されている第２のキャパシタと、
    前記第１の入力線と一端が接続され、前記第２の入力線と他端が接続されている接続線と、
    前記接続線に挿入されている第３のキャパシタと、
    前記第１の入力線に挿入されたインダクタを有する第１のインダクタ回路と、前記第１の出力線に挿入されたインダクタを有する第２のインダクタ回路とを有する、第１の結合インダクタ部と、
    前記第２の入力線に挿入されたインダクタを有する第３のインダクタ回路と、前記第２の出力線に挿入されたインダクタを有する第４のインダクタ回路とを有する、第２の結合インダクタ部とを備え、
    前記第１のインダクタ回路は、前記第１の入力線に挿入されたインダクタとして、
    前記第３のキャパシタの一端と一端が接続されている第１のインダクタと、
    前記第３のキャパシタの一端及び前記第１のインダクタの一端のそれぞれと一端が接続され、前記第１の入力線と前記第１の出力線との接続点である第１の接続点と他端が接続されている第２のインダクタとを備え、
    前記第２のインダクタ回路は、前記第１の出力線に挿入されたインダクタとして、
    前記第１の接続点と一端が接続されている第３のインダクタを備え、
    前記第３のインダクタ回路は、前記第２の入力線に挿入されたインダクタとして、
    前記第３のキャパシタの他端及び前記第２の入力線と前記第２の出力線との接続点である第２の接続点のそれぞれと一端が接続されている第８のインダクタを備え、
    前記第４のインダクタ回路は、前記第２の出力線に挿入されたインダクタとして、
    前記第２の接続点と一端が接続されている第６のインダクタを備え、
    前記第３のインダクタは、前記第１のインダクタ及び前記第２のインダクタのそれぞれと磁気結合されるように、前記第３のインダクタの中の一端側が前記第２のインダクタと対向配置されて、前記第３のインダクタの中の他端側が前記第１のインダクタと対向配置されており、
    前記第６のインダクタは、前記第８のインダクタと磁気結合されるように、前記第６のインダクタの中の一端側が、前記第８のインダクタの中の一端側に位置し、前記第６のインダクタの中の他端側が、前記第８のインダクタの中の他端側に位置する配置で、前記第６のインダクタが前記第８のインダクタと対向配置されていることを特徴とするノイズフィルタ回路。
  5. 第１の入力線と第１の出力線との接続点と一端が接続され、グランドと他端が接続されている第１の接地線と、
    前記第１の接地線に挿入されている第１のキャパシタと、
    第２の入力線と第２の出力線との接続点と一端が接続され、グランドと他端が接続されている第２の接地線と、
    前記第２の接地線に挿入されている第２のキャパシタと、
    前記第１の入力線と一端が接続され、前記第２の入力線と他端が接続されている接続線と、
    前記接続線に挿入されている第３のキャパシタと、
    前記第１の入力線に挿入されたインダクタを有する第１のインダクタ回路と、前記第１の出力線に挿入されたインダクタを有する第２のインダクタ回路とを有する、第１の結合インダクタ部と、
    前記第２の入力線に挿入されたインダクタを有する第３のインダクタ回路と、前記第２の出力線に挿入されたインダクタを有する第４のインダクタ回路とを有する、第２の結合インダクタ部とを備え、
    前記第１のインダクタ回路は、前記第１の入力線に挿入されたインダクタとして、
    前記第３のキャパシタの一端及び前記第１の入力線と前記第１の出力線との接続点である第１の接続点のそれぞれと一端が接続されている第９のインダクタを備え、
    前記第２のインダクタ回路は、前記第１の出力線に挿入されたインダクタとして、
    前記第１の接続点と一端が接続されている第３のインダクタを備え、
    前記第３のインダクタ回路は、前記第２の入力線に挿入されたインダクタとして、
    前記第３のキャパシタの他端及び前記第２の入力線と前記第２の出力線との接続点である第２の接続点のそれぞれと一端が接続されている第８のインダクタを備え、
    前記第４のインダクタ回路は、前記第２の出力線に挿入されたインダクタとして、
    前記第２の接続点と一端が接続されている第６のインダクタを備え、
    前記第３のインダクタは、前記第９のインダクタと磁気結合されるように、前記第３のインダクタの中の一端側が、前記第９のインダクタの中の一端側に位置し、前記第３のインダクタの中の他端側が、前記第９のインダクタの中の他端側に位置する配置で、前記第３のインダクタが前記第９のインダクタと対向配置され、
    前記第６のインダクタは、前記第８のインダクタと磁気結合されるように、前記第６のインダクタの中の一端側が、前記第８のインダクタの中の一端側に位置し、前記第６のインダクタの中の他端側が、前記第８のインダクタの中の他端側に位置する配置で、前記第６のインダクタが前記第８のインダクタと対向配置されていることを特徴とするノイズフィルタ回路。
JP2019538456A 2019-03-07 2019-03-07 ノイズフィルタ回路 Active JP6602518B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/009006 WO2020179047A1 (ja) 2019-03-07 2019-03-07 ノイズフィルタ回路

Publications (2)

Publication Number Publication Date
JP6602518B1 true JP6602518B1 (ja) 2019-11-06
JPWO2020179047A1 JPWO2020179047A1 (ja) 2021-03-18

Family

ID=68462314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019538456A Active JP6602518B1 (ja) 2019-03-07 2019-03-07 ノイズフィルタ回路

Country Status (2)

Country Link
JP (1) JP6602518B1 (ja)
WO (1) WO2020179047A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167510A (ja) * 1984-02-10 1985-08-30 Matsushita Electric Ind Co Ltd ブロツクフイルタ
JPH0358512A (ja) * 1989-07-26 1991-03-13 Nec Corp ノイズフィルタ
JP2004236059A (ja) * 2003-01-31 2004-08-19 Kyocera Mita Corp スイッチング電源用のノイズフィルタ回路
JP2006060688A (ja) * 2004-08-23 2006-03-02 Tdk Corp ノイズ抑制回路
WO2017208919A1 (ja) * 2016-06-01 2017-12-07 株式会社村田製作所 フィルタ回路およびコネクタ
WO2018025342A1 (ja) * 2016-08-03 2018-02-08 三菱電機株式会社 ノイズフィルタ回路
WO2019017003A1 (ja) * 2017-07-18 2019-01-24 三菱電機株式会社 ノイズフィルタおよび電力変換装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60167510A (ja) * 1984-02-10 1985-08-30 Matsushita Electric Ind Co Ltd ブロツクフイルタ
JPH0358512A (ja) * 1989-07-26 1991-03-13 Nec Corp ノイズフィルタ
JP2004236059A (ja) * 2003-01-31 2004-08-19 Kyocera Mita Corp スイッチング電源用のノイズフィルタ回路
JP2006060688A (ja) * 2004-08-23 2006-03-02 Tdk Corp ノイズ抑制回路
WO2017208919A1 (ja) * 2016-06-01 2017-12-07 株式会社村田製作所 フィルタ回路およびコネクタ
WO2018025342A1 (ja) * 2016-08-03 2018-02-08 三菱電機株式会社 ノイズフィルタ回路
WO2019017003A1 (ja) * 2017-07-18 2019-01-24 三菱電機株式会社 ノイズフィルタおよび電力変換装置

Also Published As

Publication number Publication date
WO2020179047A1 (ja) 2020-09-10
JPWO2020179047A1 (ja) 2021-03-18

Similar Documents

Publication Publication Date Title
US7199692B2 (en) Noise suppressor
US7403403B2 (en) Noise suppressor
US10062498B2 (en) Composite magnetic component
KR20060076191A (ko) 노이즈 억제 회로
JP2011244418A (ja) コモンモードノイズフィルタ、信号伝送ケーブル及びケーブル中継コネクタ
JP4400557B2 (ja) ノイズ抑制回路
WO2015040665A1 (ja) ノイズフィルタ
JP2013247190A (ja) ノイズフィルタおよび信号伝送用ケーブル
JP6602518B1 (ja) ノイズフィルタ回路
JP4290669B2 (ja) ノイズ抑制回路
JP4424476B2 (ja) ノイズ抑制回路
JP2015220476A (ja) コモンモードノイズフィルタ
JP6765553B1 (ja) ノイズフィルタ
US20160314894A1 (en) Magnetic part and electric circuit
US20230178282A1 (en) Common mode choke and method of operation
JP2021010112A (ja) バイアスｔ回路、及び、電力重畳回路
TWI568177B (zh) 應用於區域網路的濾波器電路
JP2021005842A (ja) ノイズ低減回路、伝送モジュール、及び、ＳｅｒＤｅｓ回路
US9948004B2 (en) Hybrid coil circuit
US9112459B2 (en) Transformer power amplifier
US20230096266A1 (en) Common mode filter for enhancing mode conversion in broadband communication
CN111096084A (zh) 噪声滤波器电路
WO2022059160A1 (ja) ノイズキャンセル装置およびそれを備えた電気装置
KR101734374B1 (ko) 권선의 비대칭 구조를 이용한 트랜스포머
JP2005117218A (ja) ノイズ抑制回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190716

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190716

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190716

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191008

R150 Certificate of patent or registration of utility model

Ref document number: 6602518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250