JP6071294B2 - 差動伝送回路およびプリント回路板 - Google Patents

差動伝送回路およびプリント回路板 Download PDF

Info

Publication number
JP6071294B2
JP6071294B2 JP2012159460A JP2012159460A JP6071294B2 JP 6071294 B2 JP6071294 B2 JP 6071294B2 JP 2012159460 A JP2012159460 A JP 2012159460A JP 2012159460 A JP2012159460 A JP 2012159460A JP 6071294 B2 JP6071294 B2 JP 6071294B2
Authority
JP
Japan
Prior art keywords
inductor
signal
electrically connected
side capacitor
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012159460A
Other languages
English (en)
Other versions
JP2013062791A (ja
JP2013062791A5 (ja
Inventor
高橋 靖浩
靖浩 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012159460A priority Critical patent/JP6071294B2/ja
Priority to PCT/JP2012/005006 priority patent/WO2013027349A1/en
Priority to US14/239,037 priority patent/US9190978B2/en
Priority to TW101129529A priority patent/TWI531157B/zh
Publication of JP2013062791A publication Critical patent/JP2013062791A/ja
Publication of JP2013062791A5 publication Critical patent/JP2013062791A5/ja
Application granted granted Critical
Publication of JP6071294B2 publication Critical patent/JP6071294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H03H7/425Balance-balance networks
    • H03H7/427Common-mode filters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Filters And Equalizers (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、電気・電子機器、制御機器等のデジタルデータ伝送方式に適用される差動伝送回路およびプリント回路板に関するものである。
近年のデジタル複合機やデジタルカメラは、高速化・高精彩化の要求により大容量のデジタル信号を高速に伝送する必要がある。これらの大容量データを高速に伝送するためには、伝送線路の数を増やすか、伝送速度を上げる必要がある。前者は、小型化・高密度化している電子プリント配線板において、増やすことができる伝送線路の数には限界がある。また、ケーブルで伝送する場合には、ケーブルの配線数の増加がコスト増加に直結してしまう。さらに、伝送速度の向上に伴いスキューによる信号間タイミングのばらつきが顕著になり、セットアップ/ホールドを満たすことが困難となる。そのため、少ない伝送線路で高速に大容量のデータを伝送することが可能な差動シリアル伝送方式が広く用いられるようになっている。差動シリアル伝送方式とは、送信側ICからデータやアドレス、制御線といった低速なパラレル信号をシリアル化して伝送線路に差動信号として出力し、送られてきた差動信号であるシリアル信号を受信側ICでデシリアライズしてパラレル信号に変換するものである。なお、送信側ICから受信側ICへ伝送するクロック信号は、前述のパラレル信号にクロック信号を含めてシリアル化して伝送するクロック埋込型の伝送方式でも、前述のパラレル信号とは別にクロック信号のみを送るクロック独立型の伝送方式でも良い。
一方、ケーブル等の長い有損失伝送線路上に高速な信号が伝送された場合、差動信号に含まれている高調波成分により、ケーブルをアンテナとして電磁波が放射され、他の機器の動作に影響を与える恐れがある。そのため、機器からの電磁波ノイズ(EMI(Electromagnetic interference))を抑制する必要がある。
また、シリアル伝送では矩形波でデータ信号が伝送される。図8(a)は伝送される信号のノーマルモード成分のスペクトラムを概念的に示した図である。図8(a)からわかるように、ノーマルモード成分のスペクトラムはsinc関数で表される。ここで、高速のシリアル伝送において、受信側ICでのデータ再生に最低限必要なノーマルモード成分のスペクトラムは、図8(a)中、第1エンベロープの部分である。
一方、図8(b)は伝送される信号のコモンモード成分のスペクトラムを概念的に示した図である。コモンモード成分は、放射ノイズとして問題となる成分であり、差動信号の不平衡によって生ずる。図8(b)において、周波数が500MHz、1GHz、1.5GHzにおいて、非常に大きなコモンモード成分の信号が発生している。この500MHz、1GHz、1.5GHzの周波数は、図8(a)において、ノーマルモード成分の信号がゼロとなる周波数である。すなわち、図8(a)に示すノーマルモード信号のスペクトラムが無くなる周波数において、振幅の大きなコモンモード成分の信号が発生する。
特許文献1には、シリアル伝送に使用される伝送路の持つ周波数帯域が無限と見なせなくなる。このため、符号間干渉が起こらないように、ローパスフィルタ(LPF:Low−pass filter)を用い、データスペクトラムの帯域制限を行うことが記載されている。
特許文献1に記載されているLPFを簡略化したものを図8(c)に示す。この図8(c)では、差動シリアル信号伝送路の一方には、インダクタ51と、2つのコンデンサ53,55とからなる一対のπ型フィルタが設けられている。また他方の差動シリアル伝送路には、インダクタ52と、2つのコンデンサ54,56とからなる一対のπ型フィルタが設けられている。このLPFを差動信号送信部と差動信号受信部との間に挿入し、カットオフ周波数を第1エンベロープの最大周波数とすることで、第1エンベロープよりも高い周波数成分が除去される。これにより、ノーマルモード成分に対し、高域の不要なスペクトラムが除去されるとともに、コモンモード成分も同一の特性で高域のスペクトラムが除去される。
特開平4−372213号公報
しかしながら、上記従来のLPFでは、不要な高周波帯域のノーマルモード成分の抑制と同等の性能でコモンモード成分も抑制されるが、放射ノイズの原因となるコモンモード成分は、LPFのカットオフ周波数以下の周波数帯域にも存在する。つまり、従来のLPFでは、第1エンベロープの周波数帯域のコモンモード成分に対する抑制が不十分であったため、LPFのさらなる改良が求められていた。
本発明は、伝送に不要な高周波帯のノーマルモード成分を減衰させながら、信号線からの放射ノイズの原因となるコモンモード成分を大きく減衰させる差動伝送回路を提供することを目的とするものである。
本発明は、デジタル信号である差動信号を送信する差動信号送信部と、差動信号を受信する差動信号受信部と、前記差動信号送信部と前記差動信号受信部とを電気的に接続する第1の信号線及び第2の信号線と、を備えた差動伝送回路において、前記第1の信号線に設けられた第1のインダクタ、及び前記第2の信号線に設けられた第2のインダクタを有するインダクタ部と、一端が前記第1のインダクタの信号入力端に電気的に接続され、他端がグラウンドに電気的に接続された第1の入力側コンデンサ、及び一端が前記第2のインダクタの信号入力端に電気的に接続され、他端がグラウンドに電気的に接続された第2の入力側コンデンサを有する入力側コンデンサ部と、前記インダクタ部と前記差動信号受信部との間に設けられた出力側コンデンサ部とを備え、前記第1のインダクタと前記第2のインダクタとは磁気結合しており、前記入力側コンデンサ部の静電容量が前記出力側コンデンサ部の静電容量よりも大きいことを特徴とする。
本発明によれば、入力側コンデンサ部、インダクタ部及び出力側コンデンサ部により、差動信号送信部から送信された差動信号に含まれる、伝送に不要な高周波帯のノーマルモード成分と高周波帯のコモンモード成分とを減衰させることができる。更に、インダクタ部の第1及び第2のインダクタを磁気結合したことにより、これら第1及び第2のインダクタをコモンモードチョークコイルとして機能させることができ、低周波帯を含め、コモンモード成分を減衰させることができる。したがって、伝送される信号の品質を確保することができると共に、不要な放射ノイズを効果的に低減させることができる。
第1実施形態に係る差動伝送回路の概略構成を示す回路図である。 第1実施形態に係るインダクタ部の特性を示すグラフである。 第1実施形態に係るローパスフィルタの構成を示す回路図とその特性を示すグラフである。 第2実施形態に係る差動伝送回路の概略構成を示す回路図である。 実施例1に係る差動伝送回路の特性のシミュレーション結果を示すグラフである。 実施例2に係る差動伝送回路の特性のシミュレーション結果を示すグラフである。 実施例3に係るローパスフィルタの構成を示す回路図とその特性のシミュレーション結果を示すグラフである。 従来のローパスフィルタの特性を示すグラフと構成を示す回路図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
[第1実施形態]
図1は、本発明の第1実施形態に係る差動伝送回路の概略構成を示す回路図である。差動伝送回路100は、半導体素子で構成された差動信号送信部1と、半導体素子で構成された差動信号受信部2と、これら差動信号送信部1及び差動信号受信部2とを電気的に接続する第1の信号線3及び第2の信号線4と、を有している。具体的には、差動信号送信部1の第1の送信端である第1の送信端子1aと、差動信号受信部2の第1の受信端である第1の受信端子2aとが第1の信号線3で電気的に接続されている。また、差動信号送信部1の第2の送信端である第2の送信端子1bと差動信号受信部2の第2の受信端である第2の受信端子2bとが第2の信号線4で電気的に接続されている。第1の信号線3及び第2の信号線4により差動信号配線5が構成されている。
差動信号送信部1は、一対の信号線3,4に差動信号を出力することで、差動信号受信部2に差動信号を送信する。差動信号受信部2は、差動信号送信部1により送信された差動信号を受信する。差動信号はデジタル信号であり、データをシリアル化したシリアル信号である。そして、差動信号のうち、第1の信号線3を伝送する信号成分と第2の信号線4を伝送する信号成分とは互いに逆位相となっている。差動信号受信部2は、これら信号成分の電圧の差分から差動信号の電圧レベル(ハイレベル、ローレベル)を判別し、データを再生する。
第1及び第2の信号線3,4は、第1のプリント配線板21に形成された導電パターン3a,4aと、第2のプリント配線板22に形成された導電パターン3b,4bと、これら導電パターンをつなぐケーブル3c,4cと、からなる差動伝送路である。
また、差動伝送回路100は、第1及び第2の信号線3,4に設けられたローパスフィルタ6と、第1及び第2の終端抵抗器7,8とを備えている。ローパスフィルタ6は、差動信号送信部1近傍に設けられており、終端抵抗器7,8は差動信号受信部2近傍に設けられている。より具体的には、ローパスフィルタ6は、第1のプリント配線板21に実装され、終端抵抗器7,8は、第2のプリント配線板22に実装されている。
本第1実施形態では、第1のプリント配線板21と、第1のプリント配線板21に実装された差動信号送信部1及びローパスフィルタ6とを有して第1のプリント回路板200が構成されている。また、第2のプリント配線板22と、第2のプリント配線板22に実装された差動信号受信部2及び終端抵抗器7,8とを有して第2のプリント回路板300が構成されている。
第1の終端抵抗器7の一方の端子(一端)7aは、差動信号受信部2の第1の受信端子2aに電気的に接続され、他方の端子(他端)7bはグラウンドGND2に電気的に接続されている。また、第2の終端抵抗器8の一方の端子(一端)8aは、差動信号受信部2の第2の受信端子2bに電気的に接続され、他方の端子(他端)8bはグラウンドGND2に電気的に接続されている。
ローパスフィルタ6は、インダクタ部11と、インダクタ部11の入力側に設けられた入力側コンデンサ部12と、インダクタ部11の出力側に設けられた出力側コンデンサ部13とを有して構成されている。
インダクタ部11は、第1の信号線3に設けられた第1のインダクタ14と、第2の信号線4に設けられた第2のインダクタ15とを有してなる。インダクタ14,15は、信号線3,4に直列に設けられており、インダクタ14,15の一方の端子(一端)14a,15aが信号入力端となり、他方の端子(他端)14b,15bが信号出力端となる。これらインダクタ14,15は、導電線が螺旋状に同一の巻き方向に巻き回されて形成されてなるコイル(第1及び第2のコイル)である。
入力側コンデンサ部12は、2つの入力側コンデンサ16,17からなる。第1の入力側コンデンサ16は、一方の端子(一端)16aが第1のインダクタ14の信号入力端14aに電気的に接続され、他方の端子(他端)16bがグラウンドGND1に電気的に接続されている。また、第2の入力側コンデンサ17は、一方の端子(一端)17aが第2のインダクタ15の信号入力端15aに電気的に接続され、他方の端子(他端)17bがグラウンドGND1に電気的に接続されている。
出力側コンデンサ部13は、インダクタ部11からみて差動信号送信部1と逆側、即ちインダクタ部11に対して差動信号送信部1が設けられている側とは逆側に設けられており、第1実施形態では、2つの出力側コンデンサ18,19からなる。第1の出力側コンデンサ18は、一方の端子(一端)18aが第1のインダクタ14の信号出力端14bに電気的に接続され、他方の端子(他端)18bがグラウンドGND1に電気的に接続されている。また、第2の出力側コンデンサ19は、一方の端子(一端)19aが第2のインダクタ15の信号出力端15bに電気的に接続され、他方の端子(他端)19bがグラウンドGND1に電気的に接続されている。
なお、各コンデンサ16,17,18,19は、プリント配線板21,22に実装されるコンデンサ素子であってもよいし、プリント配線板21,22に導電パターンで形成されるコンデンサパターンであってもよい。また、各コンデンサ16,17,18,19は、1つのコンデンサ素子又はコンデンサパターンであってもよいし、複数のコンデンサ素子又は複数のコンデンサパターンを並列又は直列接続して1つのコンデンサとして機能させてもよい。
グラウンドGND1,GND2は、例えばプリント配線板21,22に形成されたグラウンドプレーンであり、不図示の金属筐体に接地されている。
以上の構成により、差動信号送信部1から送信された差動信号は、一対の信号線3,4(差動伝送路)により伝送され、差動信号受信部2の受信端子2a,2bに設けられた終端抵抗器7,8に発生する電圧により、差動信号受信部2でデータが再生される。差動信号送信部1から送信される差動信号には、伝送に必要なノーマルモード信号を含むノーマルモード成分と、伝送には不要で、放射ノイズの原因となるコモンモード成分とが存在する。また、伝送に必要なノーマルモード信号には、差動信号受信部2でデータ再生には必ずしも必要でない高周波成分を含んでいる。つまり、図8(a)に示す第1エンベロープの部分が、差動信号受信部2においてデータ再生に必要なスペクトラムである。
一方、第1の入力側コンデンサ16、第1のインダクタ14及び第1の出力側コンデンサ18は、ノーマルモード成分に対しては、π型フィルタとして機能する。さらに、第2の入力側コンデンサ17、第2のインダクタ15及び第2の出力側コンデンサ19は、ノーマルモード成分に対しては、π型フィルタとして機能する。従って、π型フィルタとして機能する入力側コンデンサ部12、インダクタ部11及び出力側コンデンサ部13が協働することにより、差動信号に含まれるノーマルモード成分(具体的には、第1エンベロープよりも高い周波数帯、即ち高周波帯)が減衰される。
さらに、入力側コンデンサ部12の第1及び第2の入力側コンデンサ16,17は、コモンモード成分をグラウンドGND1にバイパスしている。これら一対の入力側コンデンサ16,17からなる入力側コンデンサ部12により、差動信号に含まれるコモンモード成分(具体的には高周波帯)が減衰される。
つまり、入力側コンデンサ16,17及び出力側コンデンサ18,19の静電容量、インダクタ14,15のインダクタンスが、図8(a)に示す第1エンベロープの部分を透過させ、第1エンベロープよりも周波数が高い成分を減衰させるように設計される。
さらに第1実施形態では、第1のインダクタ14と第2のインダクタ15とが磁気結合されている。例えば、共通のコアに導電線が同一の巻き方向に巻かれて形成されている。したがって、一対のインダクタ14,15は、ノーマルモード成分に対しては、磁界を打ち消し合うようになっており、インピーダンスが比較的小さく、ほとんど減衰させない。逆に、一対のインダクタ14,15は、コモンモード成分に対しては、同一方向に磁界を発生し、インピーダンスが比較的大きく、減衰させる作用がある。つまり、第1及び第2のインダクタ14,15(インダクタ部11)はコモンモードチョークコイルとして機能する。
図2は、インダクタ部11の特性を示すグラフであり、図2(a)はインダクタ部11のインピーダンス周波数特性、図2(b)はローパスフィルタ6の減衰周波数特性を示している。図2(a)に示すように、コモンモードチョークコイルとして機能するインダクタ部11は、コモンモード成分に対しては、インダクタ部11のインピーダンス(破線)がノーマルモード成分に対するインピーダンス(実線)よりも高くなる傾向にある。そのため、図2(b)に示すように、コモンモード成分は、ノーマルモード成分よりも減衰が大きい。図2(a)の例では、コモンモード成分に対するインピーダンスが、ノーマルモード成分に対するインピーダンスに比べ、約10倍の値を示しており、コモンモード成分に対して大きな減衰を示すことが分かる。
したがって、第1実施形態では、第1のインダクタ14及び第2のインダクタ15を磁気結合させてコモンモードチョークコイルとして機能させているので、低周波帯(第1エンベロープの周波数帯)を含め、コモンモード成分を大きく減衰させることができる。
特に、第1のインダクタ14と第2のインダクタ15とを磁気結合させた場合は、第1のインダクタ14と第2のインダクタ15とを磁気結合させていない場合と比べ、コモンモード成分の低周波帯での減衰量を増加させることができる。
磁気結合されたインダクタンスによって構成されたローパスフィルタの特性を説明するために、図1のローパスフィルタ6の部分のみを図3(a)に示す。図3(a)において、第1のインダクタ14と第2のインダクタ15のインダクタンス値をL、第1のインダクタ14と第2のインダクタ15の結合係数をk、4つのコンデンサ16,17,18,19の容量値をともにCとする。
の値を持つインダクタンスが結合係数kで結合されたときのノーマルモードに対するインダクタンス値Lは、以下の式(1)となる。
Figure 0006071294
また、同様にコモンモードに対するインダクタンス値Lは、以下の式(2)となる。
Figure 0006071294
二つの式からLとLとの関係は、以下の式(3)となる。
Figure 0006071294
結合係数kは0〜1の値を持つので、常にL>Lとなりkが大きくなるとコモンモードに対するインダクタンス値Lが大きくなることが分かる。
図3(a)の構成で、カットオフ周波数500MHz、差動インピーダンス100Ωにおける、結合が無い状態(k=0)でのインダクタンス値Lを32nH、4つのコンデンサCの値を6.4pFとした。k>0であるとき、常にノーマルモードに対するインダクタンス値Lが2nHとなるようにLを決定した。これは、常にノーマルモードに対するフィルタの特性を一定にするためである。
このときの結合係数kの変化に対するコモンモード成分の減衰特性を示したのが図3(b)ある。結合係数kを変化させたとき、常にノーマルモードに対する減衰特性を同図のk=0の状態に制御している。結合係数k=0.4のときに、カットオフ周波数500MHzにおいてコモンモードの減衰量がノーマルモードに対し10dB大きくなる。つまり、伝送に不要なコモンモード成分に対しては、低い周波数帯においても抑圧が可能であり、図8(b)に示した伝送信号から発生する特徴的なコモンモード成分のスペクトラムに対して大きな減衰が得られることが分かる。
またさらに結合係数kを0.4以上とすることで、カットオフ周波数以下のノーマルモード信号に減衰を与えることなく、コモンモードに対して10dB以上の大きな減衰を与えられることがわかる。
したがって、コモンモード成分の全体としても大幅に減衰させることができるので、伝送される信号の品質を確保することができると共に、不要な放射ノイズを効果的に低減させることができる。特に、本第1実施形態では、差動信号送信部1とケーブル3c,4cとの間にローパスフィルタ6を設けたので、ケーブル3c,4cからの放射ノイズを効果的に低減させることができる。
なお結合係数kは、自己インダクタンスLと相互インダクタンスMから求めることができる。結合の有るインダクタンス値Lは、第1のインダクタの自己インダクタンスL、第2のインダクタの自己インダクタンスLと相互インダクタンスMで以下の式(4)のように表される。
Figure 0006071294
ここで相互インダクタンスMは、以下の式(5)で表される。
Figure 0006071294
したがって、結合係数kは、以下の式(6)で表される。
Figure 0006071294
=L=Lの場合、結合係数kは、以下の式(7)となる。
Figure 0006071294
従って実際のインダクタンス値Lと第1のインダクタの自己インダクタンスL、第2のインダクタの自己インダクタンスLと計測することで結合係数kを求めることができる。
ところで、第1実施形態では、入力側コンデンサ部12の静電容量(入力側コンデンサ部12の直列合成容量)は、出力側コンデンサ部13の静電容量(出力側コンデンサ部13の直列合成容量)よりも大きく設定されている。つまり、第1及び第2の入力側コンデンサ16,17の直列合成容量が、第1及び第2の出力側コンデンサ18,19の直列合成容量よりも大きく設定されている。これにより、差動信号に含まれるコモンモード成分に対しては、第1及び第2の入力側コンデンサ16,17を介してグラウンドGND1に流れやすくなり、差動信号におけるコモンモード成分を効果的に減衰させることができる。
[第2実施形態]
次に、本発明の第2実施形態に係る差動伝送回路について説明する。図4は、本発明の第2実施形態に係る差動伝送回路の概略構成を示す回路図である。なお、図4において、上記第1実施形態の差動伝送回路と同一の構成のものについては、同一符号を付してその詳細な説明を省略する。
本第2実施形態の差動伝送回路100Aは、図1に示した上記第1実施形態の差動伝送回路100において、出力側コンデンサ18と出力側コンデンサ19とを直列合成したものと同等の出力側コンデンサ20を、一対の信号線3,4間に挿入したものである。具体的に説明すると、本第2実施形態の差動伝送回路100Aのローパスフィルタ6Aは、上記第1実施形態の出力側コンデンサ部13に代えて、出力側コンデンサ部13Aを備えたものである。出力側コンデンサ部13Aは、インダクタ部11と差動信号受信部2との間に設けられた出力側コンデンサ20からなる。より具体的には、出力側コンデンサ20は、一方の端子(一端)20aが第1のインダクタ14の信号出力端14bに電気的に接続され、他方の端子(他端)20bが第2のインダクタ15の信号出力端15bに電気的に接続されている。
なお、出力側コンデンサ20は、プリント配線板21に実装されるコンデンサ素子であってもよいし、プリント配線板21に導電パターンで形成されるコンデンサパターンであってもよい。また、出力側コンデンサ20は、1つのコンデンサ素子又はコンデンサパターンであってもよいし、複数のコンデンサ素子又は複数のコンデンサパターンを並列又は直列接続して1つのコンデンサとして機能させてもよい。
本第2実施形態では、第1のプリント配線板21と、第1のプリント配線板21に実装された差動信号送信部1及びローパスフィルタ6Aとを有して第1のプリント回路板200Aが構成されている。
以上の構成により、ローパスフィルタ6Aは、ノーマルモード成分に対しては一対のπ型フィルタとして機能する。具体的に説明すると、出力側コンデンサ20を、2つの直列コンデンサと見た場合に、直列コンデンサ同士の接続点が仮想接地されたものと考えられる。第1の信号線3においては、第1の入力側コンデンサ16と、第1のインダクタ14と、出力側コンデンサ20を直列コンデンサと見たとしたときの一方のコンデンサとでπ型フィルタとして機能する。また、第2の信号線4においては、第2の入力側コンデンサ17と、第2のインダクタ15と、出力側コンデンサ20を直列コンデンサと見たとしたときの一方のコンデンサとでπ型フィルタとして機能する。したがって、ノーマルモード成分に対して、高周波帯(第1エンベロープよりも高い周波数帯)を効果的に減衰させることができる。
以上、第2実施形態では、前記第1実施形態と同様の効果を奏すると共に、部品点数を削減することができ、また、コンデンサ間のばらつきによる回路の不平衡を低減させ、ひいてはローパスフィルタ6Aにおけるコモンモード成分の発生を抑制する効果がある。
また、第2実施形態においても、入力側コンデンサ部12の静電容量を出力側コンデンサ部13Aの静電容量よりも大きくなるよう設定している。具体的には、第1及び第2のコンデンサ16,17の直列合成容量が、出力側コンデンサ20の静電容量よりも大きくなるように設定されている。これにより、差動信号に含まれるコモンモード成分に対しては、第1及び第2の入力側コンデンサ16,17を介してグラウンドGND1に流れやすくなり、差動信号におけるコモンモード成分を効果的に減衰させることができる。
なお、本発明は、以上説明した実施形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。
前記第1及び第2実施形態では、差動信号送信部と差動信号受信部とが互いに異なるプリント配線板に実装されてケーブルで電気的に接続されている場合について説明したが、これに限定するものではない。差動信号送信部と差動信号受信部とが同一のプリント配線板に実装されている場合であっても同様の効果を奏するものである。この場合、プリント配線板と、プリント配線板に実装された差動信号送信部、差動信号受信部及びローパスフィルタとを有してプリント回路板が構成される。
[実施例1]
図1の構成において、コンデンサ16,17,18,19の静電容量値をそれぞれ8pFとし、インダクタ14,15の持つリアクタンス特性を図2に示すものとした。また、ケーブル3c,4cの持つ差動特性インピーダンスを100Ω、終端抵抗器7,8の抵抗値をそれぞれ50Ωとした。以上の設定で、ノーマルモード成分およびコモンモード成分に対する特性をシミュレーションにより求めた。
図5(a)は、上記素子値を用い、差動信号におけるノーマルモード成分に対する周波数−振幅特性を示す図である。図5(a)中、破線はコンデンサ16,17,18,19を配置せず、インダクタ部11のみのときの特性である。図5(a)中、実線はコンデンサ16,17,18,19を配置してローパスフィルタ6を構成したときの特性である。図5(a)に示す特性から、本実施例1の構成において上記素子値とした場合、第1エンベロープの最大周波数が500MHzである信号を伝送する場合において、伝送に不要な500MHz以上の成分を効果的に抑圧できることが分かった。
また、図5(b)は、前記素子値を用い、差動信号におけるコモンモード成分に対する周波数−振幅特性を示す図である。図5(b)中、破線はコンデンサ16,17,18,19を配置せず、インダクタ部11のみのときの特性である。図5(b)中、実線はコンデンサ16,17,18,19を配置してローパスフィルタ6を構成したときの特性である。図5(b)に示す特性から、本実施例1の構成において上記素子値とした場合、伝送に不要なコモンモード成分を効果的に抑圧できることが分かった。
[実施例2]
図4の構成において、コンデンサ16,17の容量値をそれぞれ8pF、コンデンサ20の容量値を、図1におけるコンデンサ18,19の直列合成容量値である4pFとし、インダクタ14,15の持つリアクタンス特性を図2に示すものとした。また、ケーブル3c,4cの持つ差動特性インピーダンスを100Ω、終端抵抗器7,8の抵抗値をそれぞれ50Ωとした。以上の設定で、ノーマルモード成分およびコモンモード成分に対する特性をシミュレーションにより求めた。
図6は、上記素子値を用い、差動信号におけるコモンモード成分に対する周波数−振幅特性を示す図である。図6中、破線はコンデンサ16,17,20を配置せず、インダクタ部11のみのときの特性である。図6中、実線はコンデンサ16,17,20を配置してローパスフィルタ6Aを構成したときの特性である。図6に示す特性から、上記実施例1で説明した構成より部品点数を削減した本実施例2の構成において上記素子値とした場合、伝送に不要なコモンモード成分を効果的に抑圧できることが分かった。
なお、本実施例2の構成にした場合、ノーマルモード成分に対する周波数−振幅特性は実施例1と同じ、図5(a)の特性となった。したがって、第1エンベロープの最大周波数が500MHzである信号を伝送する場合において、伝送に不要な500MHz以上の成分を効果的に抑圧できることが分かった。
[実施例3]
本実施例3で構成されるローパスフィルタは、ノーマルモード成分に対して高周波帯の不要スペクトラムを減衰させる目的で挿入される。デジタル信号をローパスフィルタ等の回路網を通過する際、出力される波形にオーバーシュートと呼ばれるリンギング波形となることがある。これは回路網の特性が、位相平坦特性ではなく、周波数に対して遅延時間が一定でないことが原因である。位相平坦ではない回路網を通過したデジジタル信号は、ジッタを有しアイが閉じた波形となり得る。
したがって、本実施例3では、デジジタル信号の周波数帯域を制限するフィルタとして、周波数に対する位相特性が最大平坦であるベッセル型ローパスフィルタを用いた。
ベッセル型ローパスフィルタの伝達関数(3次)は、次式で表される。
Figure 0006071294
この伝達関数を満たす回路網は4種類存在するが、インダクタンスの数量が少ないπ型構成がよく用いられ、本実施例3においても、π型構成のものとした。
ベッセル型ローパスフィルタは、入出力非対象の回路となる。カットオフ周波数を1GHz、特性インピーダンスを50Ωとしたときのπ型構成を図7(a),図7(b)に示す。
図7(a)に示すローパスフィルタと図7(b)に示すローパスフィルタとの違いは、容量値の数値の違いであるが、伝達関数が同一であるのでフィルタの通過特性に違いはない。ローパスフィルタ6Aの出力側コンデンサ20はコモンモード成分に対して高いインピーダンスとなる。つまり、出力側コンデンサ20にはコモンモード電流が流れない。
図7(c)にコンデンサの定数の違いによるコモンモード減衰特性の違いを表す。図7(c)中、実線Aが図7(a)の構成としたときのコモンモード成分除去能力で、破線Bが図7(b)の構成としたときのコモンモード成分除去能力である。実線Aが破線Bよりも大きな減衰が得られている。
したがってコモンモード成分について考えると、差動信号送信部1に近い入力側コンデンサ16,17の直列合成容量が、出力側コンデンサ20の容量よりも大きくすることにより、信号線を流れるコモンモード電流が減少し、放射ノイズが低減される。
1…差動信号送信部、2…差動信号受信部、3…第1の信号線、4…第2の信号線、6…ローパスフィルタ、6A…ローパスフィルタ、11…インダクタ部、12…入力側コンデンサ部、13…出力側コンデンサ部、13A…出力側コンデンサ部、14…第1のインダクタ、15…第2のインダクタ、16…第1の入力側コンデンサ、17…第2の入力側コンデンサ、18…第1の出力側コンデンサ、19…第2の出力側コンデンサ、20…出力側コンデンサ、100…差動伝送回路、100A…差動伝送回路、200…第1のプリント回路板(プリント回路板)、200A…第1のプリント回路板(プリント回路板)、GND1…グラウンド

Claims (10)

  1. デジタル信号である差動信号を送信する差動信号送信部と、差動信号を受信する差動信号受信部と、前記差動信号送信部と前記差動信号受信部とを電気的に接続する第1の信号線及び第2の信号線と、を備えた差動伝送回路において、
    前記第1の信号線に設けられた第1のインダクタ、及び前記第2の信号線に設けられた第2のインダクタを有するインダクタ部と、
    一端が前記第1のインダクタの信号入力端に電気的に接続され、他端がグラウンドに電気的に接続された第1の入力側コンデンサ、及び一端が前記第2のインダクタの信号入力端に電気的に接続され、他端がグラウンドに電気的に接続された第2の入力側コンデンサを有する入力側コンデンサ部と、
    前記インダクタ部と前記差動信号受信部との間に設けられた出力側コンデンサ部とを備え、
    前記第1のインダクタと前記第2のインダクタとは磁気結合しており、
    前記入力側コンデンサ部の静電容量が前記出力側コンデンサ部の静電容量よりも大きいことを特徴とする差動伝送回路。
  2. 前記出力側コンデンサ部と前記インダクタ部と前記入力側コンデンサ部とは協働することで、前記差動信号に含まれるノーマルモード成分を減衰させ、前記インダクタ部の磁気結合により、前記差動信号に含まれるコモンモード成分を減衰させることを特徴とする請求項1に記載の差動伝送回路。
  3. 前記出力側コンデンサ部は、一端が前記第1のインダクタの信号出力端に電気的に接続され、他端がグラウンドに電気的に接続された第1の出力側コンデンサと、一端が前記第2のインダクタの信号出力端に電気的に接続され、他端がグラウンドに電気的に接続された第2の出力側コンデンサとを有することを特徴とする請求項1または2に記載の差動伝送回路。
  4. 前記出力側コンデンサ部は、一端が前記第1のインダクタの信号出力端に電気的に接続され、他端が前記第2のインダクタの信号出力端に電気的に接続されたコンデンサであることを特徴とする請求項1または2に記載の差動伝送回路。
  5. 前記第1のインダクタと前記第2のインダクタとの磁気結合は、結合係数kが0.4以上であることを特徴とする請求項1乃至4のいずれか1項に記載の差動伝送回路。
  6. プリント配線板に実装され、デジタル信号である差動信号を送信する半導体素子と、前記半導体素子に電気的に接続された第1の信号線及び第2の信号線からなる差動信号配線と、を備えたプリント回路板において、
    前記第1の信号線に設けられた第1のインダクタ、及び前記第2の信号線に設けられた第2のインダクタを有するインダクタ部と、
    一端が前記第1のインダクタの信号入力端に電気的に接続され、他端がグラウンドに電気的に接続された第1の入力側コンデンサ、及び一端が前記第2のインダクタの信号入力端に電気的に接続され、他端がグラウンドに電気的に接続された第2の入力側コンデンサを有する入力側コンデンサ部と、
    前記インダクタ部からみて前記半導体素子と逆側に設けられた出力側コンデンサ部とを備え、
    前記第1のインダクタと前記第2のインダクタとは磁気結合しており、
    前記入力側コンデンサ部の静電容量が前記出力側コンデンサ部の静電容量よりも大きいことを特徴とするプリント回路板。
  7. 前記出力側コンデンサ部と前記インダクタ部と前記入力側コンデンサ部とは協働することで、前記差動信号に含まれるノーマルモード成分を減衰させ、前記インダクタ部の磁気結合により、前記差動信号に含まれるコモンモード成分を減衰させることを特徴とする請求項6に記載のプリント回路板。
  8. 前記出力側コンデンサ部は、一端が前記第1のインダクタの信号出力端に電気的に接続され、他端がグラウンドに電気的に接続された第1の出力側コンデンサと、一端が前記第2のインダクタの信号出力端に電気的に接続され、他端がグラウンドに電気的に接続された第2の出力側コンデンサとを有することを特徴とする請求項6または7に記載のプリント回路板。
  9. 前記出力側コンデンサ部は、一端が前記第1のインダクタの信号出力端に電気的に接続され、他端が前記第2のインダクタの信号出力端に電気的に接続されたコンデンサであることを特徴とする請求項6または7に記載のプリント回路板。
  10. 前記第1のインダクタと前記第2のインダクタとの磁気結合は、結合係数kが0.4以上であることを特徴とする請求項6乃至9のいずれか1項に記載のプリント回路板。
JP2012159460A 2011-08-19 2012-07-18 差動伝送回路およびプリント回路板 Active JP6071294B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012159460A JP6071294B2 (ja) 2011-08-19 2012-07-18 差動伝送回路およびプリント回路板
PCT/JP2012/005006 WO2013027349A1 (en) 2011-08-19 2012-08-07 Differential transmission circuit and printed circuit board
US14/239,037 US9190978B2 (en) 2011-08-19 2012-08-07 Differential transmission circuit and printed circuit board
TW101129529A TWI531157B (zh) 2011-08-19 2012-08-15 差動傳輸電路及印刷電路板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011179665 2011-08-19
JP2011179665 2011-08-19
JP2012159460A JP6071294B2 (ja) 2011-08-19 2012-07-18 差動伝送回路およびプリント回路板

Publications (3)

Publication Number Publication Date
JP2013062791A JP2013062791A (ja) 2013-04-04
JP2013062791A5 JP2013062791A5 (ja) 2015-09-03
JP6071294B2 true JP6071294B2 (ja) 2017-02-01

Family

ID=47178805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012159460A Active JP6071294B2 (ja) 2011-08-19 2012-07-18 差動伝送回路およびプリント回路板

Country Status (4)

Country Link
US (1) US9190978B2 (ja)
JP (1) JP6071294B2 (ja)
TW (1) TWI531157B (ja)
WO (1) WO2013027349A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6614109B2 (ja) * 2016-11-21 2019-12-04 株式会社村田製作所 無線回路搭載電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3996537A (en) * 1975-07-21 1976-12-07 Corcom, Inc. Noise suppression filter
US4342013A (en) * 1980-08-25 1982-07-27 Pilgrim Electric Co. Bidirectional power line filter
DE68927866T2 (de) * 1988-01-14 1997-09-04 Toshiba Kawasaki Kk Methode zur Wertbestimmung für Leitungsfilter und zugehörige Komponenten
JPH01220415A (ja) * 1988-02-29 1989-09-04 Nippon Telegr & Teleph Corp <Ntt> Acラインフィルタ
US5083101A (en) * 1990-01-03 1992-01-21 Integrated Power Components Integrated electromagnetic interference filter
GB9014003D0 (en) 1990-06-22 1990-08-15 British Aerospace Data transmission apparatus
JP3021098B2 (ja) 1991-06-20 2000-03-15 いわき電子株式会社 Lan用伝送インターフェース回路
JP4339838B2 (ja) * 2002-03-15 2009-10-07 パナソニック株式会社 平衡型高周波回路
TW545097B (en) 2002-11-25 2003-08-01 Delta Electronics Inc Method for eliminating noise interference and acoustic noise by printed circuit board ground plane layout
JP2006179596A (ja) * 2004-12-21 2006-07-06 Mitsubishi Electric Corp 半導体装置
US7589605B2 (en) * 2006-02-15 2009-09-15 Massachusetts Institute Of Technology Method and apparatus to provide compensation for parasitic inductance of multiple capacitors
US7999633B2 (en) 2007-11-08 2011-08-16 Fuji Electric Systems Co., Ltd. EMI filter with an integrated structure of common-mode inductors and differential-mode capacitors realized by flexible printed circuit board
JP4412420B1 (ja) * 2008-10-17 2010-02-10 株式会社村田製作所 ノイズフィルタ及びこれを備えた電子装置
WO2009119904A1 (ja) 2008-03-28 2009-10-01 日本電気株式会社 半導体装置、その製造方法、プリント回路基板および電子機器
JP5441763B2 (ja) 2010-03-03 2014-03-12 本田技研工業株式会社 油圧クラッチ
JP2011223557A (ja) * 2010-03-26 2011-11-04 Nippon Soken Inc 差動通信用のフィルタ回路
JP5639914B2 (ja) 2011-02-02 2014-12-10 ジーエルサイエンス株式会社 切換バルブ

Also Published As

Publication number Publication date
TWI531157B (zh) 2016-04-21
JP2013062791A (ja) 2013-04-04
TW201310900A (zh) 2013-03-01
WO2013027349A4 (en) 2013-04-25
US9190978B2 (en) 2015-11-17
US20140176252A1 (en) 2014-06-26
WO2013027349A1 (en) 2013-02-28

Similar Documents

Publication Publication Date Title
KR101510732B1 (ko) 노이즈 필터
JP6075834B2 (ja) プリント回路板
JP6614109B2 (ja) 無線回路搭載電子機器
WO2014034373A1 (ja) フィルタ装置
WO2015181883A1 (ja) コモンモードフィルタ
JP5352881B2 (ja) コモンモードフィルタ
JP2019536300A (ja) Emiが低減された同軸データ通信
WO2012049890A1 (ja) 雑音除去フィルタ
JP6071294B2 (ja) 差動伝送回路およびプリント回路板
JPH07240652A (ja) 平衡−不平衡変換器
JP6362057B2 (ja) プリント回路板及び電子機器
US8957746B2 (en) Parallel 1/4 wavelength line frequency filter
JPH07192926A (ja) Lan用インターフェースモジュール
JP6025438B2 (ja) 差動伝送回路及びプリント回路板
JP5088107B2 (ja) 信号分配装置
JP2010283415A (ja) ノイズ対策回路
JP2005244000A (ja) バラントランス
JP2001007740A (ja) 差動伝送ケーブル
JP2000216657A (ja) フィルタ回路および電子機器
CN105871417A (zh) 能减少电感误差的网络处理装置
JPS61141216A (ja) ロ−パスフイルタ−

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161227

R151 Written notification of patent or utility model registration

Ref document number: 6071294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151