JP2000165553A

JP2000165553A - スプリッタ回路

Info

Publication number: JP2000165553A
Application number: JP10337957A
Authority: JP
Inventors: Junichi Sato; 純一佐藤; Mitsuo Tsunoishi; 光夫角石; Seiji Miyoshi; 清司三好; Yutaka Awata; 豊粟田; Masafusa Sato; 正房佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1998-11-27
Filing date: 1998-11-27
Publication date: 2000-06-16

Abstract

(57)【要約】【課題】ＡＤＳＬ（Asymmetric Digital Subscriber
Line）通信に関し、特にＡＤＳＬ回線上の高域信号を遮
断し低域の音声帯域信号を通過させるための簡易構成で
ＩＴＵ規格を十分に満足するＰＯＴＳ（Plain Old Tele
phone Service ）スプリッタ回路を提供する。【解決手段】ＰＯＴＳスプリッタ回路は、ｘＤＳＬ
（Digital Subscriber Line ）回線上の高域信号を遮断
し、低域の音声帯域信号を通過させる低域通過特性を有
するローパスフィルタ部分と、前記ローパスフィルタ部
分の通過域内における所定周波数の共振特性を有し、そ
の共振特性によって前記通過域特性（挿入損失周波数偏
差特性及びリターンロス特性）を平坦化させる等化器部
分と、で構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に電話線と呼
ばれる既設された加入者回線（以下、メタリック回線と
表記する箇所がある）を使って電話と併存しながら高速
データ伝送を行うデジタル加入者線伝送方式（ｘＤＳ
Ｌ:Digital Subscriber Line) 伝送方式に関し、特に、
これに用いられるスプリッタ回路の改良に関する。

【０００２】

【従来の技術】近年、インターネット等のマルチメディ
ア型サービスが一般家庭を含めて社会全体へ広く普及し
てきている。このようなサービスを安価に提供するた
め、光ケーブル等の伝送媒体を新たに敷設することな
く、既存のメタリック電話回線を利用して高速データ通
信を実現するｘＤＳＬ技術が注目されている。本明細書
では、上記ｘＤＳＬの中でもＰＯＴＳ（Plain Old Tele
phone Service)スプリッタ回路（以下、ＰＯＴＳスプリ
ッタ又はスプリッタ回路と表記する箇所がある）を使用
するものとして、特にユーザ宅からセンタへの上り伝送
速度が１６〜６４０kbps、センタからユーザ宅への下り
伝送速度が１．５〜９MbpsであるＡＤＳＬ（非対称型デ
ィジタル加入者線：Asymmetric ＤＳＬ）を一例に取り
上げ、これを中心に説明する。なお、ＩＴＵ−Ｔ（国際
電気通信連合電気通信標準化部門）よりＧ．９９２．２
として正式勧告されようとしている技術（所謂G.lite)
のように、ユーザ宅内のＰＯＴＳスプリッタを省略した
使用形態をとることが可能なＡＤＳＬも知られている。

【０００３】ＡＤＳＬでは、電話サービスで使用しない
４ＫＨｚ以上の帯域を高速デジタル信号の伝送に使用
し、一方４ＫＨｚ以下の帯域を従来通り音声信号の伝送
に使用する。そのため、既設のメタリック電話回線上に
は音声信号と高速デジタル信号とが混在しており、局側
及び加入者側ではＰＯＴＳスプリッタを使用してその音
声信号を分離抽出する。

【０００４】図１は、ＡＤＳＬ回線におけるＰＯＴＳス
プリッタの基本的な配置構成例を示したものである。ま
た、図２には、ＰＯＴＳスプリッタの帯域特性の一例を
示している。図１に示すように、ＡＤＳＬ回線１４の局
側にはＰＯＴＳ−ＣＯ（Central Office）スプリッタ１
２が接続され、一方その加入者側にはＰＯＴＳ−ＲＴ
（Remote Terminal ）スプリッタ１５が接続される。前
記ＰＯＴＳ−ＣＯ／ＲＴスプリッタ１２及び１５でそれ
ぞれ分離抽出された音声信号（VOICE Signal) は局側の
交換機１１、そして加入者側の既存電話端末１７にそれ
ぞれ与えられる。

【０００５】図１のＺＨＰ−ＣＯ／ＲＴ回路１３及び１
６は、高域側の信号に対するインピーダンス整合及び高
域通過特性を与え、これらを介して高速データ信号であ
るＡＤＳＬ信号（ ADSL Signal）が音声信号と同一の回
線１４上に転送される。図２には、点線の推奨特性に対
し、実際の回路に要求される実線の４ＫＨｚ以下の低域
信号を通過させるＰＯＴＳスプリッタ１２、１５、及び
２５ＫＨｚ以上の高域信号を通過させるＺＨＰ回路１
３、１６のそれぞれの周波数特性を示している。

【０００６】

【発明が解決しようとする課題】上述したように、ＰＯ
ＴＳスプリッタは、既存の音声信号とそれに重畳される
高速データ信号とを厳密に分離して後者からの混信を防
止する必要がある。また、複素終端特性を有するＡＤＳ
Ｌ回線でもそのリターンロス（不整合減衰量）を十分に
確保して準鳴音等の発生を確実に阻止する必要がある。
さらに、図１に示すようにＰＯＴＳスプリッタは１つの
ＡＤＳＬ回線の両側で使用されるため、その設置数も多
くそれに見合った適正なコストが要求される。

【０００７】そこで本発明の目的は、上記種々の要求等
を満足するＰＯＴＳスプリッタを提供することにある。
すなわち、ＩＴＵのＧ．９２２−１、Ａｎｎｅｘ−Ｅ等
で要求される周波数特性（挿入損失／周波数偏差特
性）、阻止減衰量特性及びリターンロス特性等の諸規格
を十分に満足し、それを適当な部品点数から成る回路構
成と製造コストで実現したＰＯＴＳスプリッタを提供す
ることにある。

【０００８】

【課題を解決するための手段】本発明によれば、ＡＤＳ
Ｌ信号の高域信号を遮断しその音声帯域信号を通過させ
る低域通過特性を有するローパスフィルタ部分と、前記
ローパスフィルタ部分の通過域内における所定周波数の
共振特性を有し、その共振特性によって前記通過域特性
を平坦化させる等化器部分と、で構成されるＰＯＴＳス
プリッタ回路が提供される。

【０００９】前記通過域特性は、挿入損失周波数偏差特
性及びリターンロス特性である。また、前記ローパスフ
ィルタ部分は、梯子型ＬＣフイルタから成り、そして前
記等化器部分は、少なくとも１つの抵抗素子を含むＬＣ
Ｒ回路から成り、前記梯子型ＬＣフイルタの少なくとも
１つの構成素子に並列又は直列に付加することで複素終
端インピーダンスに対して所定の損失特性とインピーダ
ンス特性を与える。

【００１０】より具体的には、前記ローパスフィルタ部
分は、２つのコイルＬａ、Ｌｂ及び２つのコンデンサＣ
ａ、Ｃｂから成る４次のローパスフィルタであって、Ｌ
ａ、Ｃａ、Ｌｂ、Ｃｂの順で梯子状に接続され、前記等
化器部分は、抵抗Ｒａと、その第１及び第２の端に並列
接続されるコイルＬｄとコンデンサＣｄの直列共振回路
と、前記抵抗Ｒａの第２の端にその一方の端が接続され
るコイルＬｃから成り、前記抵抗Ｒａの第１の端と前記
コイルＬｃの他方の端が前記コイルＬｂの両端に並列接
続される。

【００１１】さらに、前記スプリッタ回路はバランス型
の回路でも構成され、そのバランス型の回路において前
記コイルＬａ、Ｌｂ、Ｌｃ、Ｌｄに相当する各コイル素
子対はそれぞれ対応する１つのトランスＴａ，Ｔｂ，Ｔ
ｃ，Ｔｄで置き換えられる。

【００１２】

【発明の実施の形態】図３は、本発明によるＰＯＴＳス
プリッタの基本回路構成例を示したものである。なお、
本回路はＣＯ／ＲＴのいずれにも使用可能である。図３
に示すように、本回路の構成はローパスフィルタ部分と
等化器部分とに大きく分けられる。前者はＬＣ梯子型回
路から成り、その構成素子であるコイル（Ｌａ及びＬ
ｂ）２３及び２５とコンデンサ（Ｃａ及びＣｂ）２４及
び２６とによって４次のローパスフィルタを構成する。

【００１３】後者の等化器部分は、コイル（Ｌｃ及びＬ
ｄ）３０及び２７、コンデンサ（Ｃｄ）２８、そして抵
抗（Ｒａ）２９の各構成素子から成り、前記４次のロー
パスフィルタのコイル（Ｌｂ）２５の両端に並列に挿入
される。前記等化器部分のインピーダンスは周波数に依
存するが、この部分のインピーダンスは比較的高い値を
保持している。従って、前記基本となるローパスフィル
タ部分の低域通過特性を大きく損なうものではなく、通
過域における挿入損失周波数偏差及びリターンロス特性
の平坦化を実現するために部分的に変化される。

【００１４】図４から図６には、上述した図３の各回路
構成部分の動作説明図を示している。図４は周波数−挿
入損失／周波数偏差特性の一例を、そして図５はリター
ンロス特性の一例を、そして図６は等化器部分の周波数
−インピーダンス特性の一例をそれぞれ示している。図
４及び図５における実線は、図３において等化器部分を
外した基本ローパスフィルタ部分だけの挿入損失／周波
数偏差特性及びリターンロス特性を示している。

【００１５】ここで前記各特性の平坦化のために、図４
の山の部分（ａ点）及び図５の谷の部分（ｂ点）に図６
のｃ点に示すような所定の共振周波数（本例では、３〜
４ＫＨｚの範囲内に設定）を有する共振特性を図３の等
化器部分によって付加する。前記共振周波数はコイル
（Ｌｄ）２７及びコンデンサ（Ｃｄ）２８によって与え
られる。その結果、共振周波数ｃ点近傍で抵抗（Ｒａ）
２９が短絡され、基本ローパスフィルタ部分の通過域全
体の損失特性の増大を防ぐと共に特性の平坦化が達成さ
れる。

【００１６】図４及び図５における点線は、基本ローパ
スフィルタ部分に等化器部分を付加することで平坦化を
実現した図３の回路全体の挿入損失／周波数偏差特性及
びリターンロス特性を示している。なお、コイル（Ｌ
ｃ）３０は通過域より高域の周波数において十分な阻止
減衰量を確保するために挿入されている。コイル３０が
無い場合には、通過域経過後の回路全体のインピーダン
スが抵抗２９の値に収束してしまい、４次のローパスフ
ィルタとしての高域阻止機能を十分に果たすことができ
なくなるからである。

【００１７】次に、ローパスフィルタ部分について説明
する。図７には、ローパスフィルタ部分を一般的な４次
のバタワース等のフィルタ定数で設計した場合のリター
ンロス特性の一例を示している。本例では、フィルタの
遮断点を４．５ＫＨｚとし、またリターンロスの測定に
ＩＴＵ（Ｇ．９２２−１Ａｎｎｅｘ−Ｅ等）で規定さ
れた評価回路（ＺＮＬ−ｘ，ＺＨＰ−ｘ等の終端系に複
素系回路素子を使用する）を使用している。図７に示す
ように、この場合、通過域内（２〜３ＫＨｚ）でほぼリ
ターンロスが“０ｄＢ”に近い値となり明らかに実用性
に欠けるものである。なお、図中の実線は終端が９８０
Ω系、そして点線は６００Ω系でそれぞれ設計した場合
を示している。

【００１８】このように、本件では複素系回路素子が終
端系に使用されるが、それに対応する複素回路対応のロ
ーパスフイルタを通常の手段で設計するのは非常に困難
である。そのため、本発明回路における素子定数の決定
においては適応的な最適化手法を用い、結果的に各構成
素子２３〜２６としてＰＯＴＳスプリッタに特有の値を
使用している。同様に、この手法を図３の回路全体に適
用し、ＩＴＵ規格を満足することを条件に従来の４次の
梯子型ＬＣフイルタ構成によるローパスフィルタ特性を
保ちながら、さらにその通過域特性の平坦化を行うＬ，
Ｃ及びＲで構成した等化器の各素子定数を決定してい
る。以下に、図３の回路における発明定数を規定する。

【００１９】（１−１）ローパスフィルタ部分の素子に
ついては、Ｌａ：３４．１ｍＨ〜５１．３ｍＨＬｂ：５８．６ｍＨ〜８８．０ｍＨＣａ：７１．７ｎＦ〜１０７．６ｎＦＣｂ：６８．１ｎＦ〜１０２．３ｎＦ（２−１）等化器部分の素子については、Ｌｃ：８１．６ｍＨ〜１２２．６ｍＨＬｄ：６５．０ｍＨ〜９７．６ｍＨＣｄ：２５．７ｎＦ〜３８．６ｎＦＲａ：７７８．１Ω〜１１６７．３Ωの値を有する。

【００２０】以上は、全てＰＯＴＳスプリッタ回路の基
本形としてのアンバランス型回路について説明してき
た。しかしながら、実際のシステムにてはバランス系の
メタリック線路（ツイストペア線）が使用されており、
これまでの回路及び素子定数を対応するバランス型回路
形及びその素子定数に変換する必要がある。

【００２１】図８は、バランス型ＰＯＴＳスプリッタの
基本回路構成の一例を示したものである。図８の回路の
動作原理はこれまに説明したアンバランス型と同じであ
り、ここでは更に説明しない。ここでは、アンバランス
型回路（図３）とバランス型回路（図８）との間の対応
関係を述べるに留める。

【００２２】ローパスフィルタ部分の回路素子について
は、アンバランス型のコイル（Ｌａ）２３がバランス型
の２つの対をなすコイル（Ｌ１、Ｌ２）３３、３３’に
対応し、以下同様にコイル（Ｌｂ）２５がコイル（Ｌ
３、Ｌ４）３５、３５’に、コンデンサ（Ｃａ）２４が
コンデンサ（Ｃ１）３４に、コンデンサ（Ｃｂ）２６が
コンデンサ（Ｃ２）３６にそれぞれ対応する。

【００２３】また、等化器部分の回路素子については、
同一回路がバランスラインの両方に配置され、コイル
（Ｌｄ）２７がコイル（Ｌ２２、Ｌ２４）３７、３７’
に、コイル（Ｌｃ）３０がコイル（Ｌ２１、Ｌ２３）４
０、４０’に、コンデンサ（Ｃｄ）２８がコンデンサ
（Ｃ２１、Ｃ２２）３８、３８’に、抵抗（Ｒａ）２９
が抵抗（Ｒ２１、Ｒ２２）３９、３９’にそれぞれ対応
して配置される。

【００２４】以下に規定するバランス型の回路素子定数
は、前述したアンバランス型の回路素子定数からの一般
的なバランス変換によって求められる。（１−２）ローパスフィルタ部分の素子については、Ｌ１，Ｌ２：１７．０ｍＨ〜２５．６ｍＨＬ３，Ｌ４：２９．３ｍＨ〜４４．０ｍＨＣ１：７１．７ｎＦ〜１０７．６ｎＦＣ２：６８．１ｎＦ〜１０２．３ｎＦ（２−２）等価器部分の素子については、Ｌ２１，Ｌ２３：４０．８ｍＨ〜６１．３ｍＨＬ２２，Ｌ２４：３２．５ｍＨ〜４８．８ｍＨＣ２１，Ｃ２２：５１．４ｎＦ〜７７．２ｎＦＲ２１，Ｒ２２：３８９．０Ω〜５８３．６Ωの値を有
する。

【００２５】図９は、図８のバランス型ＰＯＴＳスプリ
ッタにおいて対をなす２つのコイルを１つのトランスで
置き換えた回路構成例を示したものである。一般にバラ
ンス信号の伝送を行う場合、アンバランスな状態が生じ
た時の動作補正機能を備えたデバイスとして伝送用トラ
ンスが使用される。図９にはその回路例を示しており、
本例では線路Ｌ１−Ｉ１及びＬ２−Ｉ２の間で上下の対
になっている２つのコイルを１つのトランスに置き換え
ている。その置き換えには以下の組み合わせが考えられ
る。

【００２６】・コイル対（Ｌ１とＬ２）３３、３３’を
トランス（Ｔａ）３３”へ置き換える。・コイル対（Ｌ３とＬ４）３５、３５’をトランス（Ｔ
ｂ）３５”へ置き換える。・コイル対（Ｌ２１とＬ２３）４０，４０’をトランス
（Ｔｃ）４０”へ置き換える。・コイル対（Ｌ２２とＬ２４）３７、３７’をトランス
（Ｔｄ）３７”へ置き換える。

【００２７】上記各コイル対のトランスへの置き換えは
任意であるが、図９では全てのコイル対をトランスに置
き換えた回路例を示している。なお、本発明回路で規定
するトランスを使用したバランス型回路のトランス・イ
ンダクタンス定数は、（１−３）ローパスフィルタ部分のトランスについて
は、Ｔａ：１７．０ｍＨ〜２５．６ｍＨＴｂ：２９．３ｍＨ〜４４．０ｍＨ（２−３）等化器部分のトランスについては、Ｔｃ：４０．８ｍＨ〜６１．３ｍＨＴｄ：３２．５ｍＨ〜４８．８ｍＨの値を有する。

【００２８】この定数は、トランスの一次及び二次イン
ダクタンスとも同一の値であり、トランスの巻線方向は
相互コンダクタンス効果を得るため同相巻きとし、その
結合係数は１．０に近い値である。コイルに代えてトラ
ンスを使用した場合の利点としては、良好なラインバラ
ンスが簡易に達成できる、またトランスの相互コンダク
タンス効果によりコイルの１／２のインダクタンスで済
み、その素子数がコイルの１／２に削減されるのと合間
って回路全体の小型化が可能である、等が上げられる。

【００２９】図１０〜図１２には、図３の回路の一部を
変更した回路例をそれぞれ示している。なお、これらの
回路例も、回路構成の違いこそあれ、本願発明回路の特
徴である４次の梯子型ＬＣローパスフィルタ回路にその
通過域特性を平坦化させるためのＲ，Ｌ，Ｃで構成した
等化器を付加し、ＩＴＵで規定されている規格を満足す
るようにそれらの各構成素子にＰＯＴＳ−ＣＯ／ＲＴ特
有の定数を設定している点で、図３の回路の変形態様例
と考えられる。

【００３０】図１０の回路構成例は、図３の回路に新た
にコンデンサ（Ｃｃ）５１を付加したものである。複素
インピーダンス素子５１を追加することによって複素終
端系とのインピーダンス整合をさらに向上させ、リター
ンロス特性の一層の改善を図っている。これにより、リ
ターンロス特性は０．５ｄＢ程度改善される。

【００３１】本発明回路にて規定するバランス型の回路
素子定数は、（１−４）ローパスフィルタ部分の素子については、Ｌａ：３３．５ｍＨ〜５０．４ｍＨＬｂ：５７．１ｍＨ〜８５．８ｍＨＣａ：７１．２ｎＦ〜１０６．９ｎＦＣｂ：６５．３ｎＦ〜９８．０ｎＦ（２−４）等価器部分の素子については、Ｌｃ：７７．１ｍＨ〜１１５．８ｍＨＬｄ：７２．４ｍＨ〜１０８．７ｍＨＣｃ：７２０．０ｎＦ〜１０８０．０ｎＦＣｄ：２２．３ｎＦ〜３３．５ｎＦＲａ：７７４．１Ω〜１１６１．２Ω の値を有する。

【００３２】図１１の回路構成例は、図３の回路におけ
る４次のローパスフィルタのコイル（Ｌｂ）２５部分を
２分割し、その一方のコイル（Ｌｃ）３０’に対して、
抵抗（Ｒａ）２９及びコイル（Ｌｄ）２７とコンデンサ
（Ｃｄ）２８の直列共振回路を並列接続したものであ
る。図３の回路との対応関係は以下の通りである。

【００３３】図３の回路図１１の回路・Ｌｃ → Ｌｂ・Ｌｄ，Ｃｄ → Ｌｄ，Ｃｄ・Ｒａ＋Ｌｂ → Ｒａ＋Ｌｃ

【００３４】本発明回路にて規定するバランス型の回路
素子定数は、（１−５）ローパスフィルタ部分の素子については、Ｌａ：３４．９ｍＨ〜５２．５ｍＨＬｂ：３３．７ｍＨ〜５０．７ｍＨＬｃ：４０．４ｍＨ〜６０．０ｍＨＣａ：６９．８ｎＦ〜１０４．７ｎＦＣｂ：６５．１ｎＦ〜９７．７ｎＦ（２−５）等価器部分の素子については、Ｌｃ：１９．１ｍＨ〜２８．７ｍＨＣｃ：８０．８ｎＦ〜１２１．２ｎＦＲａ：１２８．０Ω〜１９２．０Ωの値を有する。

【００３５】図１２の回路構成例は、図３の回路におけ
る等化器部分を等価器（Ｒａ，Ｌｃ，Ｃｃ）の共振時に
は抵抗（Ｒａ）２９のインピーダンスだけが見えるよう
に構成している。従って、最低インピーダンスは抵抗２
９の値であり、インピーダンスの純抵抗化により通過域
特性の平坦化効果を狙ったものである。

【００３６】本発明回路にて規定するバランス型の回路
素子定数は、（１−６）ローパスフィルタ部分の素子については、Ｌａ：３３．６ｍＨ〜５０．５ｍＨＬｂ：５０．０ｍＨ〜７５．１ｍＨＣａ：７４．３ｎＦ〜１１１．５ｎＦＣｂ：６５．３ｎＦ〜９８．１ｎＦ（２−６）等価器部分の素子については、Ｌｃ：１０６．９ｍＨ〜１６０．４ｍＨＣｃ：８３．９ｎＦ〜１９６．０ｎＦＲａ：７６０．０Ω〜１１４０．０Ωの値を有する。

【００３７】なお、図１０〜１２の発明回路はアンバラ
ンス形で示してあるが、それらを図３の回路と同様に対
応する図８又は図９に相当するバランス形回路に変換で
きることは明らかである。

【００３８】図１３〜図１８には、図９のトランスを使
った回路構成の幾つかの特性例をその測定系を含めて示
している。なお、ＩＴＵにおいて規定されている主要な
規格としては、ａ）挿入損失／周波数特性偏差、ｂ）リ
ターンロス、及びｃ）阻止減衰量、等があり、以下それ
らの特性について述べる。

【００３９】図１３には挿入損失／周波数偏差特性の評
価回路（Ｇ．９２２−１Ａｎｎｅｘ−ＥＦｉｇｓ．
Ｅ−２０，Ｅ−２１参照）を、そして図１４には斜線枠
で示す周波数偏差特性規格と本願回路の測定結果とを示
している。挿入損失はＰＯＴＳスプリッタ（図１３の P
OTS splitter）を挿入した場合とそうでない時の終端で
検出される電圧の比であり、周波数１ＫＨｚ時の損失値
で測定される。その算出方法は、先ずＰＯＴＳスプリッ
タを挿入してない時のＶｏｕｔ１を測定し、次に挿入し
た時のＶｏｕｔ２を求めその比即ち、２０Ｌｏｇ〔Ｖｏ
ｕｔ１／Ｖｏｕｔ２〕（ｄＢ）の算出式で求める。

【００４０】また、周波数特性偏差については、周波数
１ＫＨｚでの挿入損失を基準（０ｄＢ）として、周波数
を変動させた時の挿入損失との差分（偏差）を求めるも
のである。その算出式は、〔１ＫＨｚでの挿入損失（ｄ
Ｂ）〕−〔任意周波数での挿入損失（ｄＢ）〕である。

【００４１】図１４に示すように、図９の本願発明回路
はＰＯＴＳ−ＣＯについては、挿入損失（１ＫＨｚ）は
約０．７ｄＢであって、周波数偏差は負値の最大値が約
０．６ｄＢ（０．２ＫＨｚの時）、正値の最大値は約
０．５ｄＢ（１．５ＫＨｚの時）である。同様に、ＰＯ
ＴＳ−ＲＴについては、挿入損失（１ＫＨｚ）は約０．
７ｄＢであって、周波数偏差は負値の最大値が約０．６
ｄＢ（０．２ＫＨｚの時）、正値の最大値は約０．５ｄ
Ｂ（１．５ＫＨｚの時）である。いずれの場合も、ＩＴ
Ｕ規格を十分に満足している。

【００４２】図１５にはリターンロス特性の評価回路
（Ｇ．９２２−１Ａｎｎｅｘ−ＥＦｉｇ．Ｅ−２３参
照）を、そして図１６には斜線枠で示すリターンロス特
性規格と本願回路の測定結果とを示している。リターン
ロス（不整合減衰量）は、ＰＯＴＳスプリッタに対して
終端接続した場合に、そのスプリッタ全体のインピーダ
ンス（図１５のＺ）と基準インピーダンス（図１５のＺ
ｒｅｆ）との一致（整合）状態の尺度を測定するもので
ある。

【００４３】リターン・ロスは２０Ｌｏｇ｜（Ｚｒｅｆ
＋Ｚ）／（Ｚｒｅｆ−Ｚ）｜で定義される。リターン・
ロスは、０．２〜０．５ＫＨｚのＳＲＬ−Ｌ(single re
turnloss LO) にて１３ｄＢ以上、０．５〜２．２ＫＨ
ｚのＥＲＬ（echo return loss）にて１３ｄＢ以上、
２．２〜３．４ＫＨｚのＳＲＬ−Ｈ（single return lo
ss H1)にて９ｄＢ以上の特性が要求されている。

【００４４】図１６に示すように、図９の本願発明回路
を周波数０．２ＫＨｚ〜４ＫＨｚの範囲内で評価する
と、ＰＯＴＳ−ＣＯについては、最小値は約１５ｄＢ前
後であり、本帯域内にてほぼ平坦な特性を示している。
ＰＯＴＳ−ＲＴについても、最小値は約１４ｄＢ前後で
あり、これもＰＯＴＳ−ＣＯと同様に本帯域内でほぼ平
坦な特性を示している。従って、両ＰＯＴＳ共に良好な
特性が得られている。

【００４５】図１７には阻止減衰量特性の評価回路
（Ｇ．９２２−１Ａｎｎｅｘ−ＥＦｉｇｓ．Ｅ−２
６、Ｅ−２７参照）を、そして図１８には斜線枠で示す
阻止減衰量特性規格と本願回路の測定結果とを示してい
る。本発明回路は基本的にはローパスフィルタであり、
その阻止領域（ＡＤＳＬＢａｎｄ）における減衰量が規
定されている。その評価は、ＰＯＴＳ−ＣＯ／ＲＴを挿
入した場合と、そうでない場合との比で与えられる。

【００４６】図１８に示すように、規定値は２５ＫＨｚ
〜３００ＫＨｚの範囲で６５ｄＢ以上、３００ＫＨｚ〜
１１０４ＫＨｚの範囲で５５ｄＢ以上の減衰特性が要求
されている。図９の本願発明回路の特性は、ＣＯ及びＲ
Ｔ用共に２５ＫＨｚ〜１１０４ＫＨｚの範囲にて７７ｄ
Ｂ以上の減衰特性が確保されており、前記規格を十分満
足するものといえる。

【００４７】

【発明の効果】以上、本発明によるＰＯＴＳスプリッタ
回路は、ＩＴＵ規格を十分に満足するものであり、従っ
て非対称デジタル信号に対して音声信号を混信無く抽出
することが可能である。また、リターンロスについても
音声帯域全般に平坦な特性が得られ、且つ１５ｄＢ前後
の値が得られる。従って、明瞭で非常に高品質な音声回
線の確保が可能になる。さらに、本願回路の構成素子数
も少ないためその小型化が可能となり、コストパフォー
マンスの高いＰＯＴＳスプリッタを提供することができ
る。

【図面の簡単な説明】

【図１】ＡＤＳＬ回線におけるＰＯＴＳスプリッタの基
本的な配置構成例を示した図である。

【図２】ＰＯＴＳスプリッタの帯域特性の一例を示した
図である。

【図３】本発明によるＰＯＴＳスプリッタの基本回路の
構成例を示した図である。

【図４】周波数−挿入損失周波数偏差特性の一例を示し
た図である。

【図５】周波数−リターンロス特性の一例を示した図で
ある。

【図６】周波数−インピーダンス特性の一例を示した図
である。

【図７】４次のバタワースフィルタ定数で設計した場合
のリターンロス特性の一例を示した図である。

【図８】バランス型ＰＯＴＳスプリッタの基本回路構成
の一例を示した図である。

【図９】図８のバランス型ＰＯＴＳスプリッタにおいて
コイルをトランスで置き換えた回路構成例を示した図で
ある。

【図１０】図３の回路の別の態様例（１）を示した図で
ある。

【図１１】図３の回路の別の態様例（２）を示した図で
ある。

【図１２】図３の回路の別の態様例（３）を示した図で
ある。

【図１３】挿入損失／周波数偏差特性の評価回路を示し
た図である。

【図１４】周波数偏差特性規格と本願回路の測定結果を
示した図である。

【図１５】リターンロス特性の評価回路を示した図であ
る。

【図１６】リターンロス特性の規格と本願回路の測定結
果とを示した図である。

【図１７】阻止減衰量特性の評価回路を示した図であ
る。

【図１８】阻止減衰量特性の規格と本願回路の測定結果
とを示した図である。

【符号の説明】

１１…局１２…ＰＯＴＳ−ＣＯスプリッタ１３…ＺＨＰ−ＣＯ１４…ＡＤＳＬ回線１５…ＰＯＴＳ−ＲＴスプリッタ１６…ＺＨＰ−ＲＴ２３、２５、２７、３０…コイル２４、２６、２８…コンデンサ２９…抵抗３３”、３５”、３７”、４０”…トランス

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０３Ｈ 7/46 Ｈ０３Ｈ 7/46 Ｃ (72)発明者三好清司神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者粟田豊神奈川県横浜市港北区新横浜２丁目３番９号富士通ディジタル・テクノロジ株式会社内 (72)発明者佐藤正房神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 5J024 AA01 AA04 BA11 BA18 BA19 CA02 CA06 DA01 DA25 EA01 FA03 HA01 KA03 5K101 KK20 LL02 MM01 MM04 NN34 SS04

Claims

【特許請求の範囲】

【請求項１】加入者回線上の高域信号を遮断し、低域
の音声帯域信号を通過させる低域通過特性を有するロー
パスフィルタ部分と、前記ローパスフィルタ部分の通過域内における所定周波
数の共振特性を有し、その共振特性によって前記通過域
の特性を平坦化させる等化器部分と、で構成することを
特徴とするスプリッタ回路。
【請求項２】前記通過域特性は、挿入損失／周波数偏
差特性及びリターンロス特性である請求項１記載のスプ
リッタ回路。
【請求項３】前記ローパスフィルタ部分は、梯子型Ｌ
Ｃフイルタから成る請求項１記載のスプリッタ回路。
【請求項４】前記等化器部分は、少なくとも１つの抵
抗素子を含むＬＣＲ回路から成り、前記梯子型ＬＣフイ
ルタの少なくとも１つの構成素子に並列又は直列に付加
されることで複素終端インピーダンスに対して所定の損
失特性とインピーダンス特性を与える請求項３記載のス
プリッタ回路。
【請求項５】前記ローパスフィルタ部分は、２つのコ
イルＬａ、Ｌｂ及び２つのコンデンサＣａ、Ｃｂから成
る４次のローパスフィルタであって、Ｌａ、Ｃａ、Ｌ
ｂ、Ｃｂの順で梯子状に接続され、前記等化器部分は、抵抗Ｒａと、その第１及び第２の端
に並列接続されるコイルＬｄとコンデンサＣｄの直列共
振回路と、前記抵抗Ｒａの第２の端にその一方の端が接
続されるコイルＬｃから成り、前記抵抗Ｒａの第１の端
と前記コイルＬｃの他方の端が前記コイルＬｂの両端に
並列接続される請求項４記載のスプリッタ回路。
【請求項６】前記各素子の値は、下記で規定される請
求項５記載のスプリッタ回路。Ｌａ：３４．１ｍＨ〜５１．３ｍＨＬｂ：５８．６ｍＨ〜８８．０ｍＨＣａ：７１．７ｎＦ〜１０７．６ｎＦＣｂ：６８．１ｎＦ〜１０２．３ｎＦＬｃ：８１．６ｍＨ〜１２２．６ｍＨＬｄ：６５．０ｍＨ〜９７．６ｍＨＣｄ：２５．７ｎＦ〜３８．６ｎＦＲａ：７７８．１Ω〜１１６７．３Ω
【請求項７】前記スプリッタ回路をバランス型の回路
で構成する請求項５記載のスプリッタ回路。
【請求項８】前記前記バランス型の回路において、前
記コイルＬａ、Ｌｂ、Ｌｃ、Ｌｄに相当する各コイル素
子対の少なくとも１つをそれぞれ対応する１つのトラン
スＴａ，Ｔｂ，Ｔｃ，Ｔｄで置き換える請求項７記載の
スプリッタ回路。
【請求項９】前記バランス型の回路において、前記ロ
ーパスフィルタ部分の前記コイルＬａはコイルＬ１、Ｌ
２に、前記コイルＬｂはコイルＬ３、Ｌ４に、前記コン
デンサＣａはコンデンサＣ１に、前記コンデンサＣｂは
コンデンサＣ２にそれぞれ対応し、前記等化器部分の前記コイルＬｄはＬ２２、Ｌ２４に、
前記コイルＬｃはコイルＬ２１、Ｌ２３に、前記コンデ
ンサＣｄはコンデンサＣ２１、Ｃ２２に、前記抵抗Ｒａ
は抵抗Ｒ２１、Ｒ２２にそれぞれ対応し、前記バランス型の回路素子定数は下記で規定される請求
項７記載のスプリッタ回路。Ｌ１，Ｌ２：１７．０ｍＨ〜２５．６ｍＨＬ３，Ｌ４：２９．３ｍＨ〜４４．０ｍＨＣ１：７１．７ｎＦ〜１０７．６ｎＦＣ２：６８．１ｎＦ〜１０２．３ｎＦＬ２１，Ｌ２３：４０．８ｍＨ〜６１．３ｍＨＬ２２，Ｌ２４：３２．５ｍＨ〜４８．８ｍＨＣ２１，Ｃ２２：５１．４ｎＦ〜７７．２ｎＦＲ２１，Ｒ２２：３８９．０Ω〜５８３．６Ω
【請求項１０】前記バランス型の回路において、前記
コイル対コイルＬ１、Ｌ２、コイル対Ｌ３、Ｌ４、コイ
ル対Ｌ２２、Ｌ２４、コイル対Ｌ２１、Ｌ２３の少なく
とも１つをそれぞれ対応する１つのトランスＴａ，Ｔ
ｂ，Ｔｃ，Ｔｄで置き換え、そのトランスの素子定数は
下記で規定される請求項９記載のスプリッタ回路。Ｔａ：１７．０ｍＨ〜２５．６ｍＨＴｂ：２９．３ｍＨ〜４４．０ｍＨＴｃ：４０．８ｍＨ〜６１．３ｍＨＴｄ：３２．５ｍＨ〜４８．８ｍＨ