JPS62296611A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS62296611A JPS62296611A JP14056786A JP14056786A JPS62296611A JP S62296611 A JPS62296611 A JP S62296611A JP 14056786 A JP14056786 A JP 14056786A JP 14056786 A JP14056786 A JP 14056786A JP S62296611 A JPS62296611 A JP S62296611A
- Authority
- JP
- Japan
- Prior art keywords
- input
- package
- circuit
- terminal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 230000005540 biological transmission Effects 0.000 claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000001939 inductive effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 3
- 239000004577 thatch Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特に内部回路の入出力
信号を中継する入出力パッドとパッケージ端子とをボン
ディングワイヤ等で接続する構成の半導体集積回路に関
する。
信号を中継する入出力パッドとパッケージ端子とをボン
ディングワイヤ等で接続する構成の半導体集積回路に関
する。
従来、この種の半導体集積回路は、パッケージ内部にお
いて、回路基板等に設けられ内部回路の入出力信号の中
継をする入出力パッドとパッケージ端子とをボンディン
グワイヤ等の接続線で接続し、パッケージ外部において
は、パッケージ端子に外部回路の伝送路を接続して入出
力信号の伝達する構成となっていた。
いて、回路基板等に設けられ内部回路の入出力信号の中
継をする入出力パッドとパッケージ端子とをボンディン
グワイヤ等の接続線で接続し、パッケージ外部において
は、パッケージ端子に外部回路の伝送路を接続して入出
力信号の伝達する構成となっていた。
第3図は従来の半導体集積回路の一例の実装時における
等価回路を含む回路図である。
等価回路を含む回路図である。
伝送路1はこの半導体集積回路を火袋したときにパッケ
ージ端子2に接続される外部回路の伝送路であり、パッ
ケージ端子2には対接地間の寄生容量C8が、また、ボ
ンディングワイヤ3aに紘インダクタンスL′が寄生し
ており、また、パッケージ端子2から内部回路5側を見
たときの入出力インピーダンスは伝送路1の特性インピ
ーダンスZ。
ージ端子2に接続される外部回路の伝送路であり、パッ
ケージ端子2には対接地間の寄生容量C8が、また、ボ
ンディングワイヤ3aに紘インダクタンスL′が寄生し
ており、また、パッケージ端子2から内部回路5側を見
たときの入出力インピーダンスは伝送路1の特性インピ
ーダンスZ。
に整合していないのが通例である。
上述した従来の半導体集積回路は、入出力インピーダン
スが伝送路1の特性インピーダンスZ。
スが伝送路1の特性インピーダンスZ。
に整合していないので、伝送路1とパッケージ端子2と
の接続点で伝達信号の反射が生ずるという欠点がある。
の接続点で伝達信号の反射が生ずるという欠点がある。
また、入出力インピーダンスは多くの場合−導性である
ため、特に高周波動作時には、伝達信号波形にリンギン
グを生じ、内部回路がアクティブ素子で構成される場合
には寄生発振の原因になるという欠点がある。
ため、特に高周波動作時には、伝達信号波形にリンギン
グを生じ、内部回路がアクティブ素子で構成される場合
には寄生発振の原因になるという欠点がある。
本発明の目的は、パッケージ端子から見た入出力インピ
ーダンスを伝送路の特性インピーダンスに整合させ、伝
達信号の反射を防止すると共に、伝達信号波形のリンキ
ングや寄生発振を防止することのできる半導体集積回路
を提供することにある。
ーダンスを伝送路の特性インピーダンスに整合させ、伝
達信号の反射を防止すると共に、伝達信号波形のリンキ
ングや寄生発振を防止することのできる半導体集積回路
を提供することにある。
本発明の半導体集積回路は、内部回路の入出力信号を中
継する複数の入出力パッドと、これら入出力パッドに片
端をそれぞれ接続する複数の接続線と、これら接続線の
他端にパッケージの内側でそれぞれ接続し外部回路の複
数の伝送路にパッケージの外側でそれぞれ接続する複数
のパッケージ端子とを有する半導体集積回路において、
前記各接続線をそれぞれ所定のインダクタンス成分をも
つ接続線とし、前記各入出力パッドと接地端子との間に
それぞれコンデンサと抵抗とから成る回路を設け、前記
各伝送路の特性インピーダンスに前記各パッケージ端子
から見た入出力インピーダンスをそれぞれ整合させる構
成を有している。
継する複数の入出力パッドと、これら入出力パッドに片
端をそれぞれ接続する複数の接続線と、これら接続線の
他端にパッケージの内側でそれぞれ接続し外部回路の複
数の伝送路にパッケージの外側でそれぞれ接続する複数
のパッケージ端子とを有する半導体集積回路において、
前記各接続線をそれぞれ所定のインダクタンス成分をも
つ接続線とし、前記各入出力パッドと接地端子との間に
それぞれコンデンサと抵抗とから成る回路を設け、前記
各伝送路の特性インピーダンスに前記各パッケージ端子
から見た入出力インピーダンスをそれぞれ整合させる構
成を有している。
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例の実装時における等価回路を
含む回路図である。
含む回路図である。
この実施例が第3図に示す従来の半導体集積回路と相異
する点は、ボンディングワイヤ3のもつインダクタンス
Lを所定の値にし、入出力パッド4と接地端子との間に
コンデンサ6と抵抗7とから成る回路を設け、パッケー
ジ端子2から見た入出力インピーダンス2を伝送路1の
特性インピーダンスzoに整合させる構成にした点であ
る。
する点は、ボンディングワイヤ3のもつインダクタンス
Lを所定の値にし、入出力パッド4と接地端子との間に
コンデンサ6と抵抗7とから成る回路を設け、パッケー
ジ端子2から見た入出力インピーダンス2を伝送路1の
特性インピーダンスzoに整合させる構成にした点であ
る。
第1図に示すように1コンデンサ6及び抵抗7とパッケ
ージ端子2の修生容量Csとボンディングワイヤ3のイ
ンダクタンスLとでπ型のインピーダンス整合回路を形
成している。
ージ端子2の修生容量Csとボンディングワイヤ3のイ
ンダクタンスLとでπ型のインピーダンス整合回路を形
成している。
パッケージ端子2のを主容量C3はパッケージの実装状
態、パッケージの製造偏差などによシ変化する可能性が
あるので、この実施例ではコンデンサ6の容量値Cが調
節できるようにし、ボンディングワイヤ3のインダクタ
ンスL、抵抗7の抵抗値R及びコンデンサ6の容量値C
をそれぞれ所定の値にしてインピーダンス整合を行い、
取扱う信号帯域内での周波数特性及びパルス応答波形を
改善しようとするものである。
態、パッケージの製造偏差などによシ変化する可能性が
あるので、この実施例ではコンデンサ6の容量値Cが調
節できるようにし、ボンディングワイヤ3のインダクタ
ンスL、抵抗7の抵抗値R及びコンデンサ6の容量値C
をそれぞれ所定の値にしてインピーダンス整合を行い、
取扱う信号帯域内での周波数特性及びパルス応答波形を
改善しようとするものである。
次に、この実施例の動作原理について説明する。
まず、コンデンサ6の容量値cf、寄生容量C8の値に
調節する。乙の時、パッケージ端子2から内部回路5−
1111を見た入出力インピーダンスZは、次の(1)
式のようになる。ただし伝達信号の周波数をfo=ωo
/ 2πとする。
調節する。乙の時、パッケージ端子2から内部回路5−
1111を見た入出力インピーダンスZは、次の(1)
式のようになる。ただし伝達信号の周波数をfo=ωo
/ 2πとする。
次に、ボンディングワイヤ3のインダクタンスLを(2
)式で示す値にすると、入出力インピーダンス2は(3
)式のようKなる。
)式で示す値にすると、入出力インピーダンス2は(3
)式のようKなる。
2=−・・・・・・ (3)
Cル
内部U路50入出力インピーダンスは一般に抵抗と静電
容量との並列回路で懺わされ、こむではこれらの値をそ
れぞれコンデンサ6及び抵抗7に6一 含めである。
容量との並列回路で懺わされ、こむではこれらの値をそ
れぞれコンデンサ6及び抵抗7に6一 含めである。
(3)式において、2==20とおけば、抵抗7の抵抗
値Rは となる。
値Rは となる。
即ち、コンデンサ6の容量値Cをパッケージ端子2の奇
生容量C8に等しくなるように調節し、ボンディングワ
イヤ3のインダクタンスLの値を(2)式で示す値にし
、抵抗7の抵抗値几が(4)式で表わされるような抵抗
値にすることにより、パッケージ端子2から内部回路5
側を見た入出力インピーダンスZを外部回路の伝送路1
の特性インピーダンスZoに整合させることができる。
生容量C8に等しくなるように調節し、ボンディングワ
イヤ3のインダクタンスLの値を(2)式で示す値にし
、抵抗7の抵抗値几が(4)式で表わされるような抵抗
値にすることにより、パッケージ端子2から内部回路5
側を見た入出力インピーダンスZを外部回路の伝送路1
の特性インピーダンスZoに整合させることができる。
次に、コンデンサ6の一例を第2図tal 、 tb)
に示す。
に示す。
第2図ta)は、可変電圧電源■cによる逆バイアスで
ダイオードi)cの空乏層容量が変化することを利用し
た回路例、第2図tb)は容量アレイCI−Cnを作っ
ておき、適切な値にトリミング可能なようにした回路例
である。
ダイオードi)cの空乏層容量が変化することを利用し
た回路例、第2図tb)は容量アレイCI−Cnを作っ
ておき、適切な値にトリミング可能なようにした回路例
である。
また、ボンディングワイヤ3のインダクタンスLの値は
、ボンディングワイヤ3の長さを変えるなどして所定の
値を得ることができる。
、ボンディングワイヤ3の長さを変えるなどして所定の
値を得ることができる。
なお、第1図における奇生容量C8は、以上の説明にお
いてはパッケージ端子20対接地間容量としたが、半導
体集積回路を印刷配線基板等に実装した場合には、パッ
ケージ端子2及びその周囲の入出力部と印刷配線基板間
に生ずる標遊容量も含めて実施するのが良いことは明ら
かである。
いてはパッケージ端子20対接地間容量としたが、半導
体集積回路を印刷配線基板等に実装した場合には、パッ
ケージ端子2及びその周囲の入出力部と印刷配線基板間
に生ずる標遊容量も含めて実施するのが良いことは明ら
かである。
以上説明したように本発明は、接続線に所定の値のイン
ダクタンス成分をもたせ、入出力パッドと接地端子間に
コンデンサと抵抗とから成る回路を設けてパッケージ端
子から見た入出力インピーダンスを外部に接続される伝
送路の特性インピーダンスに整合させることによυ、伝
達信号の反射を防止することができ、また信号波形のリ
ンキングや寄生発振を防止することができる効果がある
。
ダクタンス成分をもたせ、入出力パッドと接地端子間に
コンデンサと抵抗とから成る回路を設けてパッケージ端
子から見た入出力インピーダンスを外部に接続される伝
送路の特性インピーダンスに整合させることによυ、伝
達信号の反射を防止することができ、また信号波形のリ
ンキングや寄生発振を防止することができる効果がある
。
第1図は本発明の一実施例の実装時における等価回路を
含む回路図、第2図(a) 、 (b)は′第1図に示
す実施例のコンデンサの一例を示す回路図、第3図は従
来の半導体集積回路の一例の実装時における等価回路を
含む回路図である。 1・・・・・・伝送路、2・・・・・・パッケージ端子
、3,3a・・・・・・ボンディングワイヤ、4・・・
・・・人出カパッド、5・・・・・・内部回路、6・・
・・・・コンデンサ、7・・・・・・抵抗、C1〜Cn
・・・・・・容量アレイ、DC・・・・・・ダイオード
。 2 ノ゛\≧ノ七r−ジ糸子 茅 l 図 Cα)(b) 茅 2 凹 茅 3 図
含む回路図、第2図(a) 、 (b)は′第1図に示
す実施例のコンデンサの一例を示す回路図、第3図は従
来の半導体集積回路の一例の実装時における等価回路を
含む回路図である。 1・・・・・・伝送路、2・・・・・・パッケージ端子
、3,3a・・・・・・ボンディングワイヤ、4・・・
・・・人出カパッド、5・・・・・・内部回路、6・・
・・・・コンデンサ、7・・・・・・抵抗、C1〜Cn
・・・・・・容量アレイ、DC・・・・・・ダイオード
。 2 ノ゛\≧ノ七r−ジ糸子 茅 l 図 Cα)(b) 茅 2 凹 茅 3 図
Claims (1)
- 内部回路の入出力信号を中継する複数の入出力パッド
と、これら入出力パッドに片端をそれぞれ接続する複数
の接続線と、これら接続線の他端にパッケージの内側で
それぞれ接続し外部回路の複数の伝送路にパッケージの
外側でそれぞれ接続する複数のパッケージ端子とを有す
る半導体集積回路において、前記各接続線をそれぞれ所
定のインダクタンス成分をもつ接続線とし、前記各入出
力パッドと接地端子との間にそれぞれコンデンサと抵抗
とから成る回路を設け、前記各伝送路の特性インピーダ
ンスに前記各パッケージ端子から見た入出力インピーダ
ンスをそれぞれ整合させるととを特徴とする半導体集積
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14056786A JPS62296611A (ja) | 1986-06-16 | 1986-06-16 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14056786A JPS62296611A (ja) | 1986-06-16 | 1986-06-16 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62296611A true JPS62296611A (ja) | 1987-12-23 |
Family
ID=15271684
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14056786A Pending JPS62296611A (ja) | 1986-06-16 | 1986-06-16 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62296611A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0295922U (ja) * | 1989-01-20 | 1990-07-31 | ||
JPH0461925U (ja) * | 1990-10-09 | 1992-05-27 | ||
US5691673A (en) * | 1995-06-15 | 1997-11-25 | Nec Corporation | Semiconductor integrated circuit apparatus having input/output portions impedance-matched for transmission lines |
JP2013175575A (ja) * | 2012-02-24 | 2013-09-05 | Fujitsu Ltd | 入力または出力回路および受信または送信回路 |
-
1986
- 1986-06-16 JP JP14056786A patent/JPS62296611A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0295922U (ja) * | 1989-01-20 | 1990-07-31 | ||
JPH0461925U (ja) * | 1990-10-09 | 1992-05-27 | ||
US5691673A (en) * | 1995-06-15 | 1997-11-25 | Nec Corporation | Semiconductor integrated circuit apparatus having input/output portions impedance-matched for transmission lines |
JP2013175575A (ja) * | 2012-02-24 | 2013-09-05 | Fujitsu Ltd | 入力または出力回路および受信または送信回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100638755B1 (ko) | 집적 회로 인터페이스용 필터 구조물 | |
US6150904A (en) | Surface acoustic wave filter having reference potential package electrode lands which are electrically isolated | |
EP0475116A2 (en) | Monolithically realizable radio frequency bias choke | |
EP0949754A2 (en) | High-frequency power amplifier circuit and high-frequency power amplifier module | |
EP0930653B1 (en) | High frequency semiconductor device | |
JPH03195049A (ja) | 半導体集積回路装置 | |
US20030001693A1 (en) | Integrated low-pass or band-pass filter | |
US5519233A (en) | Microchip capacitor and thin film resistor as circuit elements in internal impedance matching circuit of microwave transistor | |
JPS62296611A (ja) | 半導体集積回路 | |
US20080169536A1 (en) | Semiconductor device and signal terminating method thereof | |
US6300677B1 (en) | Electronic assembly having improved power supply bus voltage integrity | |
JPS5847312A (ja) | 4端子網回路装置 | |
US6252760B1 (en) | Discrete silicon capacitor | |
US20050280134A1 (en) | Multi-frequency noise suppression capacitor set | |
JP2630311B2 (ja) | 半導体集積回路装置 | |
US5736913A (en) | Method and apparatus for providing grounding to microwave circuit by low impedance means | |
JPH0786509A (ja) | 半導体集積回路 | |
JP2845439B2 (ja) | 内部クロック信号線用ドライバ回路を有する集積回路 | |
JP2004153815A (ja) | 可変遅延線 | |
JPS63107129A (ja) | チツプキヤリア | |
JPS5942735Y2 (ja) | 抵抗減衰器 | |
JPS63107128A (ja) | チツプキヤリア | |
JPH04345301A (ja) | 信号回路 | |
JPH03216003A (ja) | 整合回路 | |
JP2003078378A (ja) | 複合素子 |