JPS63107128A - チツプキヤリア - Google Patents

チツプキヤリア

Info

Publication number
JPS63107128A
JPS63107128A JP61251869A JP25186986A JPS63107128A JP S63107128 A JPS63107128 A JP S63107128A JP 61251869 A JP61251869 A JP 61251869A JP 25186986 A JP25186986 A JP 25186986A JP S63107128 A JPS63107128 A JP S63107128A
Authority
JP
Japan
Prior art keywords
electrode
characteristic impedance
chip carrier
hole
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61251869A
Other languages
English (en)
Inventor
Mitsuru Nitta
満 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61251869A priority Critical patent/JPS63107128A/ja
Publication of JPS63107128A publication Critical patent/JPS63107128A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路、特に超高速論理素子を搭載
するためのチップキャリアに関する。
〔従来の技術〕
半導体集積回路は一般に、チップキャリアに搭載して密
閉され、各種外部回路に実装される。このチップキャリ
アには、外部回路との電気接続に必要な外部電極が取り
付けられている。
ここで従来、チップキャリア上に搭載される半導体集積
回路チップの端子電極と、チップキャリアの外部電極と
の間は、ボンディングワイヤで接続されていた。その外
部電極やボンディングワイヤ等は、外部回路に実装され
たとき、その回路中の伝送線路として、その特性インピ
ーダンスを見た場合、全く不整合であった。従ってこれ
らは浮遊したインダクタンスおよびキャパシタンスとな
っていた。しかし、従来これは無視できる程度のもので
、特に問題とされていなかった。
〔発明が解決しようとする問題点〕
ところが、半導・体集積回路技術の発達、並びにＧａＡ
ｓ　（ガリウムヒ素）等の新素子の開発により、最近の
論理素子は超高速化されてきている。
従って、従来の半導体集積回路に用いられていたような
、比較的遅いスイッチング速度の論理回路の場合には問
題とならなかった、チップキャリアの浮遊インダクタン
スやキャパシタンスが問題となってきている。
一般に、論理回路の出力端子は低インピーダンスであり
、入力端子は高インピーダンスであり、論理回路相互間
を接続する配線基板の信号線は、論理回路の出力端子の
インピーダンスに整合がとられている。従って、超高速
論理回路の出力端子から信号パルスが出力され配線基板
の信号線を伝送線路として受端の論理回路の入力端子ま
で伝送される場合、まずチップキャリアの外部電極に至
るまでのボンディングワイヤや、これと外部電極とを結
ぶ接続導体のインピーダンスの不整合により波形歪を生
じる。それが伝搬されると、受端の論理回路の入力端子
でも波形歪とインピーダンス不整合による反射を生じ、
信号遅延や誤動作、あるいは発振を起こしたりしてしま
う。
本発明は１６以上の点に着目してなされたもので、周辺
回路とのインピーダンスの整合性の良いチップキャリア
を提供することを目的とするものである。
〔問題点を解決するための手段〕
本発明のチャツプキャリアは、半導体集積回路チップを
載せる基板と、その基板に設けられて外部回路との接続
を行う外部電極と、この外部電極から上記半導体集積回
路に向かって上記基板上を延長された接続電極と、この
接続電極と上記半導体集積回路の端子電極との間を接続
するボンディングワイヤと、上記基板に上記接続電極と
電気的に絶縁されて設けられ、その接続電極との間に所
定の特性インピーダンスを形成するグランド層と、上記
接続電極と上記グランド層との間を電気接続し、上記特
性インピーダンスに整合する抵抗値を持つスルーホール
とを設けたことを特徴とするものである。
〔作用〕
本発明においては、チップキャリアの基板に、接続電極
と電気的に絶縁されて設けられ、その接続電極との間に
所定の特性インピーダンスを形成するグランド層を設け
たので、チップキャリア内の信号伝送線路のインピーダ
ンス整合を行うことができる。
さらに、上記接続電極と上記グランド層との間に挿入さ
れ、上記特性インピーダンスに整合する抵抗値を持つス
ルーホールを設けたので、基板を大型化することなく信
号伝送線路の整合終端を実現することができる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は、本発明のチップキャリアの一実施例を示す部
分断面図で第２図はその外観斜視図である。
本発明のチップキャリアは、第２図に示すように、基板
１上に半導体集積回路チップを搭載して気密封止したも
のである。この基板１の側面には、多数の凹溝が形成さ
れ、外部回路との接続を行う外部電極２が設けられてい
る。また、基板１の上面には、半導体集積回路チップを
気密に覆う蓋３が取り付けられている。
さて、第１図の断面図に示すように、基板１は多層構造
とされ、中央の凹部に半導体集積回路チップ４が接着固
定されている。
基板１の周縁部において、その最上層５は、蓋３を接着
固定するための上部絶縁層で、その下側に、接続電極６
と、中間絶縁層７と、グランド層８と、底部絶縁層９が
順に設けられている。外部電極２は、この基板１の側面
から下面に回り込むように形成された導電体層からなり
、これから半導体集積回路チップ４に向かって、接続電
極６が延長されている。接続電極６の一端は、ボンディ
ングワイヤ１０によって、半導体集積回路チップ４の端
子電極１１と接続されている。グランド層８は、中間絶
縁層７と底部絶縁層９との間に形成された導体層である
。このグランド層８と接続電極６との間には、これによ
って、実装される外部回路と整合する所定の特性インピ
ーダンスが形成されている。そこで、所定の軍さの中間
絶縁層７が設けられ、グランド層８の面積もこれに対応
するように、選定されている。
一方、このグランド層８は、スルーホール１２を介して
接続電極６と電気接続されている。このスルーホール１
２は、上記特性インピーダンに整合する抵抗値を有する
抵抗体により形成されている。
以上の構成のチップキャリアの、外部電極２を、図示し
ない外部回路の配線基板上の回路パタンに電気接続する
と、この外部回路の特性インピーダンスと、チップキャ
リアの接続電極６の特性インピーダンスが整合する。ま
た、スルーホール１２は、接続電極６を特性インピーダ
ンスで終端する。
このため、この部分でのインピーダンスミスマツチによ
る反射波の発生等が抑制される。
また、スルーホール１２を設けておけば、終端抵抗を外
部回路に設ける必要はない。
なお、上記グランド層８は、上記絶縁層５の内部に埋設
されていてもよいし、また、底部絶縁層９の下面に形成
されていてもさしつかえない。
〔発明の効果〕
以上説明したように本発明は、チップキャリアの接続電
極を所定の特性インピーダンスに整合させ、さらに、ス
ルーホールによって形成した終端抵抗で、その入力端子
を整合終端したので、波形歪や反射をなくし、信号遅延
や誤動作をなくした超高速論理回路を実現できる効果が
ある。
また、スルーホールによる終端抵抗はスペースをとらず
、外部回路の簡素化を図ることもできる。
【図面の簡単な説明】
第１図は本発明のチップキャリアの要部断面図、第２図
は本発明のチップキャリアの外観斜視図である。 １・・・・・・基板、２・・・・・・外部電極、３・・
・・・・蓋、４・・・・・・半導体集積回路チップ、６
・・・・・・接続電極、８・・・・・・グランド層、１
０・・・・・・ボンディングワイヤ、１１・・・・・・
端子電極、 １２・・・・・・スルーホール。

Claims (1)

    【特許請求の範囲】
  1. 半導体集積回路チップを載せる基板と、その基板に設け
    られて外部回路との接続を行う外部電極と、この外部電
    極から前記半導体集積回路に向かって前記基板上を延長
    された接続電極と、この接続電極と前記半導体集積回路
    の端子電極との間を接続するボンディングワイヤと、前
    記基板に前記接続電極と電気的に絶縁されて設けられ、
    その接続電極との間に所定の特性インピーダンスを形成
    するグランド層と、前記接続電極と前記グランド層との
    間を電気接続し、前記特性インピーダンスに整合する抵
    抗値を持つスルーホールとを設けたことを特徴とするチ
    ップキャリア。
JP61251869A 1986-10-24 1986-10-24 チツプキヤリア Pending JPS63107128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61251869A JPS63107128A (ja) 1986-10-24 1986-10-24 チツプキヤリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61251869A JPS63107128A (ja) 1986-10-24 1986-10-24 チツプキヤリア

Publications (1)

Publication Number Publication Date
JPS63107128A true JPS63107128A (ja) 1988-05-12

Family

ID=17229140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61251869A Pending JPS63107128A (ja) 1986-10-24 1986-10-24 チツプキヤリア

Country Status (1)

Country Link
JP (1) JPS63107128A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0491543A2 (en) * 1990-12-17 1992-06-24 Hughes Aircraft Company Via resistors within multilayer 3-dimensional structures/substrates
EP0923277A2 (en) * 1997-12-12 1999-06-16 Fujitsu Limited Printed circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0491543A2 (en) * 1990-12-17 1992-06-24 Hughes Aircraft Company Via resistors within multilayer 3-dimensional structures/substrates
EP0923277A2 (en) * 1997-12-12 1999-06-16 Fujitsu Limited Printed circuit board
EP0923277A3 (en) * 1997-12-12 2000-12-06 Fujitsu Limited Printed circuit board

Similar Documents

Publication Publication Date Title
JPS6352781B2 (ja)
JPS6093817A (ja) 可変遅延ライン装置
US4860166A (en) Integrated circuit termination device
US5012213A (en) Providing a PGA package with a low reflection line
JPS63107128A (ja) チツプキヤリア
JPS63107129A (ja) チツプキヤリア
JPS595640A (ja) 半導体装置
US6646343B1 (en) Matched impedance bonding technique in high-speed integrated circuits
US4801996A (en) Gigahertz rate integrated circuit package incorporating semiconductive MIS power-line substrate
KR19980028554A (ko) 패키지 접지단 패들의 근사적인 등가회로의 구조
JPS5832786B2 (ja) 集積回路パツケ−ジ
JPH01143502A (ja) マイクロ波集積回路
JPS6086852A (ja) 半導体装置
JPS62296611A (ja) 半導体集積回路
JPH0786446A (ja) Ｉｃパッケージ
JP2874409B2 (ja) 集積回路用パッケージ
JPS58121651A (ja) 集積回路用パツケ−ジ
JPS62133743A (ja) 多層配線基板
GB1514401A (en) Panel board for electronic circuitry
JPS6269523A (ja) トランジスタ装置
JPS63258054A (ja) 半導体集積回路装置
JP2846987B2 (ja) 高周波用半導体装置
JP2502994Y2 (ja) 半導体集積回路装置
JPS6045044A (ja) Ｉｃパツケ−ジ
JPH05211279A (ja) 混成集積回路