JP2502994Y2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2502994Y2 JP2502994Y2 JP1990011553U JP1155390U JP2502994Y2 JP 2502994 Y2 JP2502994 Y2 JP 2502994Y2 JP 1990011553 U JP1990011553 U JP 1990011553U JP 1155390 U JP1155390 U JP 1155390U JP 2502994 Y2 JP2502994 Y2 JP 2502994Y2
- Authority
- JP
- Japan
- Prior art keywords
- grounding
- integrated circuit
- circuit device
- substrate
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案は、高速で動作する半導体集積回路装置に関す
るものである。
るものである。
（従来の技術） 従来、半導体集積回路において、半導体チップと外部
回路基板間の信号の入出力は、通常、半導体集積回路装
置を通して行われる。高速で動作する半導体集積回路に
おいては、そのパルス信号の立ち上がり及び立ち下がり
において、より高い周波数成分を含むため、隣接する信
号同志が漏話により、波形劣化や誤動作を起こす可能性
があった。
回路基板間の信号の入出力は、通常、半導体集積回路装
置を通して行われる。高速で動作する半導体集積回路に
おいては、そのパルス信号の立ち上がり及び立ち下がり
において、より高い周波数成分を含むため、隣接する信
号同志が漏話により、波形劣化や誤動作を起こす可能性
があった。
そこで、かかる漏話による波形劣化や誤動作を低減さ
せる半導体集積回路装置としては、実開昭60-63947号に
記載されるものがあった。
せる半導体集積回路装置としては、実開昭60-63947号に
記載されるものがあった。
第３図はかかる従来の半導体集積回路装置の上面図で
ある。
ある。
この図に示すように、信号端子としての信号用のリー
ドフレーム10〜15の間に接地端子として接地用のリード
フレーム16〜20を挿入している。なお、この図におい
て、１はアルミナの第３層、２は半導体集積回路チッ
プ、３はボンディングワイヤ、11は電源端子としてのリ
ードフレーム、12は接地端子としてのリードフレームで
ある。
ドフレーム10〜15の間に接地端子として接地用のリード
フレーム16〜20を挿入している。なお、この図におい
て、１はアルミナの第３層、２は半導体集積回路チッ
プ、３はボンディングワイヤ、11は電源端子としてのリ
ードフレーム、12は接地端子としてのリードフレームで
ある。
従って、隣接する信号間は電磁的に分離を行うことが
できる。
できる。
（考案が解決しようとする課題） しかしながら、上記した従来の半導体集積回路装置で
は、隣接する２本の信号用のリードフレーム間に、接地
用のリードフレームを挿入することになり、半導体集積
回路装置全体に装着するリードフレーム数が、新たに接
地用のリードフレームを挿入しない場合の２倍程度とな
り、半導体集積回路装置の大きさが２倍程度となるとい
う問題があった。
は、隣接する２本の信号用のリードフレーム間に、接地
用のリードフレームを挿入することになり、半導体集積
回路装置全体に装着するリードフレーム数が、新たに接
地用のリードフレームを挿入しない場合の２倍程度とな
り、半導体集積回路装置の大きさが２倍程度となるとい
う問題があった。
本考案は、上記問題点を除去し、信号端子間の漏話が
少なく、かつ小形化を図り得る半導体集積回路装置を提
供することを目的とする。
少なく、かつ小形化を図り得る半導体集積回路装置を提
供することを目的とする。
（課題を解決するための手段） 本考案は、上記目的を達成するために、 （１）半導体集積回路装置において、第１層基板と、こ
の第１層基板上に形成される接地用金属層と、この接地
用金属層上に形成される第２層基板と、この第２層基板
上に形成される複数の信号伝送用配線と、この信号伝送
用配線とワイヤボンディングにより接続される半導体チ
ップの信号用パッドと、前記信号伝送用配線の間に形成
される接地用配線と、この接地用配線とワイヤボンディ
ングにより接続されると共に、前記信号用パッド間に形
成される前記半導体チップの接地用パッドと、前記接地
用配線と、前記第１層基板と前記第２層基板間に形成さ
れる接地用金属層とを電気的に接続するスルーホールと
を設けるようにしたものである。
の第１層基板上に形成される接地用金属層と、この接地
用金属層上に形成される第２層基板と、この第２層基板
上に形成される複数の信号伝送用配線と、この信号伝送
用配線とワイヤボンディングにより接続される半導体チ
ップの信号用パッドと、前記信号伝送用配線の間に形成
される接地用配線と、この接地用配線とワイヤボンディ
ングにより接続されると共に、前記信号用パッド間に形
成される前記半導体チップの接地用パッドと、前記接地
用配線と、前記第１層基板と前記第２層基板間に形成さ
れる接地用金属層とを電気的に接続するスルーホールと
を設けるようにしたものである。
（２）半導体集積回路装置において、基板上に形成され
る複数の信号伝送用配線と、この信号伝送用配線とワイ
ヤボンディングにより接続される半導体チップの信号用
パッドと、前記信号伝送用配線の間に形成される接地用
配線と、この接地用配線とワイヤボンディングにより接
続されると共に、前記信号用パッド間に形成される前記
半導体チップの接地用パッドと、前記基板上に形成され
る枠状の基板と、この枠状の基板上に形成される接地用
金属層と、この接地用金属層と前記接地用配線とを電気
的に接続するスルーホールとを設けるようにしたもので
ある。
る複数の信号伝送用配線と、この信号伝送用配線とワイ
ヤボンディングにより接続される半導体チップの信号用
パッドと、前記信号伝送用配線の間に形成される接地用
配線と、この接地用配線とワイヤボンディングにより接
続されると共に、前記信号用パッド間に形成される前記
半導体チップの接地用パッドと、前記基板上に形成され
る枠状の基板と、この枠状の基板上に形成される接地用
金属層と、この接地用金属層と前記接地用配線とを電気
的に接続するスルーホールとを設けるようにしたもので
ある。
（作用） 本考案によれば、上記したように、半導体集積回路装
置において、隣接する高速の信号を伝送するボンディン
グワイヤの間に接地用ボンディングワイヤを配置するよ
うにしたので、隣接する高速の信号同志の漏話を低減す
ることができる。
置において、隣接する高速の信号を伝送するボンディン
グワイヤの間に接地用ボンディングワイヤを配置するよ
うにしたので、隣接する高速の信号同志の漏話を低減す
ることができる。
また、接地用ボンディングワイヤを半導体集積回路装
置内の共通接地面に接続することにより、接地用のリー
ドフレームの本数を低減することができる。
置内の共通接地面に接続することにより、接地用のリー
ドフレームの本数を低減することができる。
従って、半導体集積回路装置を小形化することができ
る。
る。
（実施例） 以下、本考案の実施例について図面を参照しながら詳
細に説明する。
細に説明する。
第１図は本考案の第１実施例を示す半導体集積回路装
置の部分平面図、第２図は第１図のＡ−Ａ線断面図であ
る。
置の部分平面図、第２図は第１図のＡ−Ａ線断面図であ
る。
これらの図において、半導体集積回路装置はアルミナ
を用いた第１層基板21と第２層基板22とで構成されてお
り、更に、外部と電気的接続を行うためのリードフレー
ム55が装着されている。また、半導体集積回路装置は、
アルミナセラミックを用いた第１層基板21及び第２基板
22で構成されており、第２層基板22の表面には、信号伝
送用配線50、接地用配線51,52及び電源用配線53がメタ
ライズされており、更に、接地用配線51,52はスルーホ
ール54を通して、第２層基板22と第１層基板21との間の
接地用金属層23に電気的接続をとってある。
を用いた第１層基板21と第２層基板22とで構成されてお
り、更に、外部と電気的接続を行うためのリードフレー
ム55が装着されている。また、半導体集積回路装置は、
アルミナセラミックを用いた第１層基板21及び第２基板
22で構成されており、第２層基板22の表面には、信号伝
送用配線50、接地用配線51,52及び電源用配線53がメタ
ライズされており、更に、接地用配線51,52はスルーホ
ール54を通して、第２層基板22と第１層基板21との間の
接地用金属層23に電気的接続をとってある。
半導体集積回路装置は中央には、高速で動作するGaAs
の半導体チップ30を搭載してあり、GaAsの半導体チップ
30上に形成された信号用パッド31、接地用パッド32、接
地用パッド33及び電源用パッド34は、それぞれ信号伝送
用配線50、接地用配線51、接地用配線52及び電源用配線
53と、ボンディングワイヤ40でもって電気的接続をとっ
てある。
の半導体チップ30を搭載してあり、GaAsの半導体チップ
30上に形成された信号用パッド31、接地用パッド32、接
地用パッド33及び電源用パッド34は、それぞれ信号伝送
用配線50、接地用配線51、接地用配線52及び電源用配線
53と、ボンディングワイヤ40でもって電気的接続をとっ
てある。
第１図か明らかなように、２本の信号伝送用配線50
と、信号用パッド31を接続するボンディングワイヤ40の
間に接地用配線51と接地用パッド32を接続するボンディ
ングワイヤ40が挿入されているため、２本の隣接する信
号間の電気的結合を低減し、漏話量を低減する。
と、信号用パッド31を接続するボンディングワイヤ40の
間に接地用配線51と接地用パッド32を接続するボンディ
ングワイヤ40が挿入されているため、２本の隣接する信
号間の電気的結合を低減し、漏話量を低減する。
一方、GaAsの半導体チップ30上の隣接するパッド間隔
は、0.2mm程度であるのに対し、半導体集積回路装置上
の隣接するリードフレーム間隔は、0.5mm程度であり、
接地用パッド32に結線される接地用配線51は、リードフ
レーム55に接続されておらず、全リードフレーム数が低
減されるために、半導体集積回路装置の小形化を図るこ
とができる。
は、0.2mm程度であるのに対し、半導体集積回路装置上
の隣接するリードフレーム間隔は、0.5mm程度であり、
接地用パッド32に結線される接地用配線51は、リードフ
レーム55に接続されておらず、全リードフレーム数が低
減されるために、半導体集積回路装置の小形化を図るこ
とができる。
なお、通常の半導体チップ上のワイヤボンディング用
パッドの間隔は、0.2mm程度であるのに対し、その半導
体集積回路装置上のリードフレーム間隔は、0.5mm程度
であり、通常12本以上端子取り出しを要する集積回路装
置では、リードフレームの本数が集積回路装置の大きさ
を決定する。
パッドの間隔は、0.2mm程度であるのに対し、その半導
体集積回路装置上のリードフレーム間隔は、0.5mm程度
であり、通常12本以上端子取り出しを要する集積回路装
置では、リードフレームの本数が集積回路装置の大きさ
を決定する。
第４図は本考案の第２実施例を示す半導体集積回路装
置の部分平面図、第５図は第４図のＢ−Ｂ線断面図であ
る。なお、図１と同じ部分については、同じ符号を付し
て説明は省略している。
置の部分平面図、第５図は第４図のＢ−Ｂ線断面図であ
る。なお、図１と同じ部分については、同じ符号を付し
て説明は省略している。
これらの図に示すように、この実施例においては、第
２層基板22に形成される接地用配線51の引出し接続部上
には枠状のアルミナ基板70が載置される。そのアルミナ
基板70の表面には接地用金属層（ベタアース）71及びス
ルーホール72が形成されている。そこで、前記アルミナ
基板70を所定位置に載置後、加熱することにより、接地
用配線51はスルーホール72を介して、一括して電源用接
地用配線52に接続される。
２層基板22に形成される接地用配線51の引出し接続部上
には枠状のアルミナ基板70が載置される。そのアルミナ
基板70の表面には接地用金属層（ベタアース）71及びス
ルーホール72が形成されている。そこで、前記アルミナ
基板70を所定位置に載置後、加熱することにより、接地
用配線51はスルーホール72を介して、一括して電源用接
地用配線52に接続される。
なお、本考案は上記実施例に限定されるものではな
く、本考案の趣旨に基づいて種々の変形が可能であり、
これらを本考案の範囲から排除するものではない。
く、本考案の趣旨に基づいて種々の変形が可能であり、
これらを本考案の範囲から排除するものではない。
（考案の効果） 以上、詳細に説明したように、本考案によれば、次の
ような効果を奏することができる。
ような効果を奏することができる。
隣接する高速の信号を伝送するボンディングワイヤの
間に接地用ボンディングワイヤを配置するようにしたの
で、隣接する高速の信号同志の漏話を低減することがで
きると共に、当該の接地用のボンディングワイヤを半導
体集積回路装置内の共通接地面に接続することにより、
接地用のリードフレームの本数を低減できる。
間に接地用ボンディングワイヤを配置するようにしたの
で、隣接する高速の信号同志の漏話を低減することがで
きると共に、当該の接地用のボンディングワイヤを半導
体集積回路装置内の共通接地面に接続することにより、
接地用のリードフレームの本数を低減できる。
従って、小形化された信頼性の高い半導体集積回路装
置を得ることができる。
置を得ることができる。
第１図は本考案の第１実施例を示す半導体集積回路装置
の部分平面図、第２図は第１図のＡ−Ａ線断面図、第３
図は従来の半導体集積回路装置の上面図、第４図は本考
案の第２実施例を示す半導体集積回路装置の部分平面
図、第５図は第４図のＢ−Ｂ線断面図である。 21……第１層基板、22……第２層基板、23,71……接地
用金属層、30……GaAsの半導体チップ、31……信号用パ
ッド、32,33……接地用パッド、34……電源用パッド、4
0……ボンディングワイヤ、50……信号伝送用配線、51,
52……接地用配線、53……電源用配線、54,72……スル
ーホール、55……リードフレーム、70……枠状のアルミ
ナ基板。
の部分平面図、第２図は第１図のＡ−Ａ線断面図、第３
図は従来の半導体集積回路装置の上面図、第４図は本考
案の第２実施例を示す半導体集積回路装置の部分平面
図、第５図は第４図のＢ−Ｂ線断面図である。 21……第１層基板、22……第２層基板、23,71……接地
用金属層、30……GaAsの半導体チップ、31……信号用パ
ッド、32,33……接地用パッド、34……電源用パッド、4
0……ボンディングワイヤ、50……信号伝送用配線、51,
52……接地用配線、53……電源用配線、54,72……スル
ーホール、55……リードフレーム、70……枠状のアルミ
ナ基板。
Claims (2)
- 【請求項１】（ａ）第１層基板と、 （ｂ）該第１層基板上に形成される接地用金属層と、 （ｃ）該接地用金属層上に形成される第２層基板と、 （ｄ）該第２層基板上に形成される複数の信号伝送用配
線と、 （ｅ）該信号伝送用配線とワイヤボンディングにより接
続される半導体チップの信号用パッドと、 （ｆ）前記信号伝送用配線の間に形成される接地用配線
と、 （ｇ）該接地用配線とワイヤボンディングにより接続さ
れると共に、前記信号用パッド間に形成される前記半導
体チップの接地用パッドと、 （ｈ）前記接地用配線と、前記第１層基板と前記第２層
基板間に形成される接地用金属層とを電気的に接続する
スルーホールとを具備することを特徴とする半導体集積
回路装置。 - 【請求項２】（ａ）基板上に形成される複数の信号伝送
用配線と、 （ｂ）該信号伝送用配線とワイヤボンディングにより接
続される半導体チップの信号用パッドと、 （ｃ）前記信号伝送用配線の間に形成される接地用配線
と、 （ｄ）該接地用配線とワイヤボンディングにより接続さ
れると共に、前記信号用パッド間に形成される前記半導
体チップの接地用パッドと、 （ｅ）前記基板上に形成される枠状の基板と、 （ｆ）該枠状の基板上に形成される接地用金属層と、 （ｇ）該接地用金属層と前記接地用配線とを電気的に接
続するスルーホールとを具備することを特徴とする半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990011553U JP2502994Y2 (ja) | 1990-02-09 | 1990-02-09 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990011553U JP2502994Y2 (ja) | 1990-02-09 | 1990-02-09 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03102747U JPH03102747U (ja) | 1991-10-25 |
| JP2502994Y2 true JP2502994Y2 (ja) | 1996-06-26 |
Family
ID=31515076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990011553U Expired - Lifetime JP2502994Y2 (ja) | 1990-02-09 | 1990-02-09 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2502994Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5693350A (en) * | 1979-12-26 | 1981-07-28 | Mitsubishi Electric Corp | Armor of semiconductor device |
| JPS6037753A (ja) * | 1983-08-10 | 1985-02-27 | Nec Corp | 半導体装置用パツケ−ジ |
| JPS63188963A (ja) * | 1987-01-31 | 1988-08-04 | Sumitomo Electric Ind Ltd | 半導体素子搭載用パツケ−ジ |
| JPH01191433A (ja) * | 1988-01-26 | 1989-08-01 | Fujitsu Ltd | 集積回路素子 |
-
1990
- 1990-02-09 JP JP1990011553U patent/JP2502994Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03102747U (ja) | 1991-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667560B2 (en) | Board on chip ball grid array | |
| GB2144910A (en) | Grounding a chip support pad in an intergrated circuit device | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
| JPH09223861A (ja) | 半導体集積回路及びプリント配線基板 | |
| WO1996004682A1 (en) | Electronic circuit package | |
| JP2502994Y2 (ja) | 半導体集積回路装置 | |
| JPH05121632A (ja) | 半導体装置 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JP3259217B2 (ja) | ノイズ低減パッケージ | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JPH07114217B2 (ja) | テープキャリア方式の半導体装置 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| JP2677087B2 (ja) | 半導体集積回路 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JPH0126108Y2 (ja) | ||
| JP2933793B2 (ja) | マルチチップモジュール | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JP2919010B2 (ja) | 半導体集積回路実装構造 | |
| JPH0563033A (ja) | 半導体チツプ接続装置 | |
| JPH04256352A (ja) | マルチチップ型半導体装置 | |
| JPS61283137A (ja) | 半導体装置 | |
| JPH0794661A (ja) | 集積回路装置 | |
| JPH1012660A (ja) | 表面実装用集積回路 | |
| JPH03297151A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |