JPS6352781B2 - - Google Patents

Info

Publication number
JPS6352781B2
JPS6352781B2 JP57125607A JP12560782A JPS6352781B2 JP S6352781 B2 JPS6352781 B2 JP S6352781B2 JP 57125607 A JP57125607 A JP 57125607A JP 12560782 A JP12560782 A JP 12560782A JP S6352781 B2 JPS6352781 B2 JP S6352781B2
Authority
JP
Japan
Prior art keywords
capacitor
power supply
layer
chip
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57125607A
Other languages
English (en)
Other versions
JPS58124259A (ja
Inventor
Fuirofusukii Eriotsuto
Paakinson Waado
Uiruson Denisu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Corp
Original Assignee
AVX Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AVX Corp filed Critical AVX Corp
Publication of JPS58124259A publication Critical patent/JPS58124259A/ja
Publication of JPS6352781B2 publication Critical patent/JPS6352781B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/40Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49589Capacitor integral with or on the leadframe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • H05K9/0039Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01043Technetium [Tc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10162Shape being a cuboid with a square active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12033Gunn diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 集積回路(IC)装置を電子計算機の記憶回路
の部品として、あるいは同様な他の用途に用いる
ことは広く行なわれている。1981年1月12日付の
米国特許出願第224127号「集積回路装置及びサブ
アセンブリ」の明細書の中に指摘されたように、
電子計算機のエラーの最も多い原因は、ICのス
イツチング回路素子の1つあるいは複数個が駆動
され、電流及び電圧の過渡現象が生じる場合であ
る。そのような過渡現象は電力供給回路へパルス
として注入され、それは多くの場合、機能的信号
の特性に近いものとなる。そのような機能的信号
の発生は、不正確な情報の伝達あるいはあやまつ
た読みとりの原因となり、その結果当業分野で
「ソフトエラー」として知られている結果をもた
らす。
従来は、電力供給回路における誤まりを発生す
る振幅のパルスの伝達を防止することは、その回
路入力と並列にコンデンサを接続し、パルスを減
衰させることによつて行われている。
上述の特許出願に述べられているように、外部
の減衰用コンデンサからIC装置の電力供給端子
への導体の長さは、有効な減衰を得るために必要
な容量の大きさに直接関係している。IC装置と
減衰コンデンサとの間に長い外部リードが用いら
れた場合には、必要な容量の大きさは、前記出願
中の明細書に従つた場合、即ちコンデンサがIC
装置の中に物理的に埋め込まれ、従つて電力供給
端子とコンデンサとの間のリードが非常に短くて
よい場合よりもずつと大きくなる。
コンデンサを付随させたIC装置を得る試みが
行なわれている他の構造については、例えば、米
国特許第4023198号、第4105475号、第4168507号、
第4208698号、第4249196号及び日本国特許明細書
第53−121329号に述べられている。
本発明は、ICにつながれた複数個の電力供給
回路の内部電力供給減衰を有効に行わせることを
特徴とする進歩したリードフレーム型IC装置に
関するものであると要約することができる。
本発明に従えば、上記明細書によるのと同じよ
うにセラミツクコンデンサがリードフレームに電
気的及び機械的につながれており、コンデンサは
ICチツプの機械的な支持台となつている。セラ
ミツクコンデンサは最短長のリードを用いて電力
供給端子の間に並列接続(分路)されている。第
2の電力供給回路に対するパルス減衰を得るため
に、コンデンサの容器を形成するセラミツクの外
表面上に導電性電極層を堆積させることによつて
第2のコンデンサを形成する。この外部導電性付
加電極層はコンデンサの内部最上電極とすくなく
とも部分的に位置をそろえてある。このように、
第2のコンデンサが、主コンデンサの最上内部電
極と外部の堆積導電性層とをその電極とし、コン
デンサの容器あるいはセラミツクの外部面をそれ
の誘電部分として、作成されることがわかるであ
ろう。第2のコンデンサは、IC装置の第2の電
力供給入力を分路するために必要なリード長が短
いために、容量は比較的小さいにもかかわらず第
2の電力供給中のパルスを減衰させるのに有効で
ある。従つて、本発明の目的は、進歩したIC装
置を得ることであり、そのIC装置とは、主電力
供給の基本的分路装置であるとともにICチツプ
の支持台を規定するセラミツクコンデンサを有す
るリードフレームを含み、コンデンサの最上電極
とコンデンサの外面上に堆積させた導電性被覆と
の間に、IC装置の第2の電力供給の減衰用の第
2のコンデンサを形成し、コンデンサ容器表面を
形成している誘電物質を第2のコンデンサの誘電
成分とすることを特徴とするものである。
本発明の更に他の目的は、ここに述べた型の進
歩したIC装置を得ることであつて、そこでは複
数個の回路に対する外部電力供給減衰コンデンサ
の形成が不要となる。
図面を参照すれば、第2図には薄い金属板の細
長いウエブ(Web)あるいはバンド10の短い
1区分が示されており、それは、それ自体は既知
の方法によつて、穿孔あるいはエツチされて複数
個の抜けた(blank)領域Bが作られている。打
抜かれた領域Bの間に残存している金属部分M
は、それの最も内側の終端において、それ自体は
既知の半導体シリコンICチツプ11内に形成さ
れている回路の電極Cとの接続のための導体15
を形成するために用いられる。
第1図に示されたように外観的には従来のもの
とかわらない完成したICチツプは、ポリマ成型
素材12内にカプセル封じされ、外側へそして下
方へ延びた複数個の導体部分13を有しており、
それらの末端部は、使用時にはプリント回路板中
に形成され、相補的に配置された受容体ソケツト
へ電気的に接続される。
第2図を参照すると、これは既述の同時係属出
願の明細書により詳細に指摘されているが、導電
性のリードフレーム導体15は最初から中央部の
金属パレツト16と一体で形成されているが、後
にライン17−17にそつて切離され、第3図と
第4図に示されたようにその後折り曲げられ、そ
の上でセラミツクコンデンサ20をとりつけるた
めの支持体18,19が形成される。
セラミツクコンデンサ20は、従来のものと同
じように端子21,22が設けられ、それらは各
各コンデンサの別の電極23,24へつながれ
る。第3図と第4図からわかるように、はんだづ
け端子25,26は、それぞれ端子21,22を
支持体19,18へ機械的及び電気的に固定す
る。
第3図、第4図から最も良くわかるように、コ
ンデンサ20は最上被覆層27を有しており、そ
れは電極23,24の封入材となつている。この
層27はコンデンサの本体と同じセラミツクでで
きており、従つて高い誘電率を有していることが
理解されるであろう。銀あるいは同等の導電性被
覆層28が上部セラミツクの層27上に堆積され
る。この層28は、コンデンサの本体内の最上部
電極層24′とすくなくとも部分的にそろつた配
置になつている。このようにコンデンサの内の層
24′と銀あるいは同等の導電性被覆層28とは、
間にはさんだコンデンサ20のセラミツクの層2
7と共に、コンデンサ20により与えられる容量
よりも小さい容量の第2のコンデンサを規定する
ことが理解されるであろう。更に電極層24′は
端子21とはんだ接続25を通して、導体15a
へつながる支持体19へつながれていることがわ
かるであろう。電極層24′、層27、導電性被
覆層28で構成されるコンデンサ(この第2のコ
ンデンサを以下では参照番号30で示すことにす
る)は、IC装置へつながれた第2の小容量電力
供給を分路するようにつながれ、第2の電力供給
を通るパルスの伝達を減衰させる。
第2のコンデンサ30への効果的接続の好まし
いやり方は以下に述べるが、この回路へのコンデ
ンサの導入の別の方法が得られることが、当業者
には理解されるであろう。
図示の場合はシリコンである半導体でできた
ICチツプ11は、コンデンサ30の上部電極を
形成する導電性被覆層28へ、図示の場合は金属
を充填したエポキシ接着剤であるが、同等の導電
性接着コンパウンド層31によつて接着される。
このように、導電性被覆層28が半導体チツプ1
1の本体へ、あるいは必要であれば、チツプ上に
形成され、チツプの裏面で露出して層31と電気
的に接触している回路部品へ電気的に接続される
ことがわかるであろう。
リードフレームアセンブリの1部分を構成して
いる導体15bは、例えば第2の電力供給の負電
圧を表わしている。ジヤンパ導体33が、端子1
5bを電極C′をつなぎ、電極C′はチツプ11への
第2の電力供給電極である。第2の電力供給を受
けているIC中の内部回路へのアースラインは、
ジヤンパ34で電極C″へつながれたリードフレ
ームアセンブリのアース導体15aから与えられ
る。既に述べたように、補助的なコンデンサ30
の電極24′とアース端子15aとの間の接続は
終端部の端子21と支持体19を通して得られ
る。コンデンサ30の電極を形成する導電層28
は、チツプ内の内部回路を通して直接電極C′へつ
ながれている。このように補助的コンデンサ30
が、リードフレームアセンブリの導体15bとア
ース導体15aとの間につながれた第2の電力供
給入力を分路するように接続されていることがわ
かるであろう。主たるコンデンサ20はその終端
部の端子22をリードフレームアセンブリの支持
体18へつながれており、導体15cは主電力供
給の正の側へつながれ、ICチツプ11の正電極
Cへジヤンパ40でつながれている。主コンデ
ンサの終端部21は、アース導体15aをつなが
れた支持台19につながれている。このように、
主コンデンサ20はICチツプと主電力供給との
間に分路されている。
残りのジヤンパ接続は通常のように、各種のリ
ードフレーム導体15とICチツプ装置の電極C
との間をつないでいる。
必要な接続を通常のように施した後に、隣接す
る導体15をつないでいる空間領域Sが切離さ
れ、各導体15を電気的に絶縁する。導体が分離
され、リードフレームの境界部が取除かれた後、
導体は折り曲げられて、第1図の13で示された
ような最終的な形状とされてポリマ成型体12の
中にカプセル封入される。
完成したICアセンブリはこの時点で使用でき
る状態となる。これまでの説明から、このICア
センブリが、半導体チツプの支持台となるコンデ
ンサを含んでいることが理解されるであろう。こ
のコンデンサの上の誘電体表面は、堆積された外
部電極層とコンデンサの内部最上部電極層と共に
第2のコンデンサを形成している。このように、
それによる特別な経済的負担なしで、2つのコン
デンサ部品を有するICチツプ装置を得ることが
できる。それら2つのコンデンサとは、装置への
主電力供給端子と並列に分路された主コンデンサ
と、そのコンデンサの誘電上層と、そのコンデン
サの内部最上層電極と堆積された外部金属電極層
とによつて規定される第2のあるいは小容量コン
デンサとである。
以上の説明から明らかなように、上述の構成に
おいて数多くの変更が、本発明の範囲から離れる
ことなく行いうる。更に詳細には、本発明の主た
る貢献は、リードフレームと、リードフレーム中
にICチツプの支持体として埋めこまれたセラミ
ツクコンデンサとを供給することと、支持コンデ
ンサの上表面誘電層を最上層内部電極と外部堆積
電極と共に用いて、回路を通してのスイツチング
過渡現象の伝達を阻止するために、2つの電力供
給入力を分路するための2つの別々のコンデンサ
を供給することとにある。図示のようなコンデン
サへの電気接続を効果的に行うための特別な装置
は一例としてのものと考えるべきであり、そのよ
うな接続を行なうための唯一のものと考えられる
べきではない。同様に、堆積された外部金属層を
電気的に絶縁し、それによつて堆積層の各絶縁部
分がその下の主コンデンサの最上層の電極の同じ
位置部分と共に、分離した容量をなすように付加
的なコンデンサを形成することも本発明の範囲に
含まれる。従つて、本発明はそのような各種変更
を含むように、特許請求の範囲内で広く解釈され
るべきである。
【図面の簡単な説明】
第1図は、本発明に従つたIC装置の外観図で
あつて、外観からは従来の装置と区別できない。
第2図は、コンデンサとICチツプとを支持する
ためのリードフレームとなる。金属ウエブのある
長さ区分の拡大平面図である。第3図は、本発明
に従うIC装置の中間製作段階すなわちカプセル
封じの前の状態における部分的外観図である。第
4図は、リードフレームアセンブリととりつけら
れたICチツプの垂直断面図である。第5図は、
ICチツプとコンデンサを含む回路の回路図であ
る。 (参照番号)、10……ウエブ、11……ICチ
ツプ、12……ポリマ成型体、13……導体部、
14……導電性部分、15……導電性部分、16
……金属パレツト、17……切離し部分、18…
…支持体、19……支持体、20……コンデン
サ、21……端子、22……端子、23……電
極、24……電極、24′……最上部電極層、2
5……はんだ接続、26……はんだ接続、27…
…被覆層、28……導電層、30……第2のコン
デンサ、31……接着層、33……ジヤンパ、3
4……ジヤンパ、40……ジヤンパ。

Claims (1)

  1. 【特許請求の範囲】 1 金属のリードフレームアセンブリであつて、 複数個の導体であつて、そのうちの1対が間隔
    を置いた終端部を有している、複数個の導体と、 誘電体本体部分および間隔を置いて並んだ複数
    の内部電極とを有する第1のコンデンサであつ
    て、上記間隔を置いた終端部によつて機械的に支
    持された終端端子を有し、電気的には終端部及び
    別の間隔を置いた電極へつながれている上記第1
    のコンデンサと、 上記コンデンサの外表面上の導電性物質の層で
    あつて、上記第1のコンデンサの内部最上層に関
    して第2のコンデンサを規定する導電層と、 を含む前記リードフレームアセンブリ。 2 特許請求の範囲第1項のリードフレームアセ
    ンブリであつて、上記導電性物質層の上に半導体
    物質のICチツプがとりつけられており、上記チ
    ツプは少なくとも2対の電力供給入力を有してお
    り、更に上記入力対の各々を付属のコンデンサへ
    分路させるように接続するための装置を有してい
    る前記リードフレームアセンブリ。 3 集積回路装置であつて、 ポリマ絶縁性物質の成型体と、 上記成型体中に埋込まれた一体化ウエブ
    (Web)から作成された金属のリードフレームア
    センブリであつて、上記成型体内に、同一面にそ
    ろつて堆積された部分を有する複数個の導体を含
    んでおり、上記導体は上記成型体から外方へ延び
    る電極部分を有しており、上記成型体内の上記導
    体の一対は、上記導体部分の面から離れた位置に
    ある間隔を置いた1対のとりつけ部分を含む支持
    体を規定する、間隔を置いた内部端子終端部を上
    記成型体中に有しており、上記1対の導体と付属
    のとりつけ部分とは第1の電力供給と並列につな
    がれるようになつており、上記導体の付加的な1
    個と上記導体の対の1つとは第2の電力供給と並
    列につながれるようになつている金属のリードフ
    レームアセンブリと、 コンデンサであつて、上記間隔を置いたとりつ
    け部分上に各々支持されそれに電気的に接続され
    た1対の電極端子を有し、上記コンデンサは誘電
    性物質でできた一般的に平面的表面層部分を有
    し、上記層の露出面がとりつけ領域を規定してお
    り、上記コンデンサは、上記とりつけ領域と平行
    に間隔を置いて並んだ内部最上層電極を含み、上
    記電極終端の1つにつながれており、それによつ
    て付属のとりつけ領域へ電気的につながれている
    コンデンサと、 上記最上層電極とすくなくとも部分的に位置あ
    わせされた、上記露出面上の導電層と、 上記導電層上にとりつけられた半導体物質の
    ICチツプであつて、第1及び第2の電力供給入
    力対を含んでいるICチツプと、 第1の対の回路導体であつて、各々上記導体対
    の各1つと、電力供給入力の上記第1対の各々と
    を電気的につないでおり、それによつて上記コン
    デンサが上記第1の電力供給電力を分路している
    ようにする、第1の対の回路導体と、 別の回路導体であつて、上記回路導体の上記付
    加的な1つを電気的に上記ICチツプの電力供給
    入力の上記第2の対の1つへつなぎ、それによつ
    て、上記第2の電力供給及び電力供給入力の上記
    第2の対と並列に、上記上層電極、上記コンデン
    サの上記表面層、上記導電層で規定される容量性
    負荷を形成する別の回路導体と、 の組合せを含む前記集積回路装置。 4 特許請求の範囲第3項の集積回路装置であつ
    て、上記ICチツプと、上記コンデンサの上記導
    電層との間に挿入された導電性接着層を含み、上
    記接着層が上記チツプを上記導電層へ固定するよ
    うにしている、前記集積回路装置。 5 特許請求の範囲第4項の集積回路装置であつ
    て、上記半導体チツプの部分が、上記導体の上記
    付加的な1つと上記接着層との間の導電路の延長
    を形成している、前記集積回路装置。
JP57125607A 1982-01-15 1982-07-19 リードフレームアセンブリ Granted JPS58124259A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/339,490 US4454529A (en) 1981-01-12 1982-01-15 Integrated circuit device having internal dampening for a plurality of power supplies
US339490 1982-01-15

Publications (2)

Publication Number Publication Date
JPS58124259A JPS58124259A (ja) 1983-07-23
JPS6352781B2 true JPS6352781B2 (ja) 1988-10-20

Family

ID=23329237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57125607A Granted JPS58124259A (ja) 1982-01-15 1982-07-19 リードフレームアセンブリ

Country Status (8)

Country Link
US (1) US4454529A (ja)
JP (1) JPS58124259A (ja)
CA (1) CA1180824A (ja)
DE (1) DE3234668A1 (ja)
FR (1) FR2521780B1 (ja)
GB (1) GB2113908B (ja)
HK (1) HK83786A (ja)
SG (1) SG62286G (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527185A (en) * 1981-01-12 1985-07-02 Avx Corporation Integrated circuit device and subassembly
JPS5954249A (ja) * 1982-09-22 1984-03-29 Fujitsu Ltd 半導体装置
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
US4534105A (en) * 1983-08-10 1985-08-13 Rca Corporation Method for grounding a pellet support pad in an integrated circuit device
JPH0828447B2 (ja) * 1983-10-05 1996-03-21 富士通株式会社 半導体装置の製造方法
US4595945A (en) * 1983-10-21 1986-06-17 At&T Bell Laboratories Plastic package with lead frame crossunder
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
JPS60192359A (ja) * 1984-03-14 1985-09-30 Nec Corp 半導体メモリ装置
DE3424876A1 (de) * 1984-07-06 1986-02-06 Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover Integrierter schaltkreis
US4714981A (en) * 1986-04-09 1987-12-22 Rca Corporation Cover for a semiconductor package
KR960013630B1 (ko) * 1986-06-30 1996-10-10 페어차일드 세미콘덕터 코퍼레이션 집적회로에서의 접지 변동 감소 장치
US5173621A (en) * 1986-06-30 1992-12-22 Fairchild Semiconductor Corporation Transceiver with isolated power rails for ground bounce reduction
US5065224A (en) * 1986-06-30 1991-11-12 Fairchild Semiconductor Corporation Low noise integrated circuit and leadframe
US4819056A (en) * 1986-07-03 1989-04-04 Delco Electronics Corporation Hybrid thick film circuit device
DE3635375A1 (de) * 1986-10-17 1988-04-28 Heraeus Gmbh W C Systemtraeger fuer elektronische bauelemente
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
AU2780689A (en) * 1987-11-20 1989-06-14 Magellan Corporation (Australia) Pty Ltd Z-folded capacitor construction
US5099306A (en) * 1988-11-21 1992-03-24 Honeywell Inc. Stacked tab leadframe assembly
DE3900512A1 (de) * 1989-01-10 1990-07-19 Tucker Gmbh Bostik Halbleiterbauelement fuer ein schaltnetzteil
US5049979A (en) * 1990-06-18 1991-09-17 Microelectronics And Computer Technology Corporation Combined flat capacitor and tab integrated circuit chip and method
US5219787A (en) * 1990-07-23 1993-06-15 Microelectronics And Computer Technology Corporation Trenching techniques for forming channels, vias and components in substrates
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
US8352400B2 (en) 1991-12-23 2013-01-08 Hoffberg Steven M Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
JPH06173081A (ja) * 1992-12-03 1994-06-21 Murata Mfg Co Ltd 電子部品
DE4410212A1 (de) * 1994-03-24 1995-09-28 Telefunken Microelectron Elektronische Baugruppe
TW271496B (ja) * 1994-06-09 1996-03-01 Samsung Electronics Co Ltd
US5877930A (en) * 1997-03-27 1999-03-02 Digital Equipment Corporation Input and output noise reduction circuit
US7904187B2 (en) 1999-02-01 2011-03-08 Hoffberg Steven M Internet appliance system and method
JP2002026251A (ja) * 2000-07-11 2002-01-25 Toshiba Corp 半導体装置
US6683781B2 (en) * 2002-05-23 2004-01-27 Industrial Technology Research Institute Packaging structure with low switching noises
JP4661645B2 (ja) * 2005-03-23 2011-03-30 トヨタ自動車株式会社 パワー半導体モジュール
US20070096269A1 (en) * 2005-10-31 2007-05-03 Mediatek Inc. Leadframe for semiconductor packages
DE102011002864A1 (de) * 2011-01-19 2012-07-19 Zf Friedrichshafen Ag Leiterplatine und Verfahren zur Herstellung einer Leiterplatine
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
JP6620404B2 (ja) * 2015-03-03 2019-12-18 Tdk株式会社 電子部品
DE102015106151B4 (de) * 2015-04-22 2019-07-11 Infineon Technologies Ag Leiterplatte mit eingebettetem Leistungshalbleiterchip
CN110098156B (zh) * 2018-01-29 2023-04-18 光宝新加坡有限公司 用于电容耦合隔离器的电容耦合封装结构
US11869727B2 (en) * 2021-08-31 2024-01-09 Kemet Electronics Corporation Device and process for forming membrane type capacitor devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332233B1 (ja) * 1968-12-25 1978-09-07
US3866311A (en) * 1971-06-14 1975-02-18 Nat Semiconductor Corp Method of providing electrically isolated overlapping metallic conductors
US3942245A (en) * 1971-11-20 1976-03-09 Ferranti Limited Related to the manufacture of lead frames and the mounting of semiconductor devices thereon
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
US4200880A (en) * 1978-03-28 1980-04-29 Microwave Semiconductor Corp. Microwave transistor with distributed output shunt tuning
US4210885A (en) * 1978-06-30 1980-07-01 International Business Machines Corporation Thin film lossy line for preventing reflections in microcircuit chip package interconnections
US4234666A (en) * 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
US4249196A (en) * 1978-08-21 1981-02-03 Burroughs Corporation Integrated circuit module with integral capacitor
FR2456388A1 (fr) * 1979-05-10 1980-12-05 Thomson Brandt Microboitier de circuit electronique, et circuit hybride comportant un tel microboitier
JPS568854A (en) * 1979-07-04 1981-01-29 Mitsubishi Electric Corp Package for semiconductor device
US4303934A (en) * 1979-08-30 1981-12-01 Burr-Brown Research Corp. Molded lead frame dual in line package including a hybrid circuit
DE3001613C2 (de) * 1980-01-17 1986-04-03 Siemens AG, 1000 Berlin und 8000 München Befestigung eines, eine monolithisch integrierte Halbleiterschaltung enthaltenden Halbleiterkörpers aus Silicium an einer Unterlage mit einem entsprechenden Verfahren hierzu

Also Published As

Publication number Publication date
DE3234668A1 (de) 1983-07-21
SG62286G (en) 1987-03-27
US4454529A (en) 1984-06-12
CA1180824A (en) 1985-01-08
HK83786A (en) 1986-11-14
GB2113908B (en) 1985-12-04
JPS58124259A (ja) 1983-07-23
FR2521780A1 (fr) 1983-08-19
FR2521780B1 (fr) 1987-03-20
GB2113908A (en) 1983-08-10

Similar Documents

Publication Publication Date Title
JPS6352781B2 (ja)
EP1104026B1 (en) Ground plane for a semiconductor chip
KR910004957B1 (ko) 고주파 회로장치
JP2004531049A (ja) 拡張表面ランドを有するキャパシター及びその製造方法
JPS6316906B2 (ja)
US4344049A (en) Surface wave component
US6075713A (en) Laser trimmable electronic device
JPS60225449A (ja) 半導体集積回路パツケ−ジ
US6300677B1 (en) Electronic assembly having improved power supply bus voltage integrity
JPH03258101A (ja) 回路基板
JPH0746711B2 (ja) チツプキヤリア
RU2076473C1 (ru) Свч интегральная схема
JPS6043022B2 (ja) マイクロ波装置モジュ−ル
JP4460855B2 (ja) フィルタ
JPH04186667A (ja) 半導体装置
JP2982561B2 (ja) チップ貫通コンデンサ
JPS634662A (ja) 電子回路装置
JPS6035247Y2 (ja) 半導体装置
JPH05211279A (ja) 混成集積回路
JPH10190355A (ja) 圧電デバイス用パッケージ
JPH0328583Y2 (ja)
JPS63274202A (ja) 電界効果型トランジスタ
JPS605055B2 (ja) 半導体装置
JPS63107128A (ja) チツプキヤリア
KR20000071262A (ko) 전기장치