CN110098156B - 用于电容耦合隔离器的电容耦合封装结构 - Google Patents

用于电容耦合隔离器的电容耦合封装结构 Download PDF

Info

Publication number
CN110098156B
CN110098156B CN201810084327.XA CN201810084327A CN110098156B CN 110098156 B CN110098156 B CN 110098156B CN 201810084327 A CN201810084327 A CN 201810084327A CN 110098156 B CN110098156 B CN 110098156B
Authority
CN
China
Prior art keywords
lead frame
electrode plate
signal input
capacitive coupling
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810084327.XA
Other languages
English (en)
Other versions
CN110098156A (zh
Inventor
王又法
赖巍文
林普瀚
吴沅龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Singapore Pte Ltd
Original Assignee
Lite On Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Singapore Pte Ltd filed Critical Lite On Singapore Pte Ltd
Priority to CN201810084327.XA priority Critical patent/CN110098156B/zh
Priority to US16/165,763 priority patent/US10541195B2/en
Publication of CN110098156A publication Critical patent/CN110098156A/zh
Application granted granted Critical
Publication of CN110098156B publication Critical patent/CN110098156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • G—PHYSICS
    • G08—SIGNALLING
    • G08C—TRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C17/00—Arrangements for transmitting signals characterised by the use of a wireless electrical link
    • G08C17/06—Arrangements for transmitting signals characterised by the use of a wireless electrical link using capacity coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/75—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for isolation purposes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开用于电容耦合隔离器的电容耦合封装结构，包括第一、第二引线架、传送器、接收器及封装体。第一引线架包括第一、第二信号输入引脚及第一电容组件的电极板，第二引线架包括第一、第二信号输出引脚及第二电容组件的电极板，第一与第二电容组件的电极板彼此上下对应并对准以形成多个电容器。传送器设置于第一引线架上且接收器设置于第二引线架上，封装体包覆第一及第二引线架并填充于之间，以使得第一与第二引线架彼此电性隔离。本发明所公开的电容耦合封装结构包括封装内电容器，体积小、制造方法简便及可提供所欲的隔离电压。

Description

用于电容耦合隔离器的电容耦合封装结构
技术领域
本发明涉及一种用于电容耦合隔离器的电容耦合封装结构，特别是涉及一种由支架和封装材料形成的封装内(on-package)电容耦合封装结构。
背景技术
在现有的隔离技术中，有一种是利用电场耦合(electric field coupling)或是电容耦合(capacitive coupling)技术来制造半导体隔离器。就电容耦合隔离器而言，目前是以具有芯片上(on-chip)形式的电容器为主流。这种产品需要使用半导体高压电容器制造方法，因为隔离器必须满足一定的绝缘电压的要求。因此，在芯片上电容器的制造过程中，需要采用相对于传统CMOS制造方法更为昂贵的晶圆制造方法，且其相关产品会具有较大的体积。除此之外，芯片上电容器的隔离电压也会受限于芯片主体材料(例如二氧化硅)的厚度，难以达到特定应用领域的隔离要求，例如医疗设备。
因此，在现有技术中，仍然缺乏制作程序简单、成本低、具有较小体积且可以提供较佳隔离电压的电容耦合封装结构。
发明内容
本发明所要解决的技术问题在于，针对现有技术的不足提供一种电容耦合封装结构。本发明所提供的电容耦合封装结构包括由支架和封装材料所形成的封装内(on-package)电容器(也可称为内建式(built-in)电容器)，此电容器可以使用引线架而通过较为简便且低成本的制造方法而制造。
为了解决上述的技术问题，本发明所采用的其中一技术方案是提供一种电容耦合封装结构，其包括一第一引线架、一第二引线架、一传送器、一接收器以及一封装体。所述第一引线架包括一第一信号输入引脚、一第二信号输入引脚以及一第一电容组件的电极板，所述第二引线架包括一第一信号输出引脚、一第二信号输出引脚以及一第二电容组件的电极板。所述传送器设置于所述第一引线架上，并与所述第一信号输入引脚、所述第二信号输入引脚以及所述第一电容组件的电极板电性连接。所述接收器设置于所述第二引线架上，并与所述第一信号输出引脚、所述第二信号输出引脚以及所述第二电容组件的电极板电性连接。所述封装体包覆所述第一引线架与所述第二引线架，并填充于所述第一引线架与所述第二引线架之间，以使得所述第一引线架与所述第二引线架彼此电性隔离。所述第一电容组件的电极板包括彼此分离的一第一信号输入正极板、一第一信号输入负极板、一第二信号输入正极板以及一第二信号输入负极板，而所述第二电容组件的电极板包括彼此分离的一第一信号输出正极板、一第一信号输出负极板、一第二信号输出正极板以及一第二信号输出负极板。所述第一电容组件的电极板与所述第二电容组件的电极板彼此上下对应并对准以形成多个电容器。
更进一步地，所述第一引线架包括与所述传送器电性连接的一第一直流电源引脚以及一第一接地引脚，所述第二引线架包括与所述接收器电性连接的一第二直流电源引脚以及一第二接地引脚。
更进一步地，所述传送器与所述接收器都是以差分模式运行。
更进一步地，所述第一信号输入引脚、所述第二信号输入引脚以及所述第一电容组件的电极板都设置在所述传送器的同一侧，且所述第一信号输出引脚、所述第二信号输出引脚以及所述第二电容组件的电极板都设置在所述接收器的同一侧。
更进一步地，所述第一信号输入引脚、所述第二信号输入引脚以及所述第一电容组件的电极板中的任意两个分别设置在所述传送器的不同侧，且所述第一信号输出引脚、所述第二信号输出引脚以及所述第二电容组件的电极板中的任意两个分别设置在所述接收器的不同侧。
更进一步地，所述第一引线架与所述第二引线架之间设置有一聚酰亚胺薄膜，且所述封装体填充于所述第一引线架、所述第二引线架与所述聚酰亚胺薄膜之间。
更进一步地，所述第一信号输入正极板与所述第一信号输出正极板彼此对准以共同形成一第一正极物理链接，且所述第一信号输入负极板与所述第一信号输出负极板彼此对准以共同形成一第一负极物理链接，其中，所述第二信号输入正极板与所述第二信号输出正极板彼此对准以共同形成一第二正极物理链接，所述第二信号输入负极板与所述第二信号输出负极板彼此对准以共同形成一第二负极物理链接，所述第一正极物理链接与所述第一负极物理链接彼此对准以共同形成一第一通信通道，且所述第二正极物理链接与所述第二负极物理链接共同形成一第二通信通道。
更进一步地，所述传送器与所述接收器分别设置在所述第一引线架与所述第二引线架的两个相互背对的表面上。
更进一步地，所述传送器与所述接收器分别设置在所述第一引线架与所述第二引线架的两个相互面对的表面上。
更进一步地，所述传送器与所述接收器分别设置在所述第一引线架与所述第二引线架的两个朝向相同方向的表面上。
本发明的其中一有益效果在于，本发明所提供的电容耦合封装结构，其能通过“所述封装体包覆所述第一引线架与所述第二引线架，并填充于所述第一引线架与所述第二引线架之间，以使得所述第一引线架与所述第二引线架彼此电性隔离”以及“所述第一电容组件的电极板与所述第二电容组件的电极板彼此上下对应并对准以形成多个电容器”的技术方案，以使用引线架而通过较为简易的制造方法来制造包括封装内的电容器的电容耦合封装结构，且可以通过调整第一引线架与第二引线架的距离或是封装体的材料来获得所欲的隔离电压。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所提供的附图仅用于提供参考与说明，并非用来对本发明加以限制。
附图说明
图1为本发明所提供的电容耦合封装结构的其中一示意图；
图2为图1所示的电容耦合封装结构的局部示意图；
图3为本发明所提供的电容耦合封装结构的其中一信号传输方框图；
图4为本发明所提供的电容耦合封装结构的另一示意图；
图5为图4所示的电容耦合封装结构的局部示意图；
图6为本发明所提供的电容耦合封装结构的第一引线架的结构示意图；以及
图7为本发明所提供的电容耦合封装结构的第一引线架以及第二引线架的结构示意图。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“电容耦合结构”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修饰与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
请参阅图1至图3。图1为本发明所提供的电容耦合封装结构P的其中一示意图，图2为图1所示的电容耦合封装结构P的局部示意图，而图3为本发明所提供的电容耦合封装结构P的其中一信号传输方框图。须注意的是，图1以及图2并未依据实际的电容耦合封装结构P的产品的比例进行绘制。
首先，如图1所示，本发明所提供的电容耦合封装结构P包括第一引线架1、第二引线架2、传送器3、接收器4以及封装体5。第一引线架1与第二引线架2相互对应、对准且彼此分离。具体来说，第一引线架1与第二引线架2可以是具有相同的尺寸的金属架体，且第一引线架1可以设置在第二引线架2的上方并与第二引线架2平行且对齐。在图1所示的实施例中，第一引线架1是设置在第二引线架2的正上方。然而，第一引线架1与第二引线架2的尺寸在本发明中并不加以限制。
传送器3与接收器4分别设置在第一引线架1与第二引线架2上。传送器3与接收器4都可以通过固晶(die-attach)的方式而被固定于第一引线架1的一部分，以及第二引线架2的一部分上。在本发明中，传送器3与接收器4可以分别是具有传送信号与接收信号的功能的芯片。传送器3与接收器4是通过由第一电容组件的电极板13与第二电容组件的电极板23所形成的电容器而彼此电性绝缘(galvanically isolated/DC isolated)，而高频电压则可以通过AC耦合而通过电容器所形成的阻碍(barrier)。
承上所述，封装体5包覆第一引线架1与第二引线架2，并填充于第一引线架1与第二引线架2之间，以使得第一引线架1与第二引线架2彼此电性隔离。具体来说，封装体5可以由绝缘材料所形成，绝缘材料可以是环氧树脂或是硅氧树脂。在本发明中，封装体5所使用的绝缘材料的种类以及特性可以依据产品需求加以调整。换句话说，根据产品的绝缘电压或是隔离电压，可以选择具有不同绝缘特性的绝缘材料来形成封装体5。
举例而言，在本发明所提供的电容耦合封装结构P中，还可以进一步包括一聚酰亚胺薄膜，使得封装体5填充于第一引线架1、第二引线架2与聚酰亚胺薄膜之间。使用聚酰亚胺薄膜可以增强第一引线架1与第二引线架2之间的电隔离效果并显著提升隔离电压。如此一来，可以在使得电容耦合封装结构P具有较小尺寸的条件下提升电隔离效果。
除此之外，在封装体5内的第一引线架1与第二引线架2彼此之间的间距对于所形成的电容耦合封装结构P的特性也有关键性地影响。举例而言，通过调整第一引线架1与第二引线架2之间的间距，可以调整分别设置在第一引线架1与第二引线架2上的第一电容组件的电极板13与第二电容组件的电极板23之间的距离，进而改变由第一电容器组件与第二电容器组件所共同形成的电容器的电容值，借此调整电耦合封装结构的绝缘电压或是隔离电压。
接下来，请同样参阅图1，并同时参考图2所示。图2(a)以及图2(b)分别是本发明所提供的电容耦合封装结构P中的第一引线架1与第二引线架2的俯视示意图，且图中同时示出传送器3、接收器4及封装体5等其他组件。
如图2(a)所示，第一引线架1包括第一信号输入引脚11、第二信号输入引脚12以及第一电容组件的电极板13。第一电容组件的电极板13包括彼此分离的第一信号输入正极板131、第一信号输入负极板132、第二信号输入正极板133以及第二信号输入负极板134。第一引线架1的各个组件可以由相同的导电材料所形成，第一引线架1可以是一体成形的。举例而言，第一电容组件的电极板13所包括的第一信号输入正极板131、第一信号输入负极板132、第二信号输入正极板133以及第二信号输入负极板134是由相同材料所形成的金属电极板。
另外，如图2(a)所示，第一引线架1还包括用以设置传送器3的第一承载部3’，第一承载部3’可以是由第一引线架1的其中一个引脚(例如图中所示的第一接地引脚15)所延伸出的支架。在本发明中，可以通过固晶(die-attach)的方式将传送器3设置在第一承载部3’上。
在图2(a)及图2(b)中，各组件的尺寸以及各组件之间的相对位置并未依据实际产品的尺寸进行绘制。换句话说，图2(a)及图2(b)中各组件的尺寸及位置仅是作为示意。针对各组件的设置位置，特别是第一电容组件的电极板13的第一信号输入正极板131、第一信号输入负极板132、第二信号输入正极板133以及第二信号输入负极板134的尺寸以及相对位置稍后叙述。
承上所述，第一引线架1还包括与设置在第一承载部3’上的传送器3电性连接的第一直流电源引脚14以及第一接地引脚15。另外，本发明所提供的电容耦合封装结构P还包括多条第一连接线31，多条第一连接线31用以提供第一直流电源引脚14、第一接地引脚15、第一信号输入引脚11、第二信号输入引脚12与第一电容组件的电极板13之间的电性连接。
具体来说，第一直流电源引脚14可以通过第一连接线31对传送器3提供驱动电压。另外，第一信号输入引脚11以及第二信号输入引脚12分别通过第一连接线31对传送器3输入第一信号以及第二信号。
在本发明中，传送器3可以是高频传送器芯片，且是以差分形式进行信号处理的传送器芯片。在本发明中，使用差分形式进行信号处理可以使得电容耦合封装结构P符合共模抑制(CMR)的需求。因此，由第一信号输入引脚11传送至传送器3的信号会以差分形式被分别传送至第一信号输入正极板131以及第一信号输入负极板132，用以与第二引线架2的第二电容组件的电极板23产生两个物理链接(physical link)。同样地，由第二信号输入引脚12传送至传送器3的信号会以差分形式被分别传送至第二信号输入正极板133以及第二信号输入负极板134，用以与第二引线架2的第二电容组件的电极板23形成两个物理链接。
接下来，请同步参阅图2(b)。图2(b)中所示的第二引线架2与其相关组件的设置方式与第一引线架1相似。如图2(b)所示，第二引线架2包括第一信号输出引脚21、第二信号输出引脚22以及第二电容组件的电极板23。第二电容组件的电极板23包括彼此分离的第一信号输出正极板231、第一信号输出负极板232、第二信号输出正极板233以及第二信号输出负极板234。如同第一引线架1，第二引线架2的各个组件可以由相同的导电材料所形成。
第二引线架2还包括用以设置接收器4的第二承载部4’，第二承载部4’可以是由第二引线架2的其中一个引脚(例如图中所示的第二接地引脚25)所延伸出的支架。在本发明中，可以通过固晶的方式将接收器4设置在第二承载部4’上。
承上所述，第二引线架2还包括与设置在第二承载部4’上的接收器4电性连接的第二直流电源引脚24以及第二接地引脚25。另外，本发明所提供的电容耦合封装结构P还包括多条第二连接线41，多条第二连接线41用以提供第二直流电源引脚24、第二接地引脚25、第一信号输出引脚21、第二信号输出引脚22与第二电容组件的电极板23之间的电性连接。
具体来说，第二直流电源引脚24可以通过第二连接线41对接收器4提供驱动电压。另外，第一信号输出引脚21以及第二信号输出引脚22分别通过第二连接线41从接收器4接收第一信号以及第二信号。
在本发明中，接收器4可以是高频接收器芯片，且是以差分形式进行信号处理的接收器芯片。因此，接收器4接收来自第二电容组件的电极板23的信号(包括四个物理链接)，并将信号输出至第一信号输出引脚21以及第二信号输出引脚22。
承上所述，在第一引线架1与第二引线架2之间的信号传递是通过相互对应并对准的第一电容组件的电极板13与第二电容组件的电极板23实现。换句话说，通过第一电容组件的电极板13与第二电容组件的电极板23之间电场耦合的效应，可以使传送器3与接收器4彼此电性隔离，而高频信号则可以通过第一电容组件的电极板13与第二电容组件的电极板23进行传输。在本发明的实施例中，第一引线架1可以设置在第二引线架2的正上方，且第一电容组件的电极板13也是设置在第二电容组件的电极板23的正上方。换句话说，第一电容组件的电极板13与第二电容组件的电极板23彼此上下对齐。如此一来，由差分形式的传送器3传送至第一电容组件的电极板13的信号可以通过耦合而传送至第二电容组件的电极板23。如此一来，第二电容组件的电极板23可以再将所接收到的信号传输至接收器4，借此完成信号的传递。
换句话说，第一电容组件的电极板13与第二电容组件的电极板23彼此相互配合而形成电容器。详细来说，第一信号输入正极板131与第一信号输出正极板231彼此配对而形成一个电容器，第一信号输入负极板132与第一信号输出负极板232彼此配对而形成一个电容器，第二信号输入正极板133与第二信号输出正极板233彼此配对而形成一个电容器，且第二信号输入负极板134与第二信号输出负极板234彼此配对而形成一个电容器。因此，在本发明所提供的电容耦合封装结构P中包括四个封装内(on-package)电容器。这些电容器可以是高压电容器并具有很小的尺寸，且可以赋予电容耦合封装结构P可调整的隔离电压。
承上所述，由第一电容组件的电极板13与第二电容组件的电极板23所形成的每个电容器都具有一个物理链接，而两个物理链接形成一个信号信道(channel)。具体来说，第一信号输入正极板131与第一信号输出正极板231彼此配对所形成的电容器CI(+)具有第一信号的物理链接PL(+)，第一信号输入负极板132与第一信号输出负极板232彼此配对所形成的电容器CI(-)具有第一信号的物理链接PL(-)，而物理链接PL(+)与物理链接PL(-)可以共同形成第一信号的信号信道。同样地，第二信号输入正极板133与第二信号输出正极板彼此配对所形成的电容器具有第二信号的物理链接PL(+)，第二信号输入负极板134与第二信号输出负极板234彼此配对所形成的电容器具有第二信号的物理链接PL(-)，而物理链接PL(+)与物理链接PL(-)可以共同形成第二信号的信号信道。
请参阅图3。图3显示本发明所提供的电容耦合封装结构P中，其中一组信号(例如第一信号)的信号传输方框图。如图3所示，第一信号Din以低速数据传输(low date rate)信号的形式输入至差分形式的传送器3。传送器3对第一信号Din进行处理而转化为差分信号，并将低速数据传输信号调制而呈可以通过电容器CI(+)、CI(-)的高频信号。经过调制的高频信号一般具有数百MHz至数GHz的频率，而具有较高频率的信号可以采用较小的电容器，使得电容耦合封装结构P的尺寸得以缩小而具有，例如从0.1pF至10fF的电容值。
接下来，高频信号被分别传送至由第一输入正极板与第一信号输出正极板231所形成的电容器CI(+)、CI(-)，再传送至差分形式的接收器4，最后形成被输出的第一信号Dout。换句话说，电容器、CI(+)、CI(-)用以在传送器3与接收器4之间建立物理链接PL(+)与物理链接PL(-)，从而形成一个信号信道。
换句话说，在本发明的实施例中，第一信号输入正极板131与第一信号输出正极板231彼此对准以共同形成第一正极物理链接，且第一信号输入负极板132与第一信号输出负极板232彼此对准以共同形成第一负极物理链接。第二信号输入正极板133与第二信号输出正极板233彼此对准以共同形成第二正极物理链接，第二信号输入负极板134与第二信号输出负极板234彼此对准以共同形成第二负极物理链接。第一正极物理链接与第一负极物理链接彼此对准以共同形成第一通信通道，且第二正极物理链接与第二负极物理链接共同形成第二通信通道。
请参阅图4与图5。图4为本发明所提供的电容耦合封装结构P的另一示意图，而图5为图4所示的电容耦合封装结构P的局部示意图。接下来，将针对本发明所提供的电容耦合封装结构P的不同结构设计进行说明。
如先前图2中所述，在本发明的一个实施例中，第一引线架1的第一信号输入引脚11、第二信号输入引脚12以及第一电容组件的电极板13都设置在传送器3的同一侧，且第二引线架2的第一信号输出引脚21、第二信号输出引脚22以及第二电容组件的电极板23都设置在接收器4的同一侧。此结构设计也显示于图1中。
然而，在不同实施例中，第一引线架1与第二引线架2中各组件的相对位置也可以加以调整。举例而言，第一引线架1的第一信号输入引脚11、第二信号输入引脚12以及第一电容组件的电极板13中的任意两个分别设置在传送器3的不同侧，且第二引线架2的第一信号输出引脚21、第二信号输出引脚22以及第二电容组件的电极板23中的任意两个分别设置在接收器4的不同侧。换句话说，在本发明中，只要在电容耦合封装结构P中，第一电容组件的电极板13与第二电容组件的电极板23可以相互对应(对齐、对准)而形成电容器，第一引线架1与第二引线架2的结构设计可以进行调整。
举例而言，如图5(a)及图5(b)所示，第一引线架1的第一信号输入引脚11、第二信号输入引脚12、第一直流电源引脚14和第一接地引脚15与第一电容组件的电极板13是分别设置在传送器3的两侧，而第二引线架2的第一信号输出引脚21、第二信号输出引脚22、第二直流电源引脚24和第二接地引脚25与第二电容组件的电极板23是分别设置在接收器4的两侧。因此，如图4所示，在电容耦合封装结构P中，第一电容组件的电极板13与第二电容组件的电极板23彼此上下对应并对准，而传送器3与接收器4则是彼此错位而设置。
在本发明中，传送器3与接收器4是分别设置在第一引线架1与第二引线架2上。然而，传送器3与接收器4可以设置在第一引线架1与第二引线架2的不同表面上。请参阅图5(a)及图5(b)所示，在图5(a)中，传送器3与接收器4分别设置在第一引线架1与第二引线架2的两个相互背对的表面上。如此一来，第一引线架1与第二引线架2之间的距离可以大幅缩短而节省电容耦合封装结构P的体积。这样的结构设计会使得电容耦合封装结构P中的封装内电容器具有较小的电容值。
另外，传送器3与接收器4也可以分别设置在所第一引线架1与第二引线架2的两个朝向相同方向的表面上。举例而言，如图5(b)所示，传送器3设置在第一引线架1的上表面上，而接收器4设置在第二引线架2的上表面上。在本发明的另一个实施例中，传送器3与接收器4分别设置在第一引线架1与第二引线架2的两个相互面对的表面上。换句话说，传送器3与接收器4的设置方式可以依据产品的需求，或是制造方法中的参数加以选择或调整。
请参阅图6。图6为本发明所提供的电容耦合封装结构P的第一引线架1的结构示意图。以下将详细说明第一引线架1与第二引线架2中的第一电容组件的电极板13与第二电容组件的电极板23的结构设计。由于第一电容组件的电极板13与第二电容组件的电极板23是彼此对应且具有相似的结构，在此以第一电容组件的电极板13进行说明。
如图6所示，第一引线架1在用以形成电容耦合结构之前是包括架体10与由架体10所支撑的第一信号输入引脚11、第二信号输入引脚12、第一直流电源引脚14、第一接地引脚15与第一电容组件的电极板13。第一引线架1还包括后续用以设置传送器3的第一承载部。在将第一引线架1与第二引线架2通过封装体5而固定后，第一引线架1的架体10的一部分会被移除。
第一电容组件的电极板13包括彼此分离的第一信号输入正极板131、第一信号输入负极板132、第二信号输入正极板133以及第二信号输入负极板134。上述电极板可以具有各种形状，例如长方形、方形等。另外，为了将不同电信通道或是物理链接之间的串扰(crosstalk)现象最小化，相邻的电极板之间的距离可以进行控制，或是需要使得电极板是以彼此错位的方式设置。
事实上，使电极板(第一信号输入正极板131、第一信号输入负极板132、第二信号输入正极板133以及第二信号输入负极板134)以彼此错位的方式设置除了可以最小化串扰的现象，还可以在固定电容器的电容值的条件下缩减电容器的体积。举例而言，在本发明中，相邻电极板之间的距离为至少150μm(例如图6中所示的y轴方向距离d1)，且相邻电极板是彼此错位，使得两个相邻电极板最接近的侧边也是相距至少150μm(例如图6中所示的x轴方向距离d2)。
除此之外，为了使得进行交流耦合(AC coupling)的电容值维持在较佳的范围内，电极板的面积也可加以限制。举例而言，电极板的面积至少为300μm x 300μm。如图6所示，第一信号输入正极板131在x轴及y轴方向都具有至少300μm的尺寸。
本发明所提供的电容耦合封装结构P可以通过采用单引线框架或是双引线框架的制造方法而制造。换句话说，在制造方法中，第一引线架1与第二引线架2可以由分离的两个引线框架各自形成，再通过封装体5而固定，或是第一引线架1与第二引线架2是同属于单一个引线框架，再通过将引线框架裁切、旋转等方式来使得第一引线架1与第二引线架2呈现彼此上下对应的结构。
通过两个不同引线框架(双引线框架，duo leadframe)的方式来分别形成第一引线架1与第二引线架2的制造方法可以采用如图6所示的结构来进行。使用单一引线框架来形成第一引线架1与第二引线架2的制造方法则可以采用如图7所示的引线框架来进行。图7为本发明所提供的电容耦合封装结构P的第一引线架1以及第二引线架2在使用封装体5而相互固定之前的结构示意图。
如图7所示，第一引线架1与第二引线架2分别形成在单一个引线框架的右侧及左侧。图7同时示出设置在第一引线架1上的传送器3与设置在第二引线架2上的接收器4。然而，为了使附图简洁，第一连接线31与第二连接线41并未示出于图7中。
在本发明所提供的电容耦合结构的制造方法中，在将传送器3与接收器4分别设置在第一引线架1与第二引线架2上，并以连接线进行电性连接后，可以对引线框架靠近中央处的裁切线A进行裁切。接下来，以翻转轴X为主轴，位于右侧的第一引线架1被相对于第二引线架2进行翻转，使得第一引线架1被设置在第二引线架2的正上方。在本发明中，引线框架中第一引线架1以及第二引线架2的设置位置也可以加以调整，举例而言，第二引线架2可以设置在引线框架的右侧而第一引线架1设置在引线框架的左侧。
值得注意的是，在第一引线架1被翻转而设置于第二引线架2的上方后，第一引线架1的第一电容组件的电极板13会设置在第二引线架2的第二电容组件的电极板23的上方与其相互对应并对准以形成电容器。接下来，可以将引线框架的架体予以裁切(deflash，trim and form)及移除。将架体移除的方式在本发明中不加以限制。最后，在第一引线架1与第二引线架2之间设置封装体5以及选择性地设置聚酰亚胺薄膜，借此固定第一引线架1与第二引线架2，并提供产品所需的隔离电压。
在本发明中，采用单一引线框架来形成电容耦合封装结构P时，可以对引线框架内各个部分的尺寸加以设计，使得第一引线架1与第二引线架2在翻转后彼此之间的距离可以使最终产品获得所需要的隔离电压。举例而言，在翻转第一引线架1之前，还可以对第一引线架1中的各个引脚进行弯折，以调整第一引线架1与第二引线架2在翻转后彼此之间的距离。
采用单一引线框架来形成电容耦合封装结构P的优点在于，可以通过对引线框架内的各个组件的尺寸以及距离加以设计，使得在翻转其中一个引线架之后自动化地达到第一电容组件的电极板13与第二电容组件的电极板23彼此对准，以及设定第一引线架1与第二引线架2之间距离的效果。
实施例的有益效果
本发明的有益效果在于，本发明技术方案所提供的电容耦合封装结构P，“所述封装体5包覆所述第一引线架1与所述第二引线架2，并填充于所述第一引线架1与所述第二引线架2之间，以使得所述第一引线架1与所述第二引线架2彼此电性隔离”以及“所述第一电容组件的电极板13与所述第二电容组件的电极板23彼此上下对应并对准以形成多个电容器”的技术方案，以使用引线架而通过较为简易的制造方法来制造包括封装内的电容器的电容耦合封装结构P，且可以通过调整第一引线架1与第二引线架2的距离或是封装体5的材料来获得所欲的隔离电压。
具体来说，本发明所提供的电容耦合封装结构P包括设置于半导体装置内的电容器，即封装内电容器，因此具备较小的体积且可以通过相对简单的制造方法而制造，借此，制造成本可以被大幅降低。另外，本发明所提供的电容耦合封装结构P可以使用单一引线框架或是双引线框架来形成，因此在制造方法上也具有弹性。
除此之外，本发明提供的电容耦合封装结构P可以达到大于5kV，甚至是大于12kV的隔离电压而良好适用于半导体电子装置中。电容耦合封装结构P的隔离电压可以通过调整第一引线架1与第二引线架2的距离、封装体5的材料或是设置在第一引线架1与第二引线架2之间的其他隔离件而改变。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的权利要求书的保护范围，所以凡是运用本发明说明书及附图内容所做的等效技术变化，均包含于本发明的权利要求书的保护范围内。

Claims (10)

1.一种用于电容耦合隔离器的电容耦合封装结构，其特征在于，所述用于电容耦合隔离器的电容耦合封装结构包括：
一第一引线架，所述第一引线架包括：
一第一信号输入引脚；
一第二信号输入引脚；以及
一第一电容组件的电极板，所述第一电容组件的电极板包括彼此分离的一第一信号输入正极板、一第一信号输入负极板、一第二信号输入正极板以及一第二信号输入负极板；
一第二引线架，所述第二引线架与所述第一引线架相互对应并对准且彼此分离，且所述第二引线架包括：
一第一信号输出引脚；
一第二信号输出引脚；以及
一第二电容组件的电极板，所述第二电容组件的电极板包括彼此分离的一第一信号输出正极板、一第一信号输出负极板、一第二信号输出正极板以及一第二信号输出负极板；
一传送器，所述传送器设置于所述第一引线架上，并与所述第一信号输入引脚、所述第二信号输入引脚以及所述第一电容组件的电极板电性连接；
一接收器，所述接收器设置于所述第二引线架上，并与所述第一信号输出引脚、所述第二信号输出引脚以及所述第二电容组件的电极板电性连接；
一封装体，所述封装体包覆所述第一引线架与所述第二引线架，并填充于所述第一引线架与所述第二引线架之间，以使得所述第一引线架与所述第二引线架彼此电性隔离；
其中，所述第一电容组件的电极板与所述第二电容组件的电极板彼此上下对应并对准以形成多个电容器。
2.根据权利要求1所述的用于电容耦合隔离器的电容耦合封装结构，其特征在于，所述第一引线架包括与所述传送器电性连接的一第一直流电源引脚以及一第一接地引脚，所述第二引线架包括与所述接收器电性连接的一第二直流电源引脚以及一第二接地引脚。
3.根据权利要求1所述的用于电容耦合隔离器的电容耦合封装结构，其特征在于，所述传送器与所述接收器都是以差分模式运行。
4.根据权利要求1所述的用于电容耦合隔离器的电容耦合封装结构，其特征在于，所述第一信号输入引脚、所述第二信号输入引脚以及所述第一电容组件的电极板都设置在所述传送器的同一侧，且所述第一信号输出引脚、所述第二信号输出引脚以及所述第二电容组件的电极板都设置在所述接收器的同一侧。
5.根据权利要求1所述的用于电容耦合隔离器的电容耦合封装结构，其特征在于，在所述第一电容组件的电极板、所述第一信号输入引脚以及所述第二信号输入引脚三者之中的任意两者分别设置在所述传送器的不同侧，且在所述第二电容组件的电极板、所述第一信号输出引脚以及所述第二信号输出引脚三者之中的任意两者分别设置在所述接收器的不同侧。
6.根据权利要求1所述的用于电容耦合隔离器的电容耦合封装结构，其特征在于，所述第一引线架与所述第二引线架之间设置有一聚酰亚胺薄膜，且所述封装体填充于所述第一引线架、所述第二引线架与所述聚酰亚胺薄膜之间。
7.根据权利要求1所述的用于电容耦合隔离器的电容耦合封装结构，其特征在于，所述第一信号输入正极板与所述第一信号输出正极板彼此对准以共同形成一第一正极物理链接，且所述第一信号输入负极板与所述第一信号输出负极板彼此对准以共同形成一第一负极物理链接，其中，所述第二信号输入正极板与所述第二信号输出正极板彼此对准以共同形成一第二正极物理链接，所述第二信号输入负极板与所述第二信号输出负极板彼此对准以共同形成一第二负极物理链接，所述第一正极物理链接与所述第一负极物理链接彼此对准以共同形成一第一通信通道，且所述第二正极物理链接与所述第二负极物理链接共同形成一第二通信通道。
8.根据权利要求1所述的用于电容耦合隔离器的电容耦合封装结构，其特征在于，所述传送器与所述接收器分别设置在所述第一引线架与所述第二引线架的两个相互背对的表面上。
9.根据权利要求1所述的用于电容耦合隔离器的电容耦合封装结构，其特征在于，所述传送器与所述接收器分别设置在所述第一引线架与所述第二引线架的两个相互面对的表面上。
10.根据权利要求1所述的用于电容耦合隔离器的电容耦合封装结构，其特征在于，所述传送器与所述接收器分别设置在所述第一引线架与所述第二引线架的两个朝向相同方向的表面上。
CN201810084327.XA 2018-01-29 2018-01-29 用于电容耦合隔离器的电容耦合封装结构 Active CN110098156B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810084327.XA CN110098156B (zh) 2018-01-29 2018-01-29 用于电容耦合隔离器的电容耦合封装结构
US16/165,763 US10541195B2 (en) 2018-01-29 2018-10-19 Package structure of capacitive coupling isolator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810084327.XA CN110098156B (zh) 2018-01-29 2018-01-29 用于电容耦合隔离器的电容耦合封装结构

Publications (2)

Publication Number Publication Date
CN110098156A CN110098156A (zh) 2019-08-06
CN110098156B true CN110098156B (zh) 2023-04-18

Family

ID=67393662

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810084327.XA Active CN110098156B (zh) 2018-01-29 2018-01-29 用于电容耦合隔离器的电容耦合封装结构

Country Status (2)

Country Link
US (1) US10541195B2 (zh)
CN (1) CN110098156B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205611B1 (en) * 2020-06-15 2021-12-21 Texas Instruments Incorporated Leadframe capacitors
US11706057B2 (en) * 2021-06-18 2023-07-18 Nunami Inc. Devices, systems, and methods for serial communication over a galvanically isolated channel
US11711894B1 (en) 2022-02-03 2023-07-25 Analog Devices International Unlimited Company Capacitively coupled resonators for high frequency galvanic isolators

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4454529A (en) * 1981-01-12 1984-06-12 Avx Corporation Integrated circuit device having internal dampening for a plurality of power supplies
JP2788099B2 (ja) * 1990-05-18 1998-08-20 新光電気工業株式会社 多層リードフレームの製造方法
US6728113B1 (en) * 1993-06-24 2004-04-27 Polychip, Inc. Method and apparatus for non-conductively interconnecting integrated circuits
US5909050A (en) * 1997-09-15 1999-06-01 Microchip Technology Incorporated Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
JP2004079680A (ja) * 2002-08-13 2004-03-11 Renesas Technology Corp 半導体装置
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US7919781B2 (en) * 2007-06-12 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Galvanic isolator having improved high voltage common mode transient immunity
JP2010182978A (ja) * 2009-02-06 2010-08-19 Toyota Motor Corp 半導体装置
JP5646830B2 (ja) * 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
US8660489B2 (en) * 2010-01-29 2014-02-25 Infineon Technologies Austria Ag System and method for receiving data across an isolation barrier
CN102623439B (zh) * 2011-01-28 2015-09-09 精材科技股份有限公司 电容耦合器封装结构
US8779566B2 (en) * 2011-08-15 2014-07-15 National Semiconductor Corporation Flexible routing for high current module application
US8674486B2 (en) * 2011-12-14 2014-03-18 Samsung Electro-Mechanics Isolation barrier device and methods of use
JP5885586B2 (ja) * 2012-05-22 2016-03-15 ルネサスエレクトロニクス株式会社 半導体装置
CN105190992B (zh) * 2013-04-15 2018-02-09 松下知识产权经营株式会社 高频传输装置
US20150004902A1 (en) * 2013-06-28 2015-01-01 John M. Pigott Die-to-die inductive communication devices and methods
JP6271221B2 (ja) * 2013-11-08 2018-01-31 ルネサスエレクトロニクス株式会社 半導体装置
DE102015000317A1 (de) * 2014-01-10 2015-07-16 Fairchild Semiconductor Corporation Isolierung zwischen Halbleiterkomponenten
US10992346B2 (en) * 2014-03-26 2021-04-27 Nxp Usa, Inc. Systems and devices with common mode noise suppression structures and methods
JP6434763B2 (ja) * 2014-09-29 2018-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US9960671B2 (en) * 2014-12-31 2018-05-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolator with reduced susceptibility to parasitic coupling
JP6811664B2 (ja) * 2017-03-24 2021-01-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10097338B1 (en) * 2017-04-10 2018-10-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolator with narrow-range clock scrambling unit
US10510636B2 (en) * 2017-07-14 2019-12-17 Shindengen Electric Manufacturing Co., Ltd. Electronic module
US10276490B2 (en) * 2017-07-20 2019-04-30 Avago Technologies International Sales Pte. Limited Isolation devices with faraday shields
US10439065B2 (en) * 2017-10-11 2019-10-08 Texas Instruments Incorporated Inverted leads for packaged isolation devices
US10673780B2 (en) * 2017-12-11 2020-06-02 Keyssa Systems, Inc. Computing devices using extremely high frequency (EHF) electromagnetic communication

Also Published As

Publication number Publication date
US10541195B2 (en) 2020-01-21
CN110098156A (zh) 2019-08-06
US20190237394A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
US10886606B2 (en) Microelectronic devices designed with flexible package substrates with distributed stacked antennas for high frequency communication systems
TWI617136B (zh) 體聲波諧振器調諧器電路
CN110098156B (zh) 用于电容耦合隔离器的电容耦合封装结构
US20200219861A1 (en) Front end system having an acoustic wave resonator (awr) on an interposer substrate
US9984985B1 (en) Semiconductor package device with antenna array
US11283427B2 (en) Hybrid filters and packages therefor
US9380705B2 (en) Laterally coupled isolator devices
US8791544B2 (en) Semiconductor device, mounted substrate to be used in semiconductor device, and manufacturing method of mounted substrate
CN1638274A (zh) 表面声波器件
CN1104373A (zh) 用于降低串音以改进芯片外的选择性的互连结构
EP2722880B1 (en) Packaged RF amplifier circuit
US20200251393A1 (en) Package and semiconductor device
JP2018046280A (ja) 単一リードフレーム積層ダイガルバニック絶縁体
WO2019132925A1 (en) Rf front end system with co-integrated acoustic wave resonator
US10951248B1 (en) Radio frequency (RF) module with shared inductor
TWI642147B (zh) 用於電容耦合隔離器的電容耦合封裝結構
US9712142B2 (en) High frequency semiconductor device
US7035080B1 (en) Combined multilayer and single-layer capacitor for wirebonding
CN109712793B (zh) 翻转式磁耦合封装结构及其引线架组件与制造方法
US11201125B2 (en) Semiconductor package and semiconductor process
US11153967B2 (en) High-frequency module
TWI644603B (zh) 翻轉式磁耦合封裝結構及其引線架組件與製造方法
US10910305B2 (en) Microelectronic devices designed with capacitive and enhanced inductive bumps
CN118173509A (zh) 电容耦合封装结构
WO2021081728A1 (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant