CN105190992B - 高频传输装置 - Google Patents

高频传输装置 Download PDF

Info

Publication number
CN105190992B
CN105190992B CN201480020644.5A CN201480020644A CN105190992B CN 105190992 B CN105190992 B CN 105190992B CN 201480020644 A CN201480020644 A CN 201480020644A CN 105190992 B CN105190992 B CN 105190992B
Authority
CN
China
Prior art keywords
electromagnetic resonance
resonator
frequency
circuit
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480020644.5A
Other languages
English (en)
Other versions
CN105190992A (zh
Inventor
河井康史
永井秀
永井秀一
上田大助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN105190992A publication Critical patent/CN105190992A/zh
Application granted granted Critical
Publication of CN105190992B publication Critical patent/CN105190992B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/2013—Coplanar line filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20354—Non-comb or non-interdigital filters
    • H01P1/20381—Special shape resonators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
    • H02J50/12—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling of the resonant type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/70—Circuit arrangements or systems for wireless supply or distribution of electric power involving the reduction of electric, magnetic or electromagnetic leakage fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H01P5/16—Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184—Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187—Broadside coupled lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

本发明提供一种电磁共振耦合器以及高频传输装置。该高频传输装置具备：分别在一部分具有开放部(101、201)的环状的布线即第1以及第2谐振器(100、200)；分别与两个谐振器电连接的第1以及第2输入输出端子(110、210)；形成在与两个谐振器的各配置平面不同的平面上的第1接地屏蔽(140)；形成在与两个谐振器和第1接地屏蔽的各配置平面不同的平面上的第2接地屏蔽(240)；和形成为分别包围两个谐振器的周边的第1以及第2地线(120、220)，接地屏蔽与地线分别电连接，在两个地线之间存在电介质层(3000)而未电连接。

Description

高频传输装置
技术领域
本发明涉及能够抑制高频噪声放射的电磁共振耦合器以及高频传输 装置。
背景技术
在各种电子设备中要求着在确保电路间电绝缘的同时传输信号的迫 切期望。例如，在使高电压电路和低电压电路进行动作时，防止低电压电 路的误动作或者故障，或者切断设置电位不同的电路彼此的接地环路。通 过这样构成，从而在连接电路时，防止对一方电路施加过度电压。作为具 体例，是对以几百V的高电压进行动作的电机驱动电路进行控制的情况。 若电机驱动电路所处理的高电压被施加到以低电压进行动作的计算机的 输入输出，则会引起误动作，产生故障。为了防止这种情况，要将低电压 电路与高电压电路绝缘。
到目前为止，作为在绝缘的同时进行通信的绝缘元件，主要利用光电 耦合器。光电耦合器将发光元件和受光元件集成化于1个封装体，在封装 体内部相互电绝缘。其方式是：将输入的电信号通过发光元件来变换为光 信号，在电绝缘的空间传输被变换的光信号，通过受光元件检测被传输的 光信号，并再次变换为电信号，从而传输信号。但是，光电耦合器存在逐 年劣化、消耗功率大等问题。
因此，为了解决这些问题，例如，已知专利文献1所述的被称为电磁 共振耦合器的绝缘元件。这是一种在不同的平面上的电路之间传输高频信 号的装置。在该装置中，形成具有在不同的平面的各自的平面上闭曲线线 路的一部分开放的结构的谐振器、和与谐振器连接并对该谐振器进行高频 信号的输入输出的输入输出线路，使形成在两个平面上的谐振器彼此电磁 耦合来传输高频信号。这里，所谓高频信号，是指微波或者毫米波。
该结构的谐振器形成为线路长的λ/2，是所谓的形成在不同的平面上 的2个天线。因此，若该谐振器彼此的间隔为一定间隔以下，则由于附近 场而耦合，能够实现非常高效率的传输。
现有技术文献
专利文献
专利文献1：日本特开2008-67012号公报
发明内容
-发明要解决的问题-
在现有技术中，不能容易地制造具备电磁共振耦合器、发送电路和接 收电路的传输装置。
因此，本发明提供一种能够容易地制造具备电磁共振耦合器、发送电 路和接收电路的传输装置的电磁共振耦合器以及高频传输装置。
-解决问题的手段-
为了解决上述问题，根据本发明的1个方式，提供一种高频传输装置， 具备：基板、电磁共振耦合器、发送电路和接收电路，
所述电磁共振耦合器具备：配置于所述基板并且与所述发送电路电连 接的第1共振布线、和与所述接收电路电连接并且与所述第1共振布线对 置地配置于所述基板的第2共振布线，
所述发送电路具备：配置于所述基板且产生高频信号的高频信号产生 部，
所述发送电路被配置于所述基板，通过由所述高频信号产生部产生的 所述高频信号来调制输入信号，生成高频传输信号，并将生成的高频传输 信号传送到所述第1共振布线，
所述第1共振布线将从所述发送电路传送的所述高频传输信号传输到 所述第2共振布线，
所述接收电路对传输到所述第2共振布线的所述高频传输信号进行整 流，生成与所述输入信号相应的输出信号，
所述发送电路和所述接收电路之中的至少一者被配置在所述基板的 主面上。
这些的概括并且特定的方式也可以通过系统、方法、和系统以及方法 的任意的组合来实现。
-发明效果-
根据本发明的所述方式，能够容易地制造具备电磁共振耦合器、发送 电路和接收电路的传输装置。
附图说明
本发明的这些和其他目的以及特征，通过与针对添加的附图的优选的 实施方式相关联的接下来的叙述而变得清楚明瞭。在该附图中，
图1是表示本发明的第1实施方式所涉及的电磁共振耦合器的结构的 一个例子的立体图。
图2是表示本发明的第1实施方式所涉及的电磁共振耦合器的结构的 一个例子的截面图。
图3是表示本发明的第1实施方式所涉及的电磁共振耦合器所具有的 电介质层的厚度依存性的图表。
图4是表示本发明的第1实施方式所涉及的电磁共振耦合器的高频噪 声抑制的效果的一个例子的电场分布图。
图5是表示本发明的第1实施方式的变形例所涉及的电磁共振耦合器 的第1地线或者第2地线的俯视图。
图6是表示本发明的第1实施方式所涉及的电磁共振耦合器的高频传 输特性的图表。
图7是表示本发明的第1实施方式所涉及的电磁共振耦合器的结构的 一个例子的截面图。
图8是表示本发明的第2实施方式所涉及的电磁共振耦合器的结构的 一个例子的立体图。
图9是表示本发明的第2实施方式所涉及的电磁共振耦合器的结构的 一个例子的截面图。
图10是表示本发明的第2实施方式所涉及的电磁共振耦合器的结构 的一个例子的立体图。
图11是表示本发明的第2实施方式所涉及的电磁共振耦合器的结构 的一个例子的截面图。
图12是表示本发明的第3实施方式所涉及的集成化高频传输装置的 结构的一个例子的立体图。
图13是表示本发明的第3实施方式所涉及的集成化高频传输装置的 结构的一个例子的截面图。
图14是表示本发明的第3实施方式所涉及的集成化高频传输装置的 结构的一个例子的俯视图。
图15是表示本发明的第3实施方式所涉及的集成化高频传输装置的 效果的一个例子的电场分布图。
图16是表示本发明的第3实施方式所涉及的集成化高频传输装置的 结构的一个例子的立体图。
图17是表示本发明的第3实施方式所涉及的集成化高频传输装置的 结构的一个例子的截面图。
图18是表示本发明的第3实施方式所涉及的集成化高频传输装置的 结构的一个例子的俯视图。
图19是表示本发明的第3实施方式所涉及的集成化高频传输装置的 结构的一个例子的俯视图。
图20是表示本发明的第3实施方式所涉及的集成化高频传输装置的 结构的一个例子的截面图。
图21是表示本发明的第3实施方式所涉及的集成化高频传输装置的 结构的一个例子的截面图。
图22是表示本发明的第3实施方式所涉及的集成化高频传输装置的 结构的一个例子的截面图。
图23A是表示本发明的第4实施方式所涉及的高频传输装置的结构的 一个例子的截面图。
图23B是表示本发明的第4实施方式所涉及的高频传输装置的结构的 一个例子的俯视图。
图23C是表示本发明的第4实施方式的变形例所涉及的高频传输装置 的结构的一个例子的俯视图。
图23D是表示本发明的第4实施方式的其它的变形例所涉及的高频传 输装置的结构的一个例子的俯视图。
图23E是表示本发明的第4实施方式的其它的变形例所涉及的高频传 输装置的结构的一个例子的俯视图。
图23F是表示本发明的第4实施方式的其它的变形例所涉及的高频传 输装置的结构的一个例子的俯视图。
图23G是表示本发明的第4实施方式所涉及的高频传输装置的结构的 一个例子的俯视图。
图24是表示本发明的第4实施方式所涉及的电磁共振耦合器的结构 的一个例子的立体图。
图25是表示本发明的第4实施方式所涉及的高频传输装置的电路框 图的一个例子的图。
图26是表示本发明的第4实施方式所涉及的高频传输装置的结构的 一个例子的电路框图。
图27是表示比较例的结构的截面图。
图28是表示本发明的第4实施方式的其它的变形例所涉及的高频传 输装置的结构的一个例子的截面图。
图29是表示本发明的第4实施方式的其它的变形例所涉及的高频传 输装置的结构的一个例子的截面图。
图30是表示本发明的第4实施方式的其它的变形例所涉及的高频传 输装置的结构的一个例子的截面图。
图31是表示本发明的第4实施方式的其它的变形例所涉及的高频传 输装置的结构的一个例子的截面图。
图32是表示本发明的第4实施方式的其它的变形例所涉及的高频传 输装置的结构的一个例子的截面图。
图33A是表示本发明的第6实施方式所涉及的高频传输装置的结构的 一个例子的截面图。
图33B是表示本发明的第6实施方式所涉及的高频传输装置的结构的 一个例子的俯视图。
图34是表示本发明的第6实施方式所涉及的高频传输装置的结构的 一个例子的截面图。
图35是表示本发明的第6实施方式所涉及的高频传输装置的结构的 一个例子的截面图。
图36是表示本发明的第5实施方式所涉及的高频传输装置的结构的 一个例子的截面图。
图37是表示本发明的第5实施方式所涉及的高频传输装置的结构的 一个例子的截面图。
图38是表示本发明的第6实施方式所涉及的高频传输装置的结构的 一个例子的截面图。
图39是表示本发明的第7实施方式所涉及的高频传输装置的结构的 一个例子的俯视图。
图40是表示公知的传输装置的结构的一个例子的立体图。
图41是表示专利文献3的电磁共振耦合器的特性的图表。
图42是表示本发明的第7实施方式的变形例所涉及的高频传输装置 的结构的一个例子的俯视图。
图43A是表示图42的高频传输装置的结构的一个例子的截面图。
图43B是表示图42的高频传输装置的结构的其它的例子的截面图。
图44是表示组合了多个实施方式的高频传输装置的结构的一个例子 的俯视图。
图45是表示图44的高频传输装置的结构的一个例子的截面图。
图46是使用专利文献2的现有技术来高频屏蔽化了的电磁共振耦合 器的立体图。
具体实施方式
以下基于附图来详细说明本发明所涉及的实施方式。
以下，在参照附图来详细说明本发明中的实施方式之前，对本发明的 各种方式进行说明。
根据本发明的第1方式，提供一种高频传输装置，具备：基板、电磁 共振耦合器、发送电路和接收电路，
所述电磁共振耦合器具备：配置于所述基板并且与所述发送电路电连 接的第1共振布线、和与所述接收电路电连接并且与所述第1共振布线对 置地配置于所述基板的第2共振布线，
所述发送电路具备：配置于所述基板且产生高频信号的高频信号产生 部，
所述发送电路被配置于所述基板，通过由所述高频信号产生部产生的 所述高频信号来调制输入信号，生成高频传输信号，并将生成的高频传输 信号传送到所述第1共振布线，
所述第1共振布线将从所述发送电路传送的所述高频传输信号传输到 所述第2共振布线，
所述接收电路对传输到所述第2共振布线的所述高频传输信号进行整 流，生成与所述输入信号相应的输出信号，
所述发送电路和所述接收电路之中的至少一者被配置在所述基板的 主面上。
根据本发明的所述第1方式，能够容易地制造具备电磁共振耦合器、 发送电路和接收电路的传输装置。
根据本发明的第2方式，提供一种第1方式所述的高频传输装置，其 特征在于，所述发送电路被配置在所述基板的所述主面上的区域之中的配 置有所述电磁共振耦合器的区域的正上的区域以外的位置。
根据本发明的第3方式，提供一种第1或者第2方式所述的高频传输 装置，其特征在于，所述发送电路被配置在所述基板的所述主面上，在所 述发送电路之下配置有散热结构体。
根据本发明的第4方式，提供一种第1～3的任意一个方式所述的高 频传输装置，其特征在于，所述接收电路被配置在所述基板的所述主面上 的区域之中的配置有所述电磁共振耦合器的区域的正上的区域。
根据本发明的第5方式，提供一种第1～4的任意一个方式所述的高 频传输装置，其特征在于，在所述电磁共振耦合器与所述发送电路以及所 述接收电路的至少一者之间配置电场屏蔽部。
根据本发明的第6方式，提供一种第1～5的任意一个方式所述的高 频传输装置，其特征在于，所述发送电路和所述接收电路被集成在一个半 导体芯片，并被配置在所述基板的所述主面上。
根据本发明的第7方式，提供一种第1～6的任意一个方式所述的高 频传输装置，其特征在于，在所述电磁共振耦合器的周围配置金属壁。
根据本发明的第8方式，提供一种电磁共振耦合器，具备：
第1谐振器，其是在一部分具有开放部的环状的布线；
第1输入输出端子，其与所述第1谐振器电连接；
第2谐振器，其是在一部分具有开放部的环状的布线；
第2输入输出端子，其与所述第2谐振器电连接；
第1接地屏蔽，其形成在与配置有所述第1谐振器的平面和配置有所 述第2谐振器的平面不同的平面上；
第2接地屏蔽，其形成在与配置有所述第1谐振器的所述平面、配置 有所述第2谐振器的所述平面以及配置有所述第1接地屏蔽的平面不同的 平面上；
第1地线，其形成为包围所述第1谐振器的周边；和
第2地线，其形成为包围所述第2谐振器的周边，
所述第1接地屏蔽与所述第1地线电连接，
所述第2接地屏蔽与所述第2地线电连接，
在所述第1地线与所述第2地线之间存在电介质层而未电连接。
由此，在利用高频的情况下，能够确保第1地线与第2地线的绝缘， 并且抑制横向的高频噪声的放射。
根据本发明的第9方式，提供一种电磁共振耦合器，具备：
第1谐振布线，其是一部分被开放部开放的环状的布线；
第1输入输出端子，其与所述第1谐振布线电连接；
第2谐振布线，其是一部分被开放部开放的环状的布线；
第2输入输出端子，其与第2谐振布线电连接；
第1接地屏蔽，其形成在与配置有所述第1谐振布线的平面和配置有 所述第2谐振布线的平面不同的平面上；
第2接地屏蔽，其形成在与配置有所述第1谐振布线的所述平面、配 置有所述第2谐振布线的所述平面以及配置有所述第1接地屏蔽的平面不 同的平面上；
第1接地壁，其从所述第1接地屏蔽向所述第2接地屏蔽的方向，在 与配置有所述第1接地屏蔽的所述平面垂直方向上延伸，以使包围所述第 1谐振布线的周边；和
第2接地壁，其从所述第2接地屏蔽向所述第1接地屏蔽的方向，在 与配置有所述第2接地屏蔽的平面垂直方向上延伸，以使在与所述第1接 地壁不同的位置包围所述第2谐振布线的周边，
所述第1接地屏蔽与所述第1接地壁电连接，
所述第2接地屏蔽与所述第2接地壁电连接，
在所述第1接地壁与所述第2接地屏蔽之间存在第1电介质层而未电 连接，
在所述第2接地壁与所述第1接地屏蔽之间存在第2电介质层而未电 连接，
在所述第1接地壁与所述第2接地壁之间存在第3电介质层而未电连 接，
所述第1电介质层与所述第2电介质层的位置不存在于相同平面上。
由此，能够将电介质层的位置在垂直方向上偏离配置，能够确保电磁 共振耦合器的绝缘，并且进一步抑制基于电介质层的与垂直方向正交的横 向的高频噪声的漏出。
根据本发明的第10方式，提供一种第9方式所述的电磁共振耦合器， 其特征在于，所述第1接地壁由第1地线和多个棒状的第1金属导体形成， 其中，
所述第1地线在与配置有所述第1谐振布线的所述平面垂直方向以及 与所述垂直方向正交的横向上与所述第1谐振布线隔开一定的间隔，被配 置为包围所述第1谐振布线的外周，
所述多个棒状的第1金属导体与所述第1接地屏蔽和所述第1地线电 连接，相互隔开间隔地被配置为包围所述第1谐振布线的外周，
所述第2接地壁由第2地线和多个棒状的第2金属导体形成，其中，
所述第2地线在与配置有所述第2谐振布线的所述平面垂直方向以及 与所述垂直方向正交的横向上与所述第2谐振布线隔开一定的间隔，在与 所述第1地线不同的横向的位置，被配置为包围所述第2谐振布线的外周，
所述多个棒状的第2金属导体与所述第2接地屏蔽和所述第2地线电 连接，相互隔开间隔地被配置为包围所述第2谐振布线的外周。
由此，能够通过更容易的制造工序、即利用了贯通孔的棒状的金属导 体来形成第1接地壁以及第2接地壁。
根据本发明的第11方式，能够提供一种第8～第10的任意一个方式 所述的电磁共振耦合器，其特征在于，形成于具有多层电介质基板的印刷 电路基板。
由此，能够使用低价的材料来制作电磁共振耦合器，因此能够实现低 成本化。
根据本发明的第12方式，提供一种高频传输装置，具备：
第8～第11的任意一个方式所述的电磁共振耦合器；和
被配置在所述电磁共振耦合器上并且具备输入输出端子的功能电路 芯片，
所述电磁共振耦合器的所述第1输入输出端子以及所述第2输入输出 端子与所述功能电路芯片的所述输入输出端子电连接。
由此，通过使用减少了高频噪声的影响的电磁共振耦合器，从而能够 防止功能电路芯片的系统误动作，能够实现集成化为小型的高频传输装 置。
根据本发明的第13方式，提供一种第12方式所述的高频传输装置， 其特征在于，具备：
第8～第10的任意一个方式所述的电磁共振耦合器；
与所述电磁共振耦合器的接地的外侧电连接的功能电路芯片；和
向外部元件连接的连接端子。
根据这样的结构，能够防止从功能电路芯片产生的电波噪声进入到电 磁共振耦合器，减少高频传输装置的误动作。
根据本发明的第14方式，提供一种第12方式所述的高频传输装置， 其特征在于，所述功能电路芯片被配置在所述电磁共振耦合器的接地屏蔽 的上部。
根据这样的结构，通过在电磁共振耦合器的接地屏蔽的上部安装功能 电路元件，能够集成化为电力传输装置。
根据本发明的第15方式，提供一种第13方式所述的高频传输装置， 其特征在于，向所述外部元件连接的连接端子通过导线端子而被引出。
根据这样的结构，通过利用导线端子来引出，从而端子与其他元件的 端子之间的距离能够取得较大，因此能够确保沿面距离，提高耐压。
根据本发明的第16方式，提供一种第13方式所述的高频传输装置， 其特征在于，向所述外部元件连接的连接端子通过焊锡球而被引出。
根据这样的结构，由于连接端子能够在高频传输装置的垂直方向引 出，因此能够实现安装面积的小型化。
以下，参照附图来详细说明本发明中的第1实施方式。
(第1实施方式)
在对本发明的第1实施方式所涉及的电磁共振耦合器进行说明之前， 首先，使用图46等来说明在所述的现有的电磁共振耦合器中，除了之前 所述的问题，还存在以下的问题。
例如，如逆变器系统的绝缘栅极驱动电路的绝缘元件那样，在使用多 个绝缘元件的电路中利用电磁共振耦合器的情况下，存在放射用于电磁共 振耦合器的信号或者电力的传输的高频的一部分，相邻的电磁共振耦合器 相互干扰，使系统误动作的可能性。
为了解决该问题，作为专利文献2(日本特开2010-278387号公报) (参照图46)所述的绝缘元件，存在具有同样的功能的变压器。在该变压 器中，提出了具备初级线圈1以及次级线圈2、屏蔽导体5和铁芯8的平 面线圈型变压器这种在变压器元件的上表面以及下表面设置屏蔽来防止 不需要的电磁场噪声的结构。初级线圈1以及次级线圈2分别由通过四层 印刷电路基板之中的两层内层导体而图案化的线圈导体来形成。屏蔽导体 5通过四层印刷电路基板之中的两层外层导体而被图案化，从两个面分别 覆盖初级以及次级线圈1、2。铁芯8与上述屏蔽导体5的外侧重叠，形成 贯通初级以及次级线圈1、2以及各自的屏蔽导体5的开口部并延伸的磁 回路。
但是，在设置于图46所示的上表面以及下表面的、图46的纵向的第 1接地屏蔽以及第2接地屏蔽，作为抑制高频噪声的效果并不充分。以下 说明其理由。
在专利文献2所述的变压器元件的情况下，通过几百Hz～几百kHz 的低频率，利用电磁感应现象来将信号或者电力绝缘传输。由于低频的电 波的波长较长，因此即使是处于变压器元件的上下面这种距离比较隔开的 场所的接地屏蔽，电磁波也不从图46的横向进入，即使在使变压器元件 接近配置的情况下，也不会相互干扰。
但是，在电磁共振耦合器的情况下，利用基于LC谐振的共振现象来 将信号或者电力绝缘传输。因此，使用的频率是从微米波段到毫米波段， 与使用变压器元件的情况相比，使用了非常高的频带。因此，仅通过配置 在元件的上下的接地屏蔽，不能充分屏蔽来自横向的高频噪声。
因此，第1实施方式的目的在于，提供一种在使用高频的电磁共振耦 合器中，减少横向的高频噪声，即使在使电磁共振耦合器接近的情况下也 不干扰的电磁共振耦合器以及高频传输装置。
以下，具体说明第1实施方式。
本发明的第1实施方式所涉及的电磁共振耦合器10是一种在不同的 平面上的电路之间传输高频信号的电磁共振耦合器10，其特征在于，具备： 一部分由开放部101开放的环状的布线(谐振布线)即第1谐振器100； 与第1谐振器100电连接的第1输入输出端子110；一部分由开放部201 开放的环状的布线(谐振布线)即第2谐振器200；与第2谐振器200电连接的第2输入输出端子210；与第1谐振器100和所述第2谐振器200 形成在不同平面上的第1接地屏蔽(ground shield)140；与所述第1谐振 器100、所述第2谐振器200以及第1接地屏蔽140形成在不同平面上的 第2接地屏蔽240；形成为包围第1谐振器100的周边的第1地线120； 和形成为包围第2谐振器200的周边的第2地线220，第1接地屏蔽140 与第1地线120电连接，第2接地屏蔽240与第2地线220电连接，在第 1地线120与第2地线220之间存在电介质层(第3电介质基板)3000而 不电连接。
以下，参照附图来详细说明本发明的第1实施方式。
图1是表示本发明的第1实施方式所涉及的电磁共振耦合器10的结 构的一个例子的立体图。
图2是将图1的电磁共振耦合器10利用通过电介质基板1000、2000、 3000的Y轴方向的平面(通过图1的A-A′线，与电介质基板1000、2000、 3000的表面垂直的平面)来切断的情况的截面图。
本发明的第1实施方式中的电磁共振耦合器10构成为具备：第1谐 振器100、第2谐振器200、第1输入输出端子110、第2输入输出端子 210、第1接地屏蔽140、第2接地屏蔽240、第1地线120和第2地线220。
第1谐振器100是由例如作为铜的金属布线形成的圆环状的传输线 路，且在任意的位置的一部分具有开放部101。
第2谐振器200是由例如作为铜的金属布线形成的圆环状的传输线 路，且在任意的位置的一部分具有开放部201。
第1谐振器100以及第2谐振器200分别形成在被第3电介质基板 3000隔开了一定距离的电绝缘的不同的两个面上，且在图1以及图2的纵 向(上下方向)上对置。第1谐振器100以及第2谐振器200分别折弯为 所谓的高频的天线结构并设为圆环状。第1谐振器100以及第2谐振器200 优选分别为共同使用的传输频率的大约1/2的波长的长度。
此外，第1谐振器100以及第2谐振器200的水平方向的位置可以是 在第1以及第2谐振器之间产生电磁共振现象的任意的场所，但优选是具 有相同的中心轴。此外，开放部101与开放部201优选处于至少偏离90 度以上的位置。如果可以，优选处于180度对称的位置。通过这样配置， 能够增强谐振器间的耦合，能够实现效率高的电力传输。
第1输入输出端子110是向第1谐振器100进行高频信号的输入输出 的、由例如作为铜的金属布线形成的端子。第1输入输出端子110被配置 在第1谐振器100的圆环状的传输线路的任意的位置。
同样地，第2输入输出端子210是向第2谐振器200进行高频信号的 输入输出的、由例如作为铜的金属布线形成的端子。第2输入输出端子210 被配置在第1谐振器200的圆环状的传输线路的任意的位置。
在图1中，第1谐振器100以及第2谐振器200的各形状被图示为圆 环形状，但只要是环状即可，也可以是四边形环状或者椭圆形环状等其他 形状的环状。
第1接地屏蔽140夹着被配置在第3电介质基板3000的下方的第1 电介质基板1000，在与配置有第1谐振器100的平面不同的平面上，由比 第1谐振器100的布局面积充分宽的金属层形成。作为一个例子，第1接 地屏蔽140由四边形平面构成。
第2接地屏蔽240夹着被配置在第3电介质基板3000的上方的第2 电介质基板2000，在与配置有第2谐振器200的平面不同的平面上，由比 第2谐振器200的布局面积充分宽的金属层形成。作为一个例子，第2接 地屏蔽240由四边形平面构成。
第1地线120是在与纵向正交的横向(沿着第1谐振器100的配置面) 上与第1谐振器100隔开一定的间隔并按照包围第1谐振器100的外周的 方式配置为圆环形状的、由例如作为铜的金属布线形成的传输线路。第1 地线120通过在厚度方向(纵向)上贯通第1电介质基板1000的例如作 为铜的多根棒状的第1金属导体130，来与第1接地屏蔽14电连接。第1金属导体130在不偏向的程度上以适当的间隔而被配置。
第2地线220是在横向(沿着第2谐振器200的配置面)上与第2谐 振器200隔开一定的间隔并按照包围第2谐振器200的外周的方式配置为 圆环形状的、由例如作为铜的金属布线形成的传输线路。第2地线220通 过在厚度方向(纵向)上贯通第2电介质基板2000的例如作为铜的多根 棒状的第2金属导体230来电连接。第2金属导体230也在不偏向的程度 上以适当的间隔而被配置。
第1地线120与第2地线220在纵向上相互对置配置，且夹着一定间 隔的电介质层、例如第3电介质基板3000而绝缘。通过这样设置一定间 隔的电介质层，从而在直流或者低频信号下，第1谐振器100与第2谐振 器200的接地被分离。此外，在如第1实施方式这样处理高频信号的情况 下，该一定间隔的电介质层作为针对被发出的高频噪声的屏蔽而起作用。
由于为了高频噪声的减少，应尽可能将电磁共振耦合器10的全方位 由金属的屏蔽覆盖，因此最好缩小电介质层的间隔。但是，由于电磁共振 耦合器的绝缘耐压是由2个谐振器的最近部分的层间距离与层间材料的绝 缘电场破坏强度之积来决定的，因此若缩小电介质层的间隔，则绝缘耐压 变小。在图3中通过表示该电介质层的间隔与施加给电磁共振耦合器10 的横向的电场强度和绝缘耐压的相关的图表来具体进行说明。
图3是在电磁共振耦合器的纵向的中心并且横向的第1接地屏蔽的对 角的顶点地点计算出的使用了传输频率5.8GHz的频率的情况下的电场强 度值。5.8GHz的真空中的波长能够根据下式计算出来：
波长[m]＝电波的速度[m/s]÷频率[Hz]，
波长＝50mm。由于这次使用介电常数为10的电介质基板，因此有效波长 能够根据下式计算出来：
。这次的有效波长能够计算为1.5mm。
根据图3的图表，在电介质层的厚度为0.15mm以下，电场强度取几 乎恒定为400V/m的值。换句话说，可知若电介质层的厚度是有效波长的 1/10以下，则相对于有效波长极小，能够几乎屏蔽高频噪声。
此外，使用了不具有第1地线120以及第2地线220的同样结构的电 磁共振耦合器的情况下的同点处的电场强度是3800V/m，即使电介质层的 间隔是有效波长的1/10以上，高频噪声的抑制效果也具有充分的效果。
由于绝缘耐压由层间距离与层间材料的绝缘电场破坏强度之积来决 定，因此例如在绝缘电场破坏强度是20kV/mm的情况下，如图3所示， 随着电介质层的厚度变厚而成正比例关系地增加。
因此，例如，在层间材料的绝缘电场破坏强度一定的情况下，虽然通 过使用具有低介电常数的材料，谐振器的布线长度增加，但是也能够增厚 用于屏蔽高频噪声的电介质层的厚度，能够提高绝缘耐压。
到此为止，分别记载了第1谐振器100与第2谐振器200，但实际上， 由于结构以及功能都相同，因此没有第1谐振器100用于输入侧、第2谐 振器200用于输出侧这种特别的限制。即使将第1谐振器100用作为输出 侧，将第2谐振器200用作为输入侧，也在特性上没有问题。
以下，表示进行了使用本发明的第1实施方式来确认高频噪声的扩散 的模拟的结果。图4的(1)中表示仅在作为现有技术的谐振器部的上表 面以及下表面配置了金属接地屏蔽的电磁共振耦合器的电磁场解析结果。 此外，图4的(2)中表示使用了本发明的第1实施方式的电磁共振耦合 器的电磁场解析结果。图4中的白色部分(特别是由1.5×104这一显示的 部分)表示电场强度强的部分。
如图4的(1)所示可知，在仅在上表面以及下表面配置了金属接地 屏蔽的电磁共振耦合器中，高频噪声较大地放射到形成有谐振器200的基 板的外侧。
与此相对地，如图4的(2)所示，能够确认在使用了本发明的第1 实施方式的电磁共振耦合器10中，通过配置在第2谐振器200周边的第2 地线220以及第2金属导体230，电磁场噪声被抑制，高频噪声的放射被 抑制在形成有电磁共振耦合器10的基板的内侧。
由上可知，通过使用本发明的第1实施方式，从而不仅基于配置有第 1接地屏蔽140以及第2接地屏蔽240的纵向的高频噪声，而且通过第1 地线120、第2地线220、金属导体130和金属导体230，能够得到减少横 向的高频噪声的效果。
此外，第1地线120以及第2地线220不必一直具有恒定的宽度。例 如，也可以如图5所示，增大第1输入输出端子110以及第2输入输出端 子210的各周边部分(例如，第2输入输出端子210的周边部分220e)的 地线的宽度。通过设为这样的结构，能够减少在谐振器与输入输出端子的 不连续的部分产生的噪声。另外，在图5中，为了容易理解地线而通过斜 线来显示。
不仅地线120、220的宽度，地线120、220的层的厚度也不必恒定。 即使仅改变一部分的厚度，屏蔽效果也能够不存在问题地起作用。如果可 以，地线120、220以及接地屏蔽140、240优选是不受趋肤效应的影响的 厚度。趋肤效应d表现为下式那样。
其中，
d：趋肤效应
ρ：导体的电阻率
f：频率
μ：导体的透磁率
通过将地线120、220的层的厚度设为趋肤效应d以上的厚度，能够 减少回流电流的损耗，能够提高电磁共振耦合器10的效率。
地线120、220与谐振器100、200的间隔优选与谐振器布线宽度为相 同程度或者其以上。若地线120、220与谐振器100、200的间隔过近，则 地线120、220与谐振器100、200之间的耦合会比第1谐振器100以及第 2谐振器200之间的耦合变强，作为电磁共振耦合器10的效率会降低。
接下来，使用图2来说明本发明的第1实施方式的制造方法。
第1实施方式的电磁共振耦合器10能够通过现有的电介质基板、即 所谓的印刷电路基板的制造技术来制造。
第1谐振器100、第1输入输出端子110、第1地线120和第1接地 屏蔽140是通过将形成在第1电介质基板1000的两个面的金属箔利用蚀 刻来图案化为任意的形状而形成的。在第1实施方式中，作为一个例子， 使用厚度35μm的铜箔来作为金属箔，使用使厚度300μm的倾向于高介电 常数的填料进行了高充电的聚苯醚树脂(PPE树脂)来作为第1电介质基 板1000。该PPE树脂的介电常数是10，绝缘电场破坏强度是20kV/mm。
同样地，第2谐振器200、第2输入输出端子210、第2地线220以 及第2接地屏蔽240是通过将形成在第2电介质基板2000的两个面的金 属箔利用蚀刻来图案化为任意的形状而形成的。此外，与所述第1谐振器 100等的情况同样地，作为一个例子，使用厚度35μm的铜箔来作为金属 箔，使用使厚度300μm的倾向于高介电常数的填料进行了高充电的聚苯醚树脂(PPE树脂)来作为第2电介质基板2000。该PPE树脂的介电常数 是10，绝缘电场破坏强度足20kV/mm。
在第1实施方式中，传输频率使用5.8GHz，第1谐振器100以及第 2谐振器200的各圆周长度大约设为6mm，各布线宽度设为150μm。此外， 第1地线120以及第2地线220的各布线宽度设为300μm。
使分别图案化了金属箔的第1电介质基板1000以及第2电介质基板 2000与第1谐振器100和第2谐振器200对置，将第3电介质基板3000 设为层间膜，进行压制来使其贴合。作为第3电介质基板3000，使用使厚 度300μm的倾向于高介电常数的填料进行了高充电的PPE树脂。
在制作出的贴合基板使用钻头来形成贯通孔，在贯通孔的内侧实施金 属镀膜。这样，分别形成金属导体130以及金属导体230。此外，在贯通 孔形成时，由于与外部元件电连接，因此将焊盘与第1输入输出端子110 以及第2输入输出端子210电连接。
图6中表示第1实施方式的电磁共振耦合器10的传输特性。将设计 值由虚线表示，将实测值由实线表示。5.8GHz中的传输损耗为大约1.8dB， 表示能够以低损耗实现电磁共振耦合器10，能够进行高效率的信号以及电 力传输。此外，设计与实测比较具有精度地呈一致，表示能够实现通过所 述的制造方法来进行制作。
到此为止，叙述了将第1地线120和第2地线220分别形成在与第1 谐振器100和第2谐振器200相同的平面上(相同的金属箔上)的方法。 但是，本发明并不局限于此，例如，也可以如图7所示，在不同的平面上 形成第1地线以及第2地线。以下，使用图7来进行说明。
第1谐振器100、第1输入输出端子110和第1接地屏蔽140是通过 将形成在第1电介质基板1000的两个面的金属箔利用蚀刻来图案化为任 意的形状而形成的。第1地线120是通过将形成在与第1～第3电介质基 板1000～3000不同的第4电介质基板1100的单面的金属箔利用蚀刻来图 案化为任意的形状而形成的。
同样地，第2谐振器200、第2输入输出端子210和第2接地屏蔽240 是通过将形成在第2电介质基板2000的两个面的金属箔利用蚀刻来图案 化为任意的形状而形成的。第2地线220是通过将形成在第5电介质基板 2100的单面的金属箔利用蚀刻来图案化为任意的形状而形成的。
将图案化了金属箔的第1以及第4电介质基板1000、1100在与金属 箔不重合的方向上进行压制，同样地也对第2以及第5电介质基板2000、 2100进行压制，最后在使第1谐振器100和第2谐振器200对置的方向上 将第3电介质基板3000设为层间膜，进行压制并使其贴合。
通过使用该制造方法，能够任意地形成第1地线120与第2地线220 之间的电介质层(第3电介质基板3000)的距离。
第1谐振器100以及第2谐振器200的各圆周长度是根据使用的频率 而当然变化的值，关于第1谐振器100以及第2谐振器200的各布线宽度， 是用于根据谐振器与接地屏蔽之间的距离、即第1以及第2电介质基板 1000以及2000的厚度来得到所希望的特性阻抗的可变的值。
当然，第1实施方式是一个例子，使用频率并不限定于5.8GHz，能 够从微米波段到毫米波段较宽宽度地进行应用。
根据该第1实施方式，能够容易地制造出具备电磁共振耦合器10、发 送电路和接收电路的传输装置。也就是说，一般来讲，在将高频传输装置 模块化的情况下，为了安装接收电路芯片、发送电路芯片以及绝缘元件， 另外需要引线框架或者安装基板这样的支撑体。与此相对地，在本发明的 所述实施方式中，能够在包含作为绝缘元件的电磁共振耦合器10的基板 701上配置电路芯片，不另外需要支撑体，因此制造变得容易。此外，根 据第1实施方式，在使用高频的电磁共振耦合器10中，能够通过第1地 线120、第2地线220、金属导体130和金属导体230来减少横向的高频 噪声，即使在使电磁共振耦合器10接近的情况下也不会产生干扰。此外， 根据第1实施方式，发送电路与接收电路之中的至少一者被配置在基板 701的主面上，因此能够缩短被配置在主面上的电路与端子之间的线704。
(第2实施方式)
本发明的第1实施方式对通过在电磁共振耦合器10的周边配置地线 120、220来减少横向的电磁噪声的放射的结构进行了说明。
与此相对地，在本发明的第2实施方式所涉及的电磁共振耦合器11 中，其特征在于，具备：从第1接地屏蔽向第2接地屏蔽的方向在垂直方 向上延伸以使包围第1谐振布线100的周边的第1接地壁330；和从第2 接地屏蔽向第1接地屏蔽的方向在垂直方向上延伸以使在与第1接地壁 330不同的位置包围第2谐振布线的周边的第2接地壁430，第1接地屏 蔽与第1接地壁330电连接，第2接地屏蔽与第2接地壁430电连接，在 第1接地壁330与第2接地壁430之间存在第1电介质层332而未电连接， 在第2地线与第1接地壁430之间存在第2电介质层432而未电连接，在 第1接地壁与第2接地壁之间存在第3电介质层而未电连接，第1电介质 层332与第2电介质层432的位置不存在于相同平面上。
以下，参照附图来详细说明本发明的第2实施方式。
图8是表示本发明的第2实施方式所涉及的共振耦合器11的结构的 一个例子的立体图。
图9是将图8的电磁共振耦合器11利用通过基板1200、3200、2200 的Y轴方向的平面(通过图8的B-B′线，与基板1200、3200、2200垂直 的平面)来切断的情况的截面图。
本发明的第2实施方式中的电磁共振耦合器11具备：第1谐振器300、 第2谐振器400、第1输入输出端子310、第2输入输出端子410、第1 接地屏蔽340、第2接地屏蔽440、第1金属壁330和第2金属壁430。
第1谐振器300是由例如作为铜的金属布线形成的环状的传输线路， 且在任意的位置的一部分具有开放部301。
第2谐振器400是由例如作为铜的金属布线形成的环状的传输线路， 且在任意的位置的一部分具有开放部401。
第1谐振器300以及第2谐振器400分别形成在被第3电介质基板 3200隔开了一定距离的电绝缘的不同的两个面上，且在图8以及图9的纵 向(上下方向)上对置。
第1输入输出端子310是向第1谐振器300进行高频信号的输入输出 的、例如由作为铜的金属布线形成的端子。第1输入输出端子310被配置 为从第1谐振器300的圆环状的传输线路的任意的位置向径向外突出。
同样地，第2输入输出端子410是向第2谐振器400进行高频信号的 输入输出的、例如由作为铜的金属布线形成的端子。第2输入输出端子410 被配置为从第1谐振器400的圆环状的传输线路的任意的位置向径向外突 出。
在图8中，第1谐振器300以及第2谐振器400的各形状被图示为圆 环形状，但与本发明的第1实施方式同样地只要是环状即可，也可以是四 边形环状或者椭圆形环状等其他形状的环状。
第1接地屏蔽340夹着被配置在第3电介质基板3200的下方的第1 电介质基板1200，在与配置有第1谐振器300的平面不同的平面上，由比 第1谐振器300的布局面积充分宽的金属层形成。作为一个例子，第1接 地屏蔽340由四边形平面构成。
第2接地屏蔽440夹着被配置在第3电介质基板3200的上方的第2 电介质基板2200，在与配置有第2谐振器400的平面不同的平面上，由比 第2谐振器400的布局面积充分宽的金属层形成。作为一个例子，第2接 地屏蔽440由四边形平面构成。
第1金属壁330是在外围部从第1接地屏蔽340起设立，在厚度方向 上贯通第1电介质基板1200以及第3电介质基板3200，埋入到第2电介 质基板2200的一部分，并且在横向(沿着第1谐振器300的配置面)上 与第1谐振器300隔开一定的间隔，并按照包围第1谐振器300的外周的 方式配置为弯曲的壁状的、例如由作为铜的金属壁来形成的。第1金属壁 330与第1接地屏蔽340电连接。
在第1金属壁330与第2接地屏蔽440之间存在第1电介质层332而 未电连接。
第2金属壁430是在外围部从第2接地屏蔽440起设立，在纵向上贯 通第2电介质基板2200以及第3电介质基板3200，埋入到第1电介质基 板1200的一部分，并且在横向(沿着第2谐振器400的配置面)上不与 第1金属壁330重合地与第2谐振器400隔开一定的间隔，并按照包围第 2谐振器400的外周的方式配置为弯曲的壁状的、例如由作为铜的金属壁 来形成的。第2金属壁430与第2接地屏蔽440电连接。在第2金属壁430 与第2接地屏蔽340之间存在第2电介质层432而未电连接。此外，在第 1金属壁330与第2金属壁430之间，在横向上存在第3电介质层532， 第1电介质层332、第2电介质层432和第3电介质层532表示与本发明的第1实施方式中说明的电介质层同样的效果。
在本发明的第1实施方式中，在第1地线120以及第2地线220在纵 向上对置的部分，形成电介质层(第3电介质基板)3000。与此相对地， 在本发明的第2实施方式中，由于第1接地壁330与第2接地壁430在横 向上具有重叠，因此在垂直方向上不存在电介质层的重叠。因此，在横向 的全部部分上存在接地屏蔽。
关于电介质层332、432、532的厚度或者绝缘耐压的关系，由于与本 发明的第1实施方式相同，因此这里省略记载，但由于不只利用垂直方向 的第1电介质层332以及第2电介质层432，还能够利用横向的第3电介 质层532，因此设计的自由度提高。
关于本发明的第2实施方式中的制造方法，也由于基于与本发明的第 1实施方式的制造方法相同，因此省略记载。
在图8中，记载为第1金属壁330被配置在第2金属壁430的横向的 内侧，但在第2金属壁430被配置在第1金属壁330的内侧的情况下，第 2实施方式的效果也不会变化。
此外，如图10所示，也可以取代金属壁，配置地线320、420和多个 导通孔333、433。也就是说，也可以通过在形成多个贯通孔之后，向多个 贯通孔填充金属导体，来取代金属壁。图11是将图10的电磁共振耦合器 11利用通过基板1200、3200、2200的Y轴方向的平面(通过图10的D-D ′线，与基板1200、3200、2200垂直的平面)来切断的情况的截面图。
电磁共振耦合器12具备：第1谐振器300、第2谐振器400、第1输 入输出端子310、第2输入输出端子410、第1接地屏蔽340、第2接地屏 蔽440、第1地线320、第2地线420、多个第1金属导体333和多个第2 金属导体433。
第1谐振器300是由例如作为铜的金属布线形成的环状的传输线路， 在任意的位置的一部分具有开放部301。
第2谐振器400是由例如作为铜的金属布线形成的环状的传输线路， 且在任意的位置的一部分具有开放部401。第2谐振器400形成在被第3 电介质基板3200隔开了一定距离的电绝缘的不同的两个面上，且在纵向 上对置。
第1输入输出端子310是向第1谐振器300进行高频信号的输入输出 的、由例如作为铜的金属布线形成的。第1输入输出端子310被配置在第 1谐振器300的圆环状的传输线路的任意的位置。
同样地，第2输入输出端子410是向第2谐振器400进行高频信号的 输入输出的、由例如作为铜的金属布线形成的。第2输入输出端子410被 配置在第1谐振器400的圆环状的传输线路的任意的位置。
在图10中，第1谐振器300以及第2谐振器400的各形状被图示为 圆环形状，但与本发明的第1实施方式同样地，只要是环状即可，也可以 是四边形环状或者椭圆形环状等其他形状的环状。
第1接地屏蔽340夹着被配置在第3电介质基板3200的下方的第1 电介质基板1200，在与配置有第1谐振器300的平面不同的平面上，由比 第1谐振器300的布局面积充分宽的金属层形成。作为一个例子，第1接 地屏蔽340由四边形平面构成。
第2接地屏蔽440夹着被配置在第3电介质基板3200的上方的第2 电介质基板2200，在与配置有第2谐振器200的平面不同的平面上，由比 第2谐振器400的布局面积充分宽的金属层形成。作为一个例子，第2接 地屏蔽440由四边形平面构成。
第1地线320是在横向(沿着第1谐振器300的配置面)上与第1谐 振器300隔开一定的间隔并按照包围第1谐振器300的外周的方式配置为 圆环形状，并且形成在第2电介质基板2200的内部的、由例如作为铜的 金属布线形成的传输线路。
多个第1金属导体333是从第1地线320起设立，在厚度方向上贯通 第1电介质基板1200以及第3电介质基板3200，埋入到第2电介质基板 2200的一部分，与第1地线320电连接，按照隔开间隔地包围第1谐振器 300的外周的方式配置有多根的、由例如作为铜的多个棒状的金属导体形 成的。在第1地线320与第2接地屏蔽440之间存在第1电介质层332而 未电连接(在图9中，与假设取代第1接地壁330而配置第1地线320的 情况下的第1电介质层332对应)。
第2地线420是在横向(沿着第2谐振器400的配置面)上与第2谐 振器400隔开一定的间隔，处于与第1接地壁330不同的横向的位置，按 照包围第2谐振器400的外周的方式配置为圆环形状，并形成在第1电介 质基板1200的内部的、由例如作为铜的金属布线形成的传输线路。
多个第2金属导体433是从第2地线420起设立，在厚度方向上贯通 第2电介质基板2200以及第3电介质基板3200，埋入到第1电介质基板 1200的一部分，与第2地线420电连接，按照隔开间隔地包围第2谐振器 400的外周的方式配置有多根的、由例如作为铜的多个棒状的金属导体形 成的。在第2地线420与第1接地屏蔽340之间，存在第2电介质层432 而未电连接(在图9中，与假设取代第2接地壁430而配置第2地线420 的情况下的第2电介质层432对应)。
这样，能够通过更容易的制造工序、即利用了贯通孔的棒状的第1金 属导体333和第2金属导体433来形成第1接地壁以及第2接地壁。
在设为图10所示的结构的情况下，在第1金属导体333与第2金属 导体433之间也存在电介质层(在图9中，是与第1接地壁330和第2接 地壁430之间的第3电介质层532对应的位置的电介质层)。若在该电介 质层也如本发明的第1实施方式所示，是与有效波长相比充分小的间隔， 则有与所述的接地壁同等的效果。
这样，通过使用本发明的第2实施方式的结构，能起到能够容易地制 造具备电磁共振耦合器、发送电路和接收电路的传输装置等第1实施方式 的各种效果，并且能够提高横向的电磁场屏蔽效果。
(第3实施方式)
本发明的第1以及第2实施方式对为了抑制电磁场噪声而具有在横向 配置屏蔽的结构的电磁共振耦合器10、11、12进行了说明。与此相对地， 在本发明的第3实施方式所涉及的包含电磁共振耦合器的电力传输装置 中，其特征在于，通过在第1或者第2实施方式所涉及的电磁共振耦合器 10、11、12的上部安装功能电路元件，从而作为电力传输装置而集成化。
以下，参照附图来说明作为代表例，将本发明的第1实施方式所涉及 的电磁共振耦合器10应用于电力传输装置50的情况。
图12是作为本发明的第3实施方式所涉及的高频传输装置的一个例 子的电力传输装置50的立体图的一个例子。
图13是利用通过图12的电力传输装置50的Y轴方向的平面(通过 图12的C-C′线，与电介质基板1000、2000、3000垂直的平面)来切断 的情况的截面图。另外，为了容易理解基板以外的部分，省略基板部分的 阴影线。图14是从箭头的上面看图12的电力传输装置50的俯视图。另 外，另外，为了容易理解谐振器，附有阴影线。
图12所示的本发明的第3实施方式中的功能电路芯片1001是具有收 发高频信号的功能的所谓的半导体IC。电力传输装置50在本发明的第1 实施方式的电磁共振耦合器10的第2接地屏蔽240上安装功能电路芯片 1001。第1以及第2输入输出端子110、120与经由贯通孔610去除第2 接地屏蔽240而形成的输入输出焊盘620电连接。第2接地屏蔽240与输 入输出焊盘620不电连接。功能电路芯片1001的高频信号输出部和输入 输出焊盘620通过例如金属线500来电连接。
在将功能电路芯片1001与电磁共振耦合器10作为电力传输装置50 来进行集成化的情况下，为了低成本化以及小型化，希望将功能电路芯片 1001和电磁共振耦合器10无限制地制作为相同的尺寸。例如，在电磁共 振耦合器10的上部安装功能电路芯片1001的情况下，在第2接地屏蔽240 与功能电路芯片1001相比面积无限大的情况下，来自功能电路芯片1001 的电磁场的放射会绕到第1谐振器100以及第2谐振器200。
但是，实际上，为了制造成本等的减少，具有接地屏蔽240的电磁共 振耦合器10优选以尽量与功能电路芯片1001相同的面积来制作。例如， 如图12所示的本发明的第3实施方式那样，考虑功能电路芯片1001被安 装在具有几乎相同面积的接地屏蔽240的电磁共振耦合器10上的情况。 例如，图15的(1)中表示假设从功能电路芯片1001的上表面产生1W的高频噪声的情况下的高频噪声的电场分布。图15中的中央附近的白色部 分A1以及斜线部分A2部分是电场高、即高频噪声强的部分。
如图15的(1)所示，可知在第2谐振器200上分布较强的电场，仅 通过第2接地屏蔽240，不能屏蔽来自功能电路芯片1001的横向的高频噪 声放射。
因此，考虑如本发明的第1实施方式以及第2实施方式所说明的使用 了减少横向的高频噪声的电磁共振耦合器10的情况。图15的(2)中表 示与所述的假设同条件下的高频噪声的电场分布。第2地线220的部分的 电场强，在第2谐振器200附近电场分布较小。换句话说，能够抑制来自 功能电路芯片1001的高频噪声。
功能电路芯片1001也可以通过金属线500的接合(bonding)以外的 方法来与电磁共振耦合器10的电介质基板的输入输出焊盘620等电连接。 例如，如图16的立体图、图17的截面图以及图18的俯视图所示，也能 够在功能电路芯片1001生成由多个焊锡球构成的BGA(Ball Grid Array， 球栅阵列)510，进行倒装安装，并与电磁共振耦合器10电连接。另外，在图16以及图17中，为了容易理解基板以外的部分，省略基板部分的阴 影线。在图18中，为了容易理解谐振器，附有阴影线。
进一步地，也可以在第1以及第2地线120、220的外侧配置从功能 电路芯片1001到外部元件的端子630。图19中表示俯视图，并且图20 中表示图19的D-D’处的截面图。另外，在图19中，为了容易理解谐振 器，附有阴影线。由于地线120以及220在电磁共振耦合器10需要功能 性地取得绝缘，因此需要在纵向隔开间隔。但是，由于端子630与电磁共 振耦合器10电独立，因此能够贯通配置电介质基板1000、2000、3000等。 因此，通过在地线120以及220的外侧隔开间隔配置多个端子630，从而 能够也屏蔽从地线120以及220的横向的空间漏出的一点点电场，能够进 一步强化屏蔽功能。并且，不仅强化了该屏蔽功能，而且芯片与其他元件 的电连接也变得容易。为了引出该端子630，端子630能够与例如图20 所示的导线端子640电连接。另外，在图20中，为了容易理解基板以外 的部分，省略基板部分的阴影线。由于通过利用导线端子640来引出、从 而端子630与其他元件的端子之间的距离能够取较大，因此能够确保沿面 距离，能够提高耐压。此外，如图21所示，也可以通过BGA510来进行 引出。通过设为该结构，能够减小元件本身的尺寸。另外，在图21中， 也为了容易理解基板以外的部分，省略了基板部分的阴影线。
在设为上述那样的结构后增加的结构可以是任意的结构。当然，也可 以密封在树脂或者金属等封装体。
此外，功能电路芯片1001在附图中表示集成化了的单一的IC芯片， 但也可以按照每个作为高频发送部的振荡器或者放大器，或者，作为高频 接收部的整流器等的功能来将另外的芯片分割为多个来进行安装。在本申 请的附图中，将功能电路芯片1001以单一的芯片配置在电磁共振耦合器 10的上表面，但为了能够通过地线120、220来防止横向的噪声，也可以 如图22所示那样配置在电磁共振耦合器10的横向。另外，在图22中也 为了容易理解基板以外的部分，省略了基板部分的阴影线。
在本发明的第3实施方式中，作为一个例子，在第1～第3电介质基 板1000～3000使用使倾向于高介电常数的填料进行了高充电的PPE树脂， 但当然也可以根据电磁共振耦合器10所要求的频率、大小、传输损耗或 者绝缘耐压等，使用其他的材料。作为其他的材料，能够使用例如FR4 (Flame Retardant Type 4)等玻璃环氧基板、纸苯酚基板、纸环氧基板、 玻璃复合基板或者陶瓷基板、聚苯醚树脂基板、TEFLON(注册商标)基 板等一般用于印刷电路基板的全部材料。也就是说，能够将电磁共振耦合 器10、11、12形成在具有多层电介质基板的印刷电路基板。这样，通过 使用一般用于印刷电路基板的材料，能够根据设置有电磁共振耦合器10、 11、12的系统的规格来选择最佳的基板材料，能够进行对系统的也包含布 线等的整体最佳化。
此外，在将电磁共振耦合器10、11、12形成在具有多层电介质基板 的印刷电路基板时，也可以包含由第1材料构成的粒子分散在第2材料中 而成的复合材料。
由此，通过改变作为主成分的第2电介质基板的材料中第1材料的种 类或者配合比例，能够自由设定介电常数或者绝缘电场破坏强度。此外， 在第3实施方式中，与第1以及第2实施方式同样地，能起到能够容易地 制造具备电磁共振耦合器、发送电路和接收电路的传输装置等各种效果。
(第4实施方式)
以下，参照附图来说明本发明的第4实施方式。
图23A是本发明的第4实施方式所涉及的高频传输装置的截面图的一 个例子。图23B是第4实施方式所涉及的高频传输装置的俯视图的一个例 子。
本发明的第4实施方式中的高频传输装置1700由基板701、内置于基 板701的电磁共振耦合器710、发送电路702、接收电路703和密封材705 构成。
内置于基板701的电磁共振耦合器710具备：第1谐振器711、配置 在第1谐振器711的上方的第2谐振器712、配置在基板701的上表面上 的第1输入输出端子708、配置在基板701的上表面上的第2输入输出端 子709、内置于基板701的第1导通孔706、和内置于基板701的第2导 通孔707。
第1导通孔706将第1谐振器711与第1输入输出端子708电连接。 第2导通孔707将第2谐振器712与第2输入输出端子709电连接。
发送电路702和接收电路703被配置在基板701的上表面(主面)上， 发送电路702和第1输入输出端子708通过金属线704来电连接。并且接 收电路703和第2输入输出端子709通过金属线704来电连接。另外，图 23B是作为第4实施方式所涉及的高频传输装置的一个例子，发送电路702 与接收电路703相对于电磁共振耦合器710的输入输出端子708、709，在 金属线704的连接方向(图23B的左右方向或者基板701的长边方向)上 对置的状态的俯视图。另外，图23B中，702a以及703a是与金属线704 的连接用的焊盘。此外，3个第1输入输出端子708、第2输入输出端子 709、连接用的焊盘702a以及703a也可以为地、信号、地(G-S-G)焊 盘。
若设为这样的结构，则能够起到在不使高频信号的特性恶化的情况下 能够进行电连接的效果。当然，所述第1输入输出端子708、第2输入输 出端子709、连接用的焊盘702a以及703a也可以是通常的焊盘。此外， 在第4实施方式中，也与第1以及第2实施方式同样地，能起到能够容易 地制造具备电磁共振耦合器、发送电路和接收电路的传输装置等各种效 果。另外，在之后的实施方式中，在具有与第1～第4实施方式同样的结 构的情况下，也能够起到基于各个结构的作用效果。
发送电路702和接收电路703的配置例并不局限于此，例如，如图23C 所示，发送电路702与接收电路703也可以在相对于金属线704的连接方 向(图23B的左右方向或者基板701的长边方向)倾斜的方向上被对置配 置。
若设为这样的结构，则由于发送电路与接收电路的距离隔开，因此能 起到能够难以相互受到热、电磁噪声的影响的效果。
此外，如图23D所示，发送电路702与接收电路703也可以在相对于 金属线704的连接方向(图23B的左右方向或者基板701的长边方向)交 叉的方向例如正交方向上被对置配置。
若设为这样的结构，则能起到能够缩小横向的尺寸并且能够作为模块 而小型化的效果。
此外，如图23E所示，发送电路702和接收电路703一体化为由1个 芯片构成的收发电路720，如类似于第3实施方式那样，收发电路720也 可以被配置在电磁共振耦合器710的上方的基板701的上表面(主面)。 在该例子中，在图23A中，为发送电路702和接收电路703置换为1个收 发电路720的状态。
若设为这样的结构，则由于配置于基板701的芯片数减少，因此能够 起到装片等安装变得容易的效果。
进一步地，如图23F所示，发送电路702与接收电路703也可以被配 置为完全收容在电磁共振耦合器710的上方的区域内。
若设为这样的结构，则由于能够节省基板701的多余空间，因此能起 到能够将模块更加小型化的效果。
进一步地，如图23G所示，也可以接收电路703被配置为完全收容在 电磁共振耦合器710的上方的区域内，发送电路702被配置为从电磁共振 耦合器710的上方的区域露出一部分。
若设为这样的结构，则由于发送电路与接收电路的距离隔开，因此能 起到能够难以相互受到热、电磁噪声的影响的效果。
此外，在图23A～图23G中，第1输入输出端子708、发送电路输入 输出端子702a以及第2输入输出端子709、接收电路输入输出端子703a 优选被配置为线704尽量变短。
关于电磁共振耦合器710，具体使用图24来进行说明。
作为第1共振布线的一个例子的第1谐振器711是由例如作为铜的金 属布线形成的环状的传输线路，在任意的位置的一部分具有开放部711a。
作为第2共振布线的一个例子的第2谐振器712是由例如作为铜的金 属布线形成的环状的传输线路，在任意的位置的一部分具有开放部712a。
第1谐振器711以及第2谐振器712形成在基板701的内部。第1谐 振器711和第2谐振器712在基板701的内部在相互不同的平面上对置形 成，隔开一定的距离，并电绝缘。第1谐振器711以及第2谐振器712是 分别折弯所谓的高频的天线结构并设为环状的谐振器。第1谐振器711以 及第2谐振器712的线路长是在所希望的频率下谐振的长度。换句话说， 作为一个例子，设为所希望的频率的有效波长的1/2的线路长。
在图24中，第1谐振器711以及第2谐振器712分别为圆环形状， 但也可以是使用了四边框形或者螺旋形状的传输线路的框状或者环状并 且在其一部分具有开放部的结构。
此外，若传输线路在不同的平面上形成并对置，并为有效波长的1/2 波长的线路长，则对于所希望的频率产生共振现象。也就是说，即使不是 框状或者环状的传输线路，虽然信号的传输效率减少，但能够实现同样的 效果。
作为一个例子，第1谐振器711以及第2谐振器712使用厚度35μm 的铜箔来作为金属箔，使用使倾向于高介电常数的填料进行了高充电的聚 苯醚树脂(PPE树脂)来作为基板701的材料。该PPE树脂的介电常数是 10，绝缘电场破坏强度是20kV/mm。通过使用具有这样高介电常数的材 料，能够缩短谐振器的有效波长，能够实现电磁共振耦合器710的小型化。
在本发明的第4实施方式中，作为一个例子，使用是倾向于高介电常 数的填料进行了高充电的PPE树脂来作为基板701的材料，但当然也可以 根据电磁共振耦合器710所要求的频率、大小、传输损耗或者绝缘耐压等， 使用其他的材料。作为其他的材料，能够使用例如FR4(Flame Retardant Type 4)等玻璃环氧基板、纸苯酚基板、纸环氧基板、玻璃复合基板、 陶瓷基板、聚苯醚树脂基板或者TEFLON(注册商标)基板等一般用于印 刷电路基板的全部材料。也就是说，能够将电磁共振耦合器710形成在具 有多层电介质基板的印刷电路基板。
这样，通过使用一般用于印刷电路基板的材料，能够根据设置有电磁 共振耦合器710的系统的规格来选择最佳的基板材料，能够进行对系统的 也包含布线等的整体最佳化。
此外，在将电磁共振耦合器710形成在具有多层电介质基板的印刷电 路基板时，也可以包含由第1材料构成的粒子分散在第2材料中而成的复 合材料。
由此，通过改变作为主成分的第2电介质基板的材料中第1材料的种 类或者配合比例，能够自由设定介电常数或者绝缘电场破坏强度。
图25足表示高频传输装置1700的电路框图的一个例子的图。
高频传输装置1700具备：电磁共振耦合器710、基板701、发送电路 702和接收电路703。
电磁共振耦合器710具备：第1共振布线(例如，第1谐振器711)、 和与第1共振布线711对置设置的第2共振布线(例如，第2谐振器712)。
发送电路702具备产生高频信号的高频信号产生部702b。发送电路 702通过高频信号来调制输入信号并生成高频传输信号，送到第1共振布 线711。
第1共振布线711向第2共振布线712传输高频传输信号。
接收电路703对传输到第2共振布线712的高频传输信号进行整流， 生成与输入信号相应的输出信号。此时，接收电路703也可以具备由二极 管或者电容器等构成的整流电路703b。
发送电路702以及接收电路703分别是例如使用了半导体的集成电 路。
发送电路702中也可以包含例如产生作为微波的高频信号的振荡器、 对信号进行调制的调制器或者开关电路以及放大信号的高频放大器等。
发送电路702以及接收电路703也可以分别由例如硅或者砷化镓或者 氮化镓这种任意的材料形成，但在第4实施方式的一个实施例中，作为一 个例子，使用高频特性优良并且能够进行大功率输出的氮化镓来形成收发 电路702、703。
接收电路703中也可以包含例如从高频信号复原为原来的信号的整流 电路等。当然即使包含除此以外的电路在功能上也没有问题。
图26是本发明的第4实施方式所涉及的高频传输装置1700的电路框 图的一个例子。使用图26，来说明第4实施方式所涉及的高频传输装置 1700的动作。
来自发送电路的输入信号在发送电路702中，例如，通过从振荡器产 生的作为微波的高频信号而被调制。来自发送电路702的调制波被从第1 输入输出端子708传递到第1谐振器711。虽然第1谐振器711与第2谐 振器712未电连接，但通过电磁共振现象，输入到第1谐振器711的调制 信号被绝缘传输到第2谐振器712。传输到第2谐振器712的调制信号被从第2输入输出端子709传递到接收电路703，并通过整流电路来复原为 原来的信号。
由于在发送电路702产生的高频信号通过接收电路703被复原为原来 的信号，因此与一般的高频传输装置不同，高频信号不会被直接放射到高 频传输装置1700外。
发送电路702以及接收电路703通过由例如环氧或者硅构成的密封材 705而被密封。由此，能够减少由来自外部的冲击以及温度变化所导致的 特性恶化。虽然在第4实施方式中，进行了树脂密封，但如果不需要，则 也可以不进行树脂密封。
图27是表示比较例的结构的图。
在图27所示的比较例中，发送电路2以及接收电路3不被配置在基 板1上。
在该情况下，连结发送电路2与第1输入输出端子8T的金属线4的 长度变长。同样地，连结接收电路3与第2输入输出端子9T的金属线4 的长度变长。进一步地，其制造工序也复杂化。
与此相对地，在图23A～图23G所示的第4实施方式的构成中，发送 电路702以及接收电路703被配置在基板701上。
因此，与比较例的结构相比，能够更加缩短连结发送电路702与第1 输入输出端子708的金属线704的长度以及连结接收电路703与第2输入 输出端子709的金属线704的长度。由此，能够减小金属线704本身所具 有的寄生电感、电阻成分的影响。由此，例如，能够抑制在更高频下使用 时的电阻不匹配、输出减少。
此外，通过将发送电路702以及接收电路703配置在基板701上，如 后述的图37那样，也可以通过凸块715或者焊锡球来将发送电路702以 及接收电路703与基板701连接。由此，能够消除线长所导致的电阻正范 围电感的影响，能够抑制以更高频、例如毫米波段来使用时的电阻的不匹 配、输出减少。此外，其制造工序也能够简单化。
另外，不需要发送电路702以及接收电路703分别集成到各自的半导 体，也可以如图28所示，作为收发电路720，集成到一个半导体芯片。通 过设为这样的形态，能够减少配置在基板701的半导体芯片的数量，因此 能够容易进行安装。
另外，也可以仅发送电路702和接收电路703之中的任意一者被配置 在基板701上。
例如，也可以如图29所示，仅接收电路703被配置在基板701上。 此时，接收电路703的配置位置也可以如图30所示，是电磁共振耦合器 710的正上的区域以外的位置。另外，所谓电磁共振耦合器710的正上的 区域以外的位置，作为一个例子，是指高频信号的布线用的线704的长度 尽量短的位置。以下的说明中也是同样的。
或者，也可以如图31所示，仅发送电路702被配置在基板701上。 此时，发送电路702的配置位置也可以如图32所示，是电磁共振耦合器 710的正上的区域以外的位置。
此外，也可以如图33A以及图33B所示，发送电路702以及接收电 路703(或者，至少发送电路702)被配置在电磁共振耦合器710的正上 的区域以外的位置。
电磁共振耦合器710的共振现象，通过不仅利用电场、还利用磁场， 来实现高效率的传输。虽然后述的第5实施方式那样的金属屏蔽713、714 能够减少电场噪声，但由于磁场噪声贯穿金属屏蔽，因此不能降低。在电 磁共振耦合器710是例如所谓的螺旋状等的情况下，在正上部，磁场噪声 变大。因此，通过将发送电路702以及接收电路703(或者，至少发送电 路702)配置在电磁共振耦合器710的正上的区域以外的位置，能够将该 磁场噪声的影响抑制在最小限度。此外，若这样配置，则如第6实施方式 那样，也能够将散热结构体717设置在发送电路的正下。
此外，即使如图34所示，仅将接收电路703配置在正上区域以外的 位置，也能够得到磁场噪声减少的效果。
此外，即使如图35所示，仅将发送电路702配置在正上区域以外的 位置，也能够得到磁场噪声减少的效果。
这里，发送电路702具备高频信号产生部702b等。因此，若发送电 路702与电磁共振耦合器710接近，则来自高频产生部702b等的噪声可 能对电磁共振耦合器710有影响。
因此，为了减少来自发送电路702的噪声的影响，优选如图32以及 图33A以及图358所示，发送电路702被配置在电磁共振耦合器710的正 上的区域以外的位置。
另一方面，接收电路703与发送电路702相比，对电磁共振耦合器710 的影响较小。
因此，为了减小用于接收电路703的配置的空间，优选如图23A以及 图29以及图35所示，接收电路703被配置在电磁共振耦合器710的正上 的区域。
由此，能够进一步缩短连结接收电路703与第2输入输出端子709的 金属线704的长度。由此，能够减少金属线704本身所具有的寄生电感的 影响。由此，例如，能够抑制在该高频下使用时的输出减少。此外，也能 够不需要基板701的横侧的屏蔽。
进一步地，根据该结构，能够简单化电场屏蔽部的设置。例如，在接 收电路703与电磁共振耦合器710之间设置电场屏蔽部即可。与此相对地， 在图27以及图30的接收电路703的配置方法中，为了减少来自电磁共振 耦合器710的横侧的高频噪声的影响，例如，可能需要第2实施方式所示 的具有接地壁330、430的结构，电场屏蔽部的设置复杂化。
综上所述，在图35所示的结构中，对电磁共振耦合器710的影响较 大的发送电路702不配置在正上的区域，并且对电磁共振耦合器710的影 响较小的接收电路703配置在正上的区域。
由此，能够减小用于接收电路703的配置的空间，并且，能够减少连 结接收电路703与第2输入输出端子709的金属线704本身所具有的寄生 电感的影响，并且，将电场屏蔽部的设置简单化，进一步地，减少来自发 送电路702的噪声的影响。
进一步地，若是图35所示的结构，则也能够如后述的第6实施方式 那样，将用于发热大的发送电路702的散热结构体717设置在基板701。
另外，通过下述的将第5实施方式的金属屏蔽713、714组合来配置， 能够减少电场噪声以及磁场噪声两方的影响。
(第5实施方式)
在本发明的第5实施方式所涉及的高频传输装置1701中，其特征在 于，电磁共振耦合器710的上下部被作为电场屏蔽部的一个例子的金属屏 蔽713、714覆盖。
以下，参照附图来说明本发明的第5实施方式。
图36是本发明的第5实施方式所涉及的高频传输装置1701的截面图 的一个例子。
本发明的第5实施方式中的高频传输装置1701的基本结构与图23A 所示的第4实施方式的高频传输装置1700相同，对相同的部件付与相同 的参照符号并省略说明，主要对不同点进行说明。
第1金属屏蔽713形成为被配置在基板701的下表面并覆盖基板701 内的电磁共振耦合器710。同样地，第2金属屏蔽714形成为被配置在基 板701的上表面(主面)并覆盖基板701内的电磁共振耦合器710。
也就是说，第1金属屏蔽713在与第1谐振器711不同的平面上并且 由被配置在第1谐振器711的下方的充分宽的金属层构成。
此外，第2金属屏蔽714在与第2谐振器712不同的平面上并且由被 配置在第2谐振器712的上方的充分宽的金属层构成。
由于电磁共振耦合器710的第1谐振器711以及第2谐振器712传输 高频信号，因此电场噪声放射到外面。因此，如第4实施方式所示，高频 电波被从电磁共振耦合器710传递到发送电路702以及接收电路703并变 为噪声，引起误动作。
因此，通过如本第5实施方式这样，配置第1以及第2金属屏蔽713、 714，从而能够通过第1以及第2金属屏蔽713、714来防止电场噪声放射 到外面或者来自外面的电场噪声侵入到电磁共振耦合器710的内部。
另外，仅通过第2金属屏蔽714也发挥效力。若配置了下侧的第1金 属屏蔽713，则来自高频传输装置的周围的其他布线的电场噪声能够侵入 到电磁共振耦合器710的内部。
此外，向收发电路702、703和基板701的安装也可以不是通过线， 而是如图37所示，通过凸块715或者焊锡球这样的部件来进行。在通过 线来与输入输出端子708、709电连接的情况下，由于线本身所具有的寄 生电感的影响，导致在集成电路的芯片时和设置在高频传输装置时高频特 性可能变化。这样，通过利用凸块715来进行连接，能够消除由线长所导 致的电感以及布线电阻的影响，能够抑制在以更高频、例如毫米波段来使 用时的电阻的不匹配、输出减少。
(第6实施方式)
以下，参照附图来说明本发明的第6实施方式。
图38是本发明的第6实施方式所涉及的高频传输装置1702的截面图 的一个例子。
由于发送电路702是模拟电路的情况较多，因此与一般的数字电路不 同，稳定电流较大。此外，由于利用高频，因此与低频用的电路相比，功 率效率较低。因此，存在来自发送电路702的发热变大的问题。
因此，在发送电路702下设置散热结构体717。也就是说，若表示一 个例子，则如图38所示，在发送电路2的正下配置金属层716，将金属层 716与散热导通孔717物理连接。由此，能够提高散热性。
金属层716能够形成在与第2金属屏蔽714以及第1、第2输入输出 端子708、709相同的平面上。因此，不需要特殊的程序上的工序。
关于散热导通孔717，也能够通过与第1导通孔706以及第2导通孔 707相同的工序来形成。
进一步地，为了提高散热性，优选将散热导通孔717的下部与另外的 散热片等物理连接。此外，去掉密封材705或者置换为散热性更高的材料 也是有效的。
(第7实施方式)
以下，参照附图来说明本发明的第7实施方式。
图39是本发明的第7实施方式所涉及的高频传输装置1703的俯视图 的一个例子。
在进行2个系统以上的绝缘传输时，需要使用多个相同种类的元件。 因此，存在安装模块时的评价基板的占用面积(footprint)变大的问题以 及安装成本变多的问题。
因此，在第7实施方式中，提供一种高频传输装置1703，其特征在于， 对于1组发送电路702以及接收电路703，具备多个电磁共振耦合器710A、 710B，同时进行2个系统以上的绝缘信号传输。
具体来讲，如图39所示，本发明的第7实施方式中的高频传输装置 1703由以下部件构成：基板701、内置于基板701的第1电磁共振耦合器 710A、内置于基板701并且传输与第1电磁共振耦合器710A中传输的信 号不同的信号的第2电磁共振耦合器710B、发送电路702、接收电路703 和密封材料705。分别内置于基板701的第1电磁共振耦合器710A以及 第2电磁共振耦合器710B具备第1输入输出端子708和第2输入输出端 子709。发送电路702与接收电路703被配置在基板701的上表面(主面)， 发送电路702与第1输入输出端子708通过金属线704来电连接。接收电 路703与第2输入输出端子709通过金属线704来电连接。
若设为这样的结构，则由于对于1组发送电路702以及接收电路703， 具备多个电磁共振耦合器710A、710B，因此能够同时进行2个系统以上 的绝缘信号传输，能够缩小安装模块时的评价基板的占用面积，并且也能 够减少安装成本。
此外，图40所示的能够通过1个元件进行多个系统的绝缘传输的电 磁共振耦合器721在WO2013/065238号(专利文献3)中被提出。该专 利文献3中公开的现有的电磁共振耦合器721将2个电磁共振耦合器设为 1个电磁共振耦合器721。
该现有的电磁共振耦合器721通过在所希望的波长的1/2的长度下电 流与电压谐振来进行电磁共振。谐振器长是根据该关系来决定的。谐振器 长的中心部分、即1/2波长的中心部为信号的电流最大并且电压最小的点。 换句话说，视为与该部分接地相同的现象。
因此，提出了如专利文献3所述的电磁共振耦合器721，在波长的1/2 的长度的线路的中心，接地723通过用于设置的端子分离用分流器722或 者导通孔来与背面等的接地连接，在从此处起对称的位置设置有二个端 子。通过设置该端子分离用分流器722和导通孔等，能够在现有的一般的 1/4波长下使其谐振。
此外，由于通过该端子分离用分流器722或者导通孔，在2个端子之 间存在短路点，因此高频被反射，能够分离2个输入信号。换句话说，从 输入1进入的信号仅被传输到输出1，从输入2进入的信号仅被传输到输 出2。图41中表示所述的专利文献3的电磁共振耦合器721的特性。例如， 能够确认在5.8GHz，从输入1到输出1以1.5dB的低损耗被传输，而从输入1到输出2，信号衰减25dB以上不被传输。由于电磁共振耦合器721 是无源元件，因此从输入2到输出2以及从输入2到输出1的高频特性几 乎与所述特性相等。
为了如图39所示那样进行2个系统的绝缘传输，需要2个电磁共振 耦合器710。与此相对地，作为本发明的所述第7实施方式的变形例，如 图42以及图43A以及图43B中表示高频传输装置1071那样，通过使用2 个图40的电磁共振耦合器721并内置于基板701，从而能够使用2个电磁 共振耦合器721，通过1个电磁共振耦合器元件来实现2个系统的绝缘传输。另外，图43A是表示图42的高频传输装置1071的结构的一个例子的 截面图。图43B是表示图42的高频传输装置1071的结构的另一个例子的 截面图。
因此，通过如图42所示那样使用所述电磁共振耦合器721，能够缩小 模块尺寸整体，能够进行进一步地小型化。
另外，基于第1～第7实施方式以及变形例来说明了本发明，但本发 明当然并不限定于所述的第1～第7实施方式以及变形例。例如，也可以 在第4实施方式～第7实施方式的任意的高频传输装置中，在电磁共振耦 合器的周围具备金属壁、即第2实施方式的第1金属壁330和第2金属壁 430。
此外，作为一个例子，也可以如图44以及图45所示，将多个实施方 式(例如，第6实施方式和第4实施方式)组合，收发电路是由1个芯片 构成的收发电路720，并且设为附有散热结构体717和金属屏蔽713、714 的高频传输装置1702A。在该情况下，能够分别发挥组合的实施方式的效 果。
另外，通过适当地组合所述各种实施方式或者变形例之中的任意的实 施方式或者变形例，能够起到分别具有的效果。
产业上的可利用性
本发明所涉及的电磁共振耦合器通过不仅在谐振器的基板的厚度方 向而且在与厚度方向正交的横向上配置高频屏蔽，能够提供一种抑制高频 噪声的放射的电磁共振耦合器。此外，通过使用该电磁共振耦合器来与功 能电路芯片集成化，能够利用为小型的隔离器或者绝缘型功率传输装置等 高频传输装置。此外，本发明所涉及的高频传输装置通过将电磁共振耦合 器形成在基板上，与收发电路集成化，能够设为小型的模块。这种高频传输装置能够利用为用于接口的输入输出的隔离器或者绝缘型功率传输装 置。
参照添加附图来与优选的实施方式相关联地充分地记载了本发明，但 对于本领域技术人员来说，各种变形或者修正是明显的。应该理解，这种 变形或者修正只要不超过基于添加的权利要求书的本发明的范围，就包含 在其中。

Claims (9)

1.一种高频传输装置，具备：基板、电磁共振耦合器、发送电路和接收电路，
所述电磁共振耦合器具备：配置于所述基板并且与所述发送电路电连接的第1共振布线、和与所述接收电路电连接并且与所述第1共振布线对置地配置于所述基板的第2共振布线，
所述发送电路具备：配置于所述基板且产生高频信号的高频信号产生部，
所述发送电路被配置于所述基板，通过由所述高频信号产生部产生的所述高频信号来调制输入信号，生成高频传输信号，并将生成的高频传输信号传送到所述第1共振布线，
所述第1共振布线将从所述发送电路传送的所述高频传输信号传输到所述第2共振布线，
所述接收电路对传输到所述第2共振布线的所述高频传输信号进行整流，生成与所述输入信号相应的输出信号，
所述接收电路被配置在所述基板的主面上，并且所述接收电路被配置在所述基板的所述主面上的区域之中的配置有所述电磁共振耦合器的区域的正上的区域。
2.根据权利要求1所述的高频传输装置，其特征在于，
所述发送电路被配置在所述基板的所述主面上的区域之中的配置有所述电磁共振耦合器的区域的正上的区域以外的位置。
3.根据权利要求2所述的高频传输装置，其特征在于，
所述发送电路被配置在所述基板的所述主面上，
在所述发送电路之下配置有散热结构体。
4.根据权利要求2或者3所述的高频传输装置，其特征在于，
所述发送电路和所述接收电路被集成在一个半导体芯片，并被配置在所述基板的所述主面上。
5.根据权利要求1至3中任一项所述的高频传输装置，其特征在于，
在所述电磁共振耦合器与所述接收电路之间配置电场屏蔽部。
6.根据权利要求4所述的高频传输装置，其特征在于，
在所述电磁共振耦合器与所述接收电路之间配置电场屏蔽部。
7.根据权利要求1至3中任一项所述的高频传输装置，其特征在于，
在所述电磁共振耦合器的周围配置金属壁。
8.根据权利要求4所述的高频传输装置，其特征在于，
在所述电磁共振耦合器的周围配置金属壁。
9.根据权利要求5所述的高频传输装置，其特征在于，
在所述电磁共振耦合器的周围配置金属壁。
CN201480020644.5A 2013-04-15 2014-04-14 高频传输装置 Expired - Fee Related CN105190992B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013084857 2013-04-15
JP2013-084857 2013-04-15
JP2013265714 2013-12-24
JP2013-265714 2013-12-24
PCT/JP2014/002110 WO2014171125A1 (ja) 2013-04-15 2014-04-14 電磁共鳴結合器及び高周波伝送装置

Publications (2)

Publication Number Publication Date
CN105190992A CN105190992A (zh) 2015-12-23
CN105190992B true CN105190992B (zh) 2018-02-09

Family

ID=51731088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480020644.5A Expired - Fee Related CN105190992B (zh) 2013-04-15 2014-04-14 高频传输装置

Country Status (4)

Country Link
US (1) US9735456B2 (zh)
JP (1) JP6238175B2 (zh)
CN (1) CN105190992B (zh)
WO (1) WO2014171125A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103403957B (zh) * 2011-11-01 2016-03-02 松下电器产业株式会社 共振耦合器
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
JP6528241B2 (ja) * 2014-08-28 2019-06-12 パナソニックＩｐマネジメント株式会社 共鳴結合器、及び、伝送装置
US10153531B2 (en) * 2015-09-07 2018-12-11 Vayyar Imaging Ltd. Multilayer microwave filter
WO2017111910A1 (en) 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
US9972587B2 (en) * 2016-03-02 2018-05-15 Panasonic Intellectual Property Management Co., Ltd. Signal transmission device using electromagnetic resonance coupler
JP6659519B2 (ja) * 2016-11-02 2020-03-04 株式会社東芝 アンテナ装置
JP6715208B2 (ja) * 2017-03-29 2020-07-01 パナソニック株式会社 電磁共鳴結合器及びこれを用いたゲート駆動回路、信号伝送装置
CN108878380B (zh) * 2017-05-16 2022-01-21 三星电机株式会社 扇出型电子器件封装件
JP7043187B2 (ja) * 2017-06-14 2022-03-29 矢崎総業株式会社 シールド部材及び電力伝送ユニット
US10928484B2 (en) * 2017-09-01 2021-02-23 Gardenia Industrial Limited Directional radar transmitting and receiving system
US10200092B1 (en) * 2017-09-28 2019-02-05 Apple Inc. Electronic device having multiple antennas with shared structures for near-field communications and non-near-field communications
US10965155B2 (en) * 2017-10-06 2021-03-30 Sew-Eurodrive Gmbh & Co. Kg System for non-contact transmission of electrical energy to a mobile part
CN110098156B (zh) * 2018-01-29 2023-04-18 光宝新加坡有限公司 用于电容耦合隔离器的电容耦合封装结构
WO2019193793A1 (ja) * 2018-04-06 2019-10-10 パナソニックＩｐマネジメント株式会社 アンテナ装置及び電気機器
US11152975B2 (en) 2019-10-16 2021-10-19 Analog Devices International Unlimited Company High frequency galvanic isolators
JP7332775B2 (ja) * 2020-03-19 2023-08-23 株式会社東芝 アイソレータ
WO2021199185A1 (ja) * 2020-03-30 2021-10-07 パナソニックＩｐマネジメント株式会社 絶縁型共振器、多層プリント基板および無線電力伝送装置
CN111478455B (zh) * 2020-04-14 2022-07-01 上海卡珀林智能科技有限公司 接收端调控的正交模式追踪系统及方法
CN116114143A (zh) * 2020-07-17 2023-05-12 Lg电子株式会社 无线电力发送设备
CN112563699B (zh) * 2021-02-25 2021-05-11 成都频岢微电子有限公司 基于多层pcb结构的小型化螺旋形可表面贴装带通滤波器
US11711894B1 (en) 2022-02-03 2023-07-25 Analog Devices International Unlimited Company Capacitively coupled resonators for high frequency galvanic isolators
CN115378468B (zh) * 2022-09-17 2024-08-06 德氪微电子(深圳)有限公司 一种毫米波隔离装置
CN117976632B (zh) * 2024-04-02 2024-07-12 中国电子科技集团公司第二十九研究所 一种射频芯片垂直互联结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153531A1 (ja) * 2011-05-11 2012-11-15 パナソニック株式会社 電磁共鳴結合器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004100473A2 (en) * 2003-04-30 2004-11-18 Analog Devices, Inc. Signal isolators using micro-transformers
JP2007096585A (ja) * 2005-09-28 2007-04-12 Renesas Technology Corp 高周波電力増幅用電子部品
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
JP4835334B2 (ja) * 2006-09-06 2011-12-14 国立大学法人徳島大学 高周波信号伝送装置
WO2010113383A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 半導体装置
JP5312201B2 (ja) 2009-06-01 2013-10-09 三菱電機株式会社 高耐圧平面トランス
JP5692698B2 (ja) * 2009-10-14 2015-04-01 株式会社クリエイティブ テクノロジー 静電チャック用の高電圧発生装置
IT1404038B1 (it) * 2010-12-29 2013-11-08 St Microelectronics Srl Dispositivo elettronico a semiconduttore provvisto di un elemento isolatore galvanico integrato, e relativo procedimento di assemblaggio
CN103339825B (zh) * 2011-05-11 2015-12-23 松下电器产业株式会社 电磁共振耦合器
CN103403957B (zh) 2011-11-01 2016-03-02 松下电器产业株式会社 共振耦合器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153531A1 (ja) * 2011-05-11 2012-11-15 パナソニック株式会社 電磁共鳴結合器

Also Published As

Publication number Publication date
WO2014171125A1 (ja) 2014-10-23
CN105190992A (zh) 2015-12-23
JPWO2014171125A1 (ja) 2017-02-16
US20160072167A1 (en) 2016-03-10
US9735456B2 (en) 2017-08-15
JP6238175B2 (ja) 2017-11-29

Similar Documents

Publication Publication Date Title
CN105190992B (zh) 高频传输装置
US7498907B2 (en) Transmission line substrate and semiconductor package
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
EP1307078B1 (en) High frequency circuit module
JP3734807B2 (ja) 電子部品モジュール
CN103367269B (zh) 用于射频应用的隔离混合基板
JP6512547B2 (ja) 電磁共鳴結合器、および、伝送装置
TW201436362A (zh) 具有天線之半導體結構
US9698482B2 (en) Antenna device
US10403540B2 (en) Integrated circuit
CN107611116B (zh) 集成电路
JP2016502262A (ja) 電子装置及びランド・グリッド・アレイモジュール
US6975029B2 (en) Antenna-incorporated semiconductor device
TWI403097B (zh) High frequency module and trusted device
JP6244958B2 (ja) 半導体装置
JP2011187812A (ja) 高周波モジュール
US20180033736A1 (en) Semiconductor device packages
CN106410407A (zh) 一种具有电磁屏蔽的天线装置
CN212628559U (zh) 一种满足超高频射频信号要求的pcb过孔结构
JP2010272585A (ja) フリップチップ実装構造
US10172230B1 (en) Surface mount technology device
US20210328335A1 (en) Antenna, array antenna, and wireless communication device
WO2021079782A1 (ja) 絶縁伝送装置
KR101535914B1 (ko) 전자파 차폐 구조를 갖는 반도체 패키지, 회로 모듈 및 이를 포함하는 회로 시스템
CN108966480B (zh) 高频系统、通信链路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180209