CN117976632B - 一种射频芯片垂直互联结构及其制作方法 - Google Patents
一种射频芯片垂直互联结构及其制作方法 Download PDFInfo
- Publication number
- CN117976632B CN117976632B CN202410391553.8A CN202410391553A CN117976632B CN 117976632 B CN117976632 B CN 117976632B CN 202410391553 A CN202410391553 A CN 202410391553A CN 117976632 B CN117976632 B CN 117976632B
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- pad
- frequency signal
- metal
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 66
- 229910052751 metal Inorganic materials 0.000 claims abstract description 66
- 230000008054 signal transmission Effects 0.000 claims abstract description 64
- 230000005570 vertical transmission Effects 0.000 claims abstract description 14
- 230000000149 penetrating effect Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 29
- 238000009713 electroplating Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 claims description 4
- 238000013461 design Methods 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 3
- 238000003780 insertion Methods 0.000 abstract description 3
- 230000037431 insertion Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010931 gold Substances 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 239000012188 paraffin wax Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
- H01L2223/6622—Coaxial feed-throughs in active or passive substrates
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请的实施例提供了一种射频芯片垂直互联结构及其制作方法，涉及半导体领域。所述结构包括：芯片本体，所述芯片本体上设置有直流信号热过孔结构、接地背孔结构以及射频信号垂直传输结构；其中，所述射频信号垂直传输结构包括环状接地屏蔽结构和射频信号传输结构，所述环状接地屏蔽结构与所述射频信号传输结构同轴布置且不互相接触；所述环状接地屏蔽结构包括环状接地屏蔽结构正面PAD和环状接地屏蔽结构背面PAD，所述环状接地屏蔽结构正面PAD和所述环状接地屏蔽结构背面PAD通过贯穿所述芯片本体的金属通孔连接。申请的技术方案解决了热过孔在传输射频信号时存在的插损大、频带内增益陷坑和信号泄露等技术问题。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种射频芯片垂直互联结构以及一种射频芯片垂直互联结构的制作方法。
背景技术
现代军事电子装备和民用通信系统的发展对射频系统提出了微型化、多功能、可重构的需求，射频系统功能复杂度日益提升。射频集成技术正从传统的混合集成技术或多芯片组件技术向芯片化的系统级封装技术（System In Package, SIP）快速发展。传统的针对射频芯片的引线互连技术由于寄生大、损耗高、布置不够灵活已经越来越难适应现代射频微系统的发展要求。
近年来，基于无引线互连的先进互连技术发展势头迅猛，芯片倒装集成、芯片埋置与扇出以及三维堆叠等技术是目前主流和最重要的先进封装技术。为了适应三维堆叠对射频芯片射频信号接口和直流供电接口的新要求，产生了在射频芯片正背面制作铜柱凸点或者金球用于与外界连通的技术形态，而在射频芯片内部则采用热过孔技术作为射频信号和直流信号的垂直互联方式。
热过孔技术是射频芯片背面接地通孔的一种演变形式，其技术特点主要包括以下两点：一是与芯片正面PAD连通，二是在芯片背面制作孤岛结构，与大面积接地的金属面断开。在孤岛结构内部可以制作铜柱凸点或者金球，即可实现与外界信号互连。从芯片加工制作的角度来看，热过孔技术不失为一种简单可行的方式，加工工艺与芯片制作工艺完全兼容并且技术难度较低。
如果仅用作射频芯片中直流信号的垂直传输，热过孔技术是非常合适的。然而，由于没有信号屏蔽结构，热过孔技术在传输射频信号时会存在以下不足：一是芯片本体材料的介电常数较大，如GaAs相对介电常数为12，InP相对介电常数为10.8，SiC相对介电常数为9.6，信号传输插损较大；二是信号在部分频带内可能会发生增益陷坑现象；三是信号泄漏较大，可能会导致射频链路的互扰和自激。上述不足在毫米波频段和大功率应用时将表现得越发明显，将会大大制约毫米波和大功率射频芯片在异质异构三维集成领域的应用。
发明内容
本申请的实施例提供了一种射频芯片垂直互联结构以及一种射频芯片垂直互联结构的制作方法，以解决热过孔在传输射频信号时存在的插损大、频带内增益陷坑和信号泄露等技术问题。为芯片内射频信号垂直传输提供一种覆盖频段更宽、传输功率更高、抗干扰能力更强的解决方案。
本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
根据本申请实施例的第一方面，提供了一种射频芯片垂直互联结构，包括：
芯片本体，所述芯片本体上设置有直流信号热过孔结构、接地背孔结构以及射频信号垂直传输结构；
其中，所述射频信号垂直传输结构包括环状接地屏蔽结构和射频信号传输结构，所述环状接地屏蔽结构与所述射频信号传输结构同轴布置且不互相接触；
所述环状接地屏蔽结构包括环状接地屏蔽结构正面PAD和环状接地屏蔽结构背面PAD，所述环状接地屏蔽结构正面PAD和所述环状接地屏蔽结构背面PAD通过贯穿所述芯片本体的金属通孔连接。
在本申请的一些实施例中，基于前述方案，所述射频信号传输结构包括射频信号传输结构正面PAD、正面互连引线、射频信号传输结构背面PAD和背面互连引线；
所述正面互连引线与所述射频信号传输结构正面PAD连接；
所述背面互连引线与所述射频信号传输结构背面PAD连接；
所述射频信号传输结构正面PAD通过金属通孔与所述射频信号传输结构背面PAD连通。
在本申请的一些实施例中，基于前述方案，所述射频信号传输结构为孤岛结构。
在本申请的一些实施例中，基于前述方案，所述芯片本体包括衬底和外延层。
在本申请的一些实施例中，基于前述方案，所述芯片本体采用GaAs、InP或者SiC材料制成。
在本申请的一些实施例中，基于前述方案，所述环状接地屏蔽结构正面PAD和所述环状接地屏蔽结构背面PAD均为圆环状。
根据本申请实施例的第二方面，提供了一种射频芯片垂直互联结构的制作方法，包括：
在正面工艺阶段，通过金属布线层在芯片本体上制作出直流信号热过孔结构、接地背孔结构、环状接地屏蔽结构和射频信号传输结构各自的PAD；
在完成正面工艺后，将芯片本体反扣键合至载片并经研磨减薄后进入背面通孔刻蚀阶段；
结合版图设计制作刻蚀掩膜，刻蚀芯片本体直至接触到正面工艺阶段制作出的PAD；
制作与正面工艺阶段制作出的PAD连通的金属化通孔；
通过腐蚀在芯片本体背面制作出孤岛结构。
在本申请的一些实施例中，基于前述方案，所述金属布线层包括至少两层金属；
所述至少两层金属至少包括第一层金属和第二层金属；
所述第一层金属为采用电子束蒸发制作的金属叠层；
所述第二层金属为采用电镀或蒸镀制作的Au层。
在本申请的一些实施例中，基于前述方案，所述刻蚀掩膜为光刻胶、介质或金属。
在本申请的一些实施例中，基于前述方案，所述将芯片本体反扣键合至载片，包括：
采用专用键合材料将完成正面工艺的晶圆反扣后与载片紧密贴合。
本申请的技术方案，通过接地屏蔽结构、芯片材料本体和信号传输芯线共同构成一组类同轴射频传输结构，可以有效改善传统热过孔结构中信号泄露、频带增益陷坑、串扰自激等问题；本技术方案特别适合高频大功率应用，因为在以上领域热过孔的缺点将被显著放大；本技术方案不引入额外工艺步骤，仅需在芯片版图设计时作适当布置即可，不额外增加芯片制造成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示出了根据本申请一个实施例的一种射频芯片垂直互联结构的正视图；
图2示出了根据本申请一个实施例的一种射频芯片垂直互联结构的背视图；
图3示出了根据本申请一个实施例的一种射频芯片垂直互联结构的剖视图；
图4示出了根据本申请一个实施例的一种射频芯片垂直互联结构制作方法流程中的正面工艺阶段制作示意图；
图5示出了根据本申请一个实施例的一种射频芯片垂直互联结构制作方法流程中的键合示意图；
图6示出了根据本申请一个实施例的一种射频芯片垂直互联结构制作方法流程中的制作刻蚀掩膜示意图；
图7示出了根据本申请一个实施例的一种射频芯片垂直互联结构制作方法流程中的刻蚀芯片本体示意图；
图8示出了根据本申请一个实施例的一种射频芯片垂直互联结构制作方法流程中的去除刻蚀掩膜示意图；
图9示出了根据本申请一个实施例的一种射频芯片垂直互联结构制作方法流程中的孔金属化示意图；
图10示出了根据本申请一个实施例的一种射频芯片垂直互联结构制作方法流程中的制作孤岛结构示意图；
图11示出了根据本申请一个实施例的一种射频芯片垂直互联结构制作方法流程中的解键合示意图。
附图标记说明
1、射频信号传输结构正面PAD；2、直流信号热过孔正面PAD；3、接地背孔正面PAD；4、晶体管；5、环状接地屏蔽结构正面PAD；6、正面互连引线；7、外延层；8、衬底；9、键合材料；10、载片；11、刻蚀掩膜；12、金属化通孔；101、射频信号传输结构背面PAD；102、背面互连引线；201、直流信号热过孔背面PAD；301、接地背孔；501、环状接地屏蔽结构背面PAD。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本申请将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。
需要说明的是：在本文中提及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
需要注意的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的对象在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在图示或描述的那些以外的顺序实施。
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面将结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
为解决现有技术中存在的技术问题，本申请实施例提出一种射频芯片垂直互联结构及其制作方法，通过在芯片制作时增加环状接地屏蔽结构，有效防止射频信号的泄露与串扰，提高信号传输质量，降低射频链路自激风险，有效拓展工作频段和传输功率的等级。需要特别指出的是，本发明从芯片前道加工制造角度出发，目的是提供一种可靠、可行且便捷的射频芯片内垂直传输方案，与当前业界在后道封装或者转接板上制作的射频互联结构从属于不同的技术领域，相应的结构特征和制作方法存在显著差异。
参见图1，示出了根据本申请一个实施例的一种射频芯片垂直互联结构的正视图。
参见图2，示出了根据本申请一个实施例的一种射频芯片垂直互联结构的背视图。
参见图3，示出了根据本申请一个实施例的一种射频芯片垂直互联结构的剖视图。
如图1至图3所示，展示了一种射频芯片垂直互联结构，包括：
芯片本体，所述芯片本体上设置有直流信号热过孔结构、接地背孔结构以及射频信号垂直传输结构；
其中，所述射频信号垂直传输结构包括环状接地屏蔽结构和射频信号传输结构，所述环状接地屏蔽结构与所述射频信号传输结构同轴布置且不互相接触；
所述环状接地屏蔽结构包括环状接地屏蔽结构正面PAD和环状接地屏蔽结构背面PAD，所述环状接地屏蔽结构正面PAD和所述环状接地屏蔽结构背面PAD通过贯穿所述芯片本体的金属通孔连接。
需要说明的是，在本申请实施例中，PAD是指连接芯片内部和芯片封装的接口。
需要说明的是，在本申请实施例中，所述射频芯片为基于GaAs pHEMT、GaAs HBT、InP HEMT、InP HBT或GaN HEMT工艺制作的微波单片集成电路。
需要说明的是，在本申请实施例中，所述芯片本体材料为GaAs、InP、SiC等。
可以理解的是，环状接地屏蔽结构与射频信号传输结构互相不接触是指，环状接地屏蔽结构与射频信号传输结构之间设置有间隔层，该间隔层可以直接在芯片本体上制作构成，也可以通过将环状接地屏蔽结构与射频信号传输结构之间挖空，然后由其他与芯片本体材料具有相同功能的材料填充在环状接地屏蔽结构与射频信号传输结构之间构成。
示例性的，参见图1，芯片本体的正面设置有射频信号传输结构正面PAD 1，直流信号热过孔正面PAD 2，接地背孔正面PAD 3，晶体管4，环状接地屏蔽结构正面PAD 5，正面互连引线6。其余构成射频芯片的其它要素，如：电容、电感、电阻、传输线等因与阐述本发明关系不大，图中未示出。
示例性的，参见图2，芯片本体的背面设置有射频信号传输结构背面PAD 101，背面互连引线102，直流信号热过孔背面PAD 201，接地背孔301，环状接地屏蔽结构背面PAD501。
在一些可行的实施例中，基于前述方案，所述射频信号传输结构包括射频信号传输结构正面PAD、正面互连引线、射频信号传输结构背面PAD和背面互连引线；
所述正面互连引线与所述射频信号传输结构正面PAD连接；
所述背面互连引线与所述射频信号传输结构背面PAD连接；
所述射频信号传输结构正面PAD通过金属通孔与所述射频信号传输结构背面PAD连通。
示例性的，参见图3，芯片本体上设置有两个射频信号垂直传输结构A，射频信号垂直传输结构A包括：环状接地屏蔽结构和射频信号传输结构，具体包括：射频信号传输结构正面PAD 1，环状接地屏蔽结构正面PAD 5，芯片本体（外延层7和衬底8），金属化通孔12，射频信号传输结构背面PAD 101，环状接地屏蔽结构背面PAD 501。其中，环状接地屏蔽结构和射频信号传输结构呈同轴布置。参见图3，可以明显看出，环状接地屏蔽结构和射频信号传输结构之间存在一个间隔层将二者间隔开来，以保证二者不接触，使得环状接地屏蔽结构起到信号屏蔽的作用。
射频信号传输结构背面PAD直径为20-60μm，正面PAD在背面PAD基础上单边外扩5-10μm；环状接地屏蔽结构背面PAD宽度为20-60μm，与射频信号传输结构中间间隔宽度为20-60μm，环状接地屏蔽结构正面PAD在背面PAD基础上单边外扩5-10μm。
芯片本体上还设置有直流信号热过孔结构B，包括：直流信号热过孔正面PAD 2和直流信号热过孔背面PAD 201。
从图中可以看出，直流信号热过孔正面PAD 2和直流信号热过孔背面PAD 201通过金属化通孔连接。
芯片本体上还设置有接地背孔结构C，包括：接地背孔正面PAD 3和接地背孔301。
从图中可以看出，接地背孔正面PAD 3和接地背孔301通过金属化通孔连接。
在一些可行的实施例中，基于前述方案，所述射频信号传输结构为孤岛结构。
需要说明的是，在本申请实施例中，所述射频信号传输结构与传统的背面通孔工艺兼容，区别在于本申请实施例中的射频信号传输结构为孤岛结构，不与背面大面积接地区域互连，利用其来实现芯片内射频信号在正背面的垂直传输。
在本申请实施例中，所述射频信号传输结构直径为20-60μm，四周环绕接地屏蔽结构，呈同轴配置。其正面PAD在芯线外形基础上单边外扩5-10μm，与环状接地屏蔽结构正面PAD中间间隔宽度为20-60μm。
在一些可行的实施例中，基于前述方案，所述环状接地屏蔽结构正面PAD和所述环状接地屏蔽结构背面PAD均为圆环状。
需要说明的是，在本申请实施例中，所述环状接地屏蔽结构包括正面金属PAD、背面金属PAD以及与两者连通的贯穿芯片本体材料的金属通孔，整体接地处理。正面金属PAD和背面金属PAD均为圆环状设置，在版图设计时正面金属PAD完全包含背面金属PAD图形，且单边外扩距离为5-10μm，背面环状金属PAD宽度为20-60μm。正面环状金属PAD闭合角度≥270°，豁口处用于射频信号传输结构在芯片表面走线用，也可完全闭合，射频信号传输结构通过介质桥或者空气桥进行跨接。
基于相同的发明构思，本申请实施例还提供一种射频芯片垂直互联结构的制作方法，包括步骤A至步骤E。
步骤A，在正面工艺阶段，通过金属布线层在芯片本体上制作出直流信号热过孔结构、接地背孔结构、环状接地屏蔽结构和射频信号传输结构各自的PAD。
步骤B，在完成正面工艺后，将芯片本体反扣键合至载片并经研磨减薄后进入背面通孔刻蚀阶段。
步骤C，结合版图设计制作刻蚀掩膜，刻蚀芯片本体直至接触到正面工艺阶段制作出的PAD。
步骤D，制作与正面工艺阶段制作出的PAD连通的金属化通孔。
步骤E，通过腐蚀在芯片本体背面制作出孤岛结构。
在一些可行的实施例中，基于前述方案，所述金属布线层包括至少两层金属；
所述至少两层金属至少包括第一层金属和第二层金属；
所述第一层金属为采用电子束蒸发制作的金属叠层；
所述第二层金属为采用电镀或蒸镀制作的Au层。
示例性的，第一层金属采用电子束蒸发制作Ti/X/Au/X/Au/X/Au（X为Ni、Pt、Mo等）金属叠层结构，总厚度为1-2μm；第二层金属采用电镀或蒸镀制作Au，厚度为4-6μm，种子层为采用溅射制作的Ti/Au或TiW/Au，厚度分别为20-50nm/100-400nm。当环状接地屏蔽结构设置为开口结构时，其正面PAD、射频信号传输结构正面PAD和互连引线均采用两层金属制作；当环状接地屏蔽结构设置为闭合结构时，除射频信号传输结构互连引线桥接跨越的位置采用第一层金属制作外，其余均采用两层金属制作，射频信号传输结构正面PAD采用两层金属制作，互连引线采用第二层金属制作。
在一些可行的实施例中，基于前述方案，步骤B中所述键合为采用专用键合材料将完成正面工艺的晶圆反扣后与载片紧密贴合。键合材料包括HT10.10、石蜡等，厚度不低于10μm；载片为圆片且直径超出晶圆0-10mm，其材质为碳化硅、蓝宝石、定制高透玻璃等。
在一些可行的实施例中，基于前述方案，步骤C中所述刻蚀掩膜根据芯片本体材料的差别可以是光刻胶、介质或金属，但应确保和本体材料的刻蚀选择比优于1:10。掩膜制作方式包括旋涂光刻胶、化学气相沉积、物理气相沉积以及电镀，但应与键合材料兼容，不得破坏键合材料。
在一些可行的实施例中，基于前述方案，步骤C所述刻蚀为感应耦合等离子刻蚀（ICP-RIE），根据芯片本体材料差别选择不同的刻蚀菜单，包括：刻蚀气体组成与流量配比、ICP功率、偏置功率、腔体压力、刻蚀时间等。特别地，刻蚀GaAs宜采用Cl基气体，刻蚀时的ICP和偏置功率均不必设置过高，而刻蚀SiC则宜采用F基气体，刻蚀时的ICP和偏置功率均设置为较高值。通过工艺优化，控制刻蚀通孔侧壁角度为83-87°，便于后续通孔金属化时种子层金属沿孔壁附着。
在一些可行的实施例中，基于前述方案，步骤C中所述刻蚀直至接触正面PAD可通过控制时间实现，前提是对刻蚀速率的工艺过程控制达到较高水准，确保刻蚀速率稳定一致。优选通过终点监测系统控制，当芯片本体材料刻蚀完后，可以抓取某些元素出现显著下降或上升来判断到达刻蚀目标界面，即可自行停止刻蚀过程。
在一些可行的实施例中，基于前述方案，步骤D中所述金属化通孔为Au，采用电镀方式制作，厚度为5-8μm。电镀种子层金属为采用溅射工艺制作的Ti/Au或TiW/Au，厚度为20-50nm/100-400nm。
在一些可行的实施例中，基于前述方案，步骤E所述孤岛结构是指将用于传输射频信号的金属芯线及其附属结构通过腐蚀的方式与大面积接地面断开。用于传输直流信号的金属芯线采取同样设置。
下面提供一个具体的制作过程，如图4至图11所示。
图4所示步骤为在正面工艺阶段，通过金属布线层制作出射频信号传输结构正面PAD 1，直流信号热过孔正面PAD 2，接地背孔正面PAD 3，环状接地屏蔽结构正面PAD。
图5所示步骤为完成正面工艺后，将晶圆倒扣后通过键合材料9与载片10紧密键合在一起，通过研磨将衬底8减薄至50-100μm厚度。键合材料9可以是HT10.10或石蜡等，载片10可以是碳化硅、蓝宝石或高透玻璃等。
图6所示步骤为在晶圆背面制作刻蚀掩膜11。针对不同的衬底8材料类型，刻蚀掩膜可以是光刻胶、介质或金属，但应确保和本体材料的刻蚀选择比优于1:10。掩膜制作方式包括旋涂光刻胶、化学气相沉积、物理气相沉积以及电镀，但应与键合材料9兼容，不得破坏键合材料9。
图7所示步骤为刻蚀芯片本体材料（含衬底8和外延层7）直至接触到正面PAD。特别地，如芯片本体材料为SiC基GaN，需要分别在F基和Cl基气体氛围中刻蚀SiC和GaN，其余如GaAs和InP本体材料则只需要在Cl基气体氛围中刻蚀即可。刻蚀采用ICP-RIE设备，工艺菜单中如ICP功率、偏置功率、腔体压力、气体组分及流量等关键参数需要经过特别优化，以提高刻蚀选择比和形成83-87°的刻蚀剖面角度，便于后续孔金属化时种子层金属沿孔侧壁完整附着。刻蚀过程通过工艺时间控制，优选通过终点监测系统控制。
图8所示步骤为去除刻蚀掩膜。光刻胶采用去胶液浸泡去除，介质采用湿法腐蚀去除，金属采用对应的专用腐蚀液湿法腐蚀去除。
图9所示步骤为孔金属化。孔金属化之前需要对孔底和孔壁附着的刻蚀副产物进行清洗去除。清洗过程一般选用专用酸性溶液，必要时辅以轻微短时超声清洗。孔金属化采用电镀的方式，种子层金属为Ti/Au或TiW/Au，厚度为20-50nm/100-400nm，采用溅射工艺制作，孔金属化材料为Au，厚度5-8μm。
图10所示步骤为通过湿法腐蚀在芯片背面制作出孤岛结构。包括：射频信号传输结构背面PAD 101和直流信号热过孔背面PAD 201。通过光刻胶曝光显影获得腐蚀窗口，依次采用KI:I2腐蚀液腐蚀Au，采用稀释的HF或者40-50℃的H2O2分别腐蚀Ti或TiW。
图11所示步骤为解键合，通过去除键合材料将晶圆和载片分离。
本领域技术人员在考虑说明书及实践这里公开的实施方式后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (9)
1.一种射频芯片垂直互联结构，其特征在于，包括：
芯片本体，所述芯片本体上设置有直流信号热过孔结构、接地背孔结构以及射频信号垂直传输结构；
其中，所述射频信号垂直传输结构包括环状接地屏蔽结构和射频信号传输结构，所述环状接地屏蔽结构与所述射频信号传输结构同轴布置且不互相接触；
所述环状接地屏蔽结构包括环状接地屏蔽结构正面PAD和环状接地屏蔽结构背面PAD，所述环状接地屏蔽结构正面PAD和所述环状接地屏蔽结构背面PAD通过贯穿所述芯片本体的金属通孔连接；
所述射频信号传输结构包括射频信号传输结构正面PAD、正面互连引线、射频信号传输结构背面PAD和背面互连引线；
所述正面互连引线与所述射频信号传输结构正面PAD连接；
所述背面互连引线与所述射频信号传输结构背面PAD连接；
所述射频信号传输结构正面PAD通过金属通孔与所述射频信号传输结构背面PAD连通。
2.根据权利要求1所述的射频芯片垂直互联结构，其特征在于，所述射频信号传输结构为孤岛结构。
3.根据权利要求1所述的射频芯片垂直互联结构，其特征在于，所述芯片本体包括衬底和外延层。
4.根据权利要求1所述的射频芯片垂直互联结构，其特征在于，所述芯片本体采用GaAs、InP或者SiC材料制成。
5.根据权利要求1所述的射频芯片垂直互联结构，其特征在于，所述环状接地屏蔽结构正面PAD和所述环状接地屏蔽结构背面PAD均为圆环状。
6.一种如权利要求1-5中任一项所述的射频芯片垂直互联结构的制作方法，其特征在于，包括：
在正面工艺阶段，通过金属布线层在芯片本体上制作出直流信号热过孔结构、接地背孔结构、环状接地屏蔽结构和射频信号传输结构各自的PAD；
在完成正面工艺后，将芯片本体反扣键合至载片并经研磨减薄后进入背面通孔刻蚀阶段；
结合版图设计制作刻蚀掩膜，刻蚀芯片本体直至接触到正面工艺阶段制作出的PAD；
制作与正面工艺阶段制作出的PAD连通的金属化通孔；
通过腐蚀在芯片本体背面制作出孤岛结构。
7.根据权利要求6所述的方法，其特征在于，所述金属布线层包括至少两层金属；
所述至少两层金属至少包括第一层金属和第二层金属；
所述第一层金属为采用电子束蒸发制作的金属叠层；
所述第二层金属为采用电镀或蒸镀制作的Au层。
8.根据权利要求6所述的方法，其特征在于，所述刻蚀掩膜为光刻胶、介质或金属。
9.根据权利要求6所述的方法，其特征在于，所述将芯片本体反扣键合至载片，包括：
采用专用键合材料将完成正面工艺的晶圆反扣后与载片紧密贴合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410391553.8A CN117976632B (zh) | 2024-04-02 | 2024-04-02 | 一种射频芯片垂直互联结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410391553.8A CN117976632B (zh) | 2024-04-02 | 2024-04-02 | 一种射频芯片垂直互联结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117976632A CN117976632A (zh) | 2024-05-03 |
| CN117976632B true CN117976632B (zh) | 2024-07-12 |
Family
ID=90851860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410391553.8A Active CN117976632B (zh) | 2024-04-02 | 2024-04-02 | 一种射频芯片垂直互联结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117976632B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103700595A (zh) * | 2013-12-17 | 2014-04-02 | 中国电子科技集团公司第五十八研究所 | 一种晶圆级高深宽比tsv封装基板制备方法 |
| CN105190992A (zh) * | 2013-04-15 | 2015-12-23 | 松下知识产权经营株式会社 | 电磁共振耦合器以及高频传输装置 |
| CN114759015A (zh) * | 2022-03-02 | 2022-07-15 | 中国电子科技集团公司第二十九研究所 | 一种大功率射频芯片三维堆叠集成结构及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102456671A (zh) * | 2010-10-25 | 2012-05-16 | 上海华虹Nec电子有限公司 | 射频单芯片系统中的屏蔽环结构 |
| CN103137609B (zh) * | 2013-03-04 | 2015-12-09 | 华进半导体封装先导技术研发中心有限公司 | 带有电磁屏蔽结构的集成电路封装结构 |
| CN103311141B (zh) * | 2013-07-05 | 2016-01-20 | 北京理工大学 | 一种同轴垂直互连导电体的制作方法 |
| CN110010546B (zh) * | 2018-12-25 | 2021-01-05 | 浙江集迈科微电子有限公司 | 一种竖立放置射频模块的相变散热结构的制作工艺 |
| CN109803523B (zh) * | 2019-02-23 | 2021-01-29 | 华为技术有限公司 | 一种封装屏蔽结构及电子设备 |
| CN112038319A (zh) * | 2020-07-27 | 2020-12-04 | 中国电子科技集团公司第十三研究所 | 基于htcc工艺的三维垂直互联结构及其制备方法 |
| CN112086371B (zh) * | 2020-08-19 | 2023-03-14 | 中国电子科技集团公司第二十九研究所 | 宽带射频板级互连集成方法、结构及装置 |
| CN113192935B (zh) * | 2021-04-30 | 2023-04-07 | 苏州汉天下电子有限公司 | 一种半导体封装结构以及半导体封装方法 |
| CN117501442A (zh) * | 2021-10-12 | 2024-02-02 | 华为技术有限公司 | 一种封装结构、电路板组件及电子设备 |
| CN114334919A (zh) * | 2021-12-29 | 2022-04-12 | 中国工程物理研究院电子工程研究所 | 一种基于晶圆级封装工艺的波导过渡结构 |
| CN115842014A (zh) * | 2022-11-29 | 2023-03-24 | 中国电子科技集团公司第三十八研究所 | 一种玻璃基射频前端结构及其制备工艺 |
-
2024
- 2024-04-02 CN CN202410391553.8A patent/CN117976632B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105190992A (zh) * | 2013-04-15 | 2015-12-23 | 松下知识产权经营株式会社 | 电磁共振耦合器以及高频传输装置 |
| CN103700595A (zh) * | 2013-12-17 | 2014-04-02 | 中国电子科技集团公司第五十八研究所 | 一种晶圆级高深宽比tsv封装基板制备方法 |
| CN114759015A (zh) * | 2022-03-02 | 2022-07-15 | 中国电子科技集团公司第二十九研究所 | 一种大功率射频芯片三维堆叠集成结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117976632A (zh) | 2024-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102049724B1 (ko) | 반도체 장치 | |
| KR100527232B1 (ko) | 반도체 구조물의 제조 방법 | |
| JP5763704B2 (ja) | 半導体集積回路 | |
| US8686543B2 (en) | 3D chip package with shielded structures | |
| TWI540786B (zh) | 形成具有整合被動元件之定向射頻耦合器以用於額外的射頻訊號處理之半導體裝置和方法 | |
| TWI601376B (zh) | 功率放大器模組，包括相關之系統、裝置及方法 | |
| US8022557B2 (en) | Near chip scale semiconductor packages | |
| US8283764B2 (en) | Microelectronic assembly with an embedded waveguide adapter and method for forming the same | |
| US9508652B1 (en) | Direct IC-to-package wafer level packaging with integrated thermal heat spreaders | |
| CN101622700B (zh) | 利用电镀的导电过孔形成 | |
| CN105846841A (zh) | 硅基三维立体集成接收前端 | |
| CN108400123A (zh) | 晶圆级异质集成高频系统及其制作方法 | |
| JP2021064782A (ja) | チップのパッケージング方法及びパッケージング構成 | |
| CN103745969B (zh) | 光通讯互联txv 3d集成封装及封装方法 | |
| WO2014058783A1 (en) | Improved mixer fabrication technique and system using the same | |
| CN117976632B (zh) | 一种射频芯片垂直互联结构及其制作方法 | |
| CN114496812A (zh) | 功率半导体器件及其制备方法和射频功率放大器 | |
| CN117352510A (zh) | 一种射频前端集成芯片及其制造方法 | |
| WO2019033608A1 (zh) | 雷达组件封装体及其制造方法 | |
| CN112530874A (zh) | 一种三维晶圆集成结构及其制备方法、电子设备 | |
| CN111987003B (zh) | 实现GaAs芯片电磁屏蔽功能的封装的方法及GaAs芯片 | |
| KR20050112465A (ko) | 모듈패키지 및 그 제조방법 | |
| CN118053861A (zh) | 射频模组及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |