CN103311141B - 一种同轴垂直互连导电体的制作方法 - Google Patents

Abstract

本发明涉及一种同轴垂直互连导电体的制作方法，属于微电子集成技术领域。本发明基于圆形深孔和环形深槽的金属填充方法，一次性地实现内垂直导电体和外垂直导电体的制造，实现了同轴的垂直互连。只需要往垂直深孔和深槽结构内淀积一次绝缘层、一次粘附层以及一次金属导电层。与现有的圆形深孔方法相比，大大简化了制造流程，有效节省了制造成本；与现有的环形深槽方法相比，能有效地制造结构独立优化的内垂直导电体以及外垂直导电体。本发明所提出的同轴垂直互连制造方法，是三维集成高频/射频芯片的有效方法，在微电子集成技术领域具有广泛的应用价值。

Description

一种同轴垂直互连导电体的制作方法

技术领域

本发明涉及一种同轴垂直互连导电体的制作方法，属于微电子集成技术领域。

背景技术

在过去几十年，集成电路规模遵循着摩尔定律，即每18个月翻一番的速度，不断向前发展。然而，当晶体管的特征尺寸缩小到几十纳米，接近晶体管的物理极限时，继续缩小晶体管特征尺寸已经无法进一步提高集成电路的性能和功能。但是，微电子市场的应用需求仍然继续增长。从而，集成电路的发展面临严峻挑战。

为解决上述问题，三维集成技术应运而生。与传统的平面电路不同，三维集成技术利用了第三个维度，即在垂直方向上堆叠系统芯片，在不需要等比缩小晶体管特征尺寸的情况下，有效提高集成电路的集成度。另外，该技术可以集成多种材料、多种工艺及多种功能的芯片于一体，是实现高度集成微纳米系统的有效方法。通常情况下，三维集成技术主要包括以下三个工艺过程：垂直互连，圆片减薄，以及圆片校准键合。其中，垂直互连技术利用大量、长度只有几十微米长的垂直互连取代长度长达厘米的平面金属互连，大大缩短了集成芯片的互连长度，从而改善了互连的延迟和功耗损耗问题，提高了集成电路的性能。

垂直互连的制造是三维集成技术中的关键技术。垂直互连是通过在硅衬底上制造具有高深宽比的盲孔，填充导电材料如铜或钨，实现上下两层芯片之间的信号传递。然而，常规芯片通常采用电阻系数较低的硅衬底（～10Ω·cm），当高频信号通过垂直互连时，会产生较大的信号衰减，导致信号的衬底串扰和较差的射频性能。随着信号频率的升高，垂直互连密度的增加，垂直互连之间的衬底串扰成为了三维集成技术发展的一个拦路虎。为了抑制垂直互连的衬底串扰问题，人们提出了使用高电阻系数的衬底，或者使用具有隔离结构的法拉第笼。然而，高电阻系数的衬底不具有通用性，并且成本过高；隔离单元又占用额外的芯片面积，增加成本。

同轴垂直互连是解决垂直互连衬底串扰问题的有效方案，其主要由共用同一轴心的内外两层导电体以及绝缘层组成，其中，绝缘层位于两层导电体之间，内导电体用于传输高频信号，外导电体接地，把电磁场封闭在两层导体之间，提供电场屏蔽保护，降低高频信号的电磁辐射，从而，同轴垂直互连可以有效的减小信号损失，降低耦合噪声。和传统的垂直互连结构相比，同轴垂直互连的外层导体直接接地，不需要在垂直互连的四周分布额外的接地端垂直互连，有利于实现高集成密度的垂直互连技术。此外，同轴垂直互连通过圆环形的外导体完全把电磁场封闭在两层导体之间，能够更加有效地实现电磁屏蔽，有利于实现低串扰的垂直互连技术。

为了实现同轴垂直互连的制造，可以采用圆形深孔方法或环形深槽方法。深孔方法首先在衬底上刻蚀出圆形深孔，随后依次在通孔侧壁上淀积绝缘层I、粘附层I、导电层I、粘附层II、绝缘层II、粘附层III、和导电层II；接着，需要依次去除衬底表面的导电层II、粘附层III、绝缘层II、粘附层II、导电层I和粘附层I，实现内、外两层导电体同轴的垂直互连结构。可见，圆形深孔方法需要经历多次的材料淀积以及去除过程，制造过程十分复杂，并且制造成本高。环形深槽方法首先在衬底上刻蚀出环形的深槽，随后，依次在环形深槽的内外侧壁上同时淀积绝缘层1、粘附层、导电层以及绝缘层2；接着，去除衬底表面的绝缘层2、导电层、粘附层，形成同轴垂直互连结构。与圆形深孔方法相比，环形深槽方法的制造过程较简单，只需要淀积一次粘附层和导电层，大大节省了制造时间；然而，环形深槽方法采用相同的工艺方法同时制造内、外导电体，导致同轴垂直互连的内、外导电体具有相同的厚度，无法单独优化控制。由于同轴垂直互连的内、外导电体用于不同的信号传输，内导电体用于高频信号的传输，直径较大的内导电体有利于降低信号的延时，改善同轴垂直互连的电学性能；但是，外导电体用于接地作为屏蔽端，宽度较小即可，并且宽度较小的外导电体有利于实现高密度地在芯片上集成垂直互连。可见，环形深槽方法难以制造出性能优良的共轴垂直互连结构。

发明内容

本发明为解决共轴垂直互连制造过程复杂以及内外导电体无法单独优化控制的问题，提供一种同轴垂直互连导电体的制作方法，通过刻蚀同轴的圆形深孔和环形深槽分别制造内导电体和外导电体，形成相互独立的内、外导电体同轴垂直互连结构。

一种同轴垂直互连导电体的制作方法，包括如下步骤：

P01：在衬底上采用等离子体刻蚀或化学湿法刻蚀方法，形成同轴、垂直衬底上表面的圆形深孔和环形深槽结构。

所述深孔结构为圆柱形，不穿透衬底；

所述深槽结构为圆环柱形，不穿透衬底；

所述的圆柱位于圆环柱内，并且两者上表面具有相同的圆心位置，圆柱直径小于环形的内直径；

所述衬底为硅或者玻璃片或者有机材料。

P02：垂直侧壁和衬底上表面依次均匀淀积绝缘层、粘附层和导电层材料。

所述垂直侧壁包括圆柱形深孔的侧壁，以及环形深槽的内、外侧壁；

所述绝缘层、粘附层和导电层填充满深孔和深槽结构，分别形成同轴的内、外垂直导电体；

所述绝缘层的实现方法为低温二氧化硅淀积、或者化学气相淀积、或者热氧化、或者喷涂、或者旋涂方法；

所述绝缘层材料为二氧化硅、或者玻璃、或者氧化铝、或者氧氮化硅、或者氮化硅、或者高分子聚合物；

所述高分子聚合物为苯并环丁烯、或者聚酰亚胺、或者聚乙烯、或者聚二甲基硅氧烷、或者聚甲基丙烯酸甲酯、或者环氧树脂；

所述粘附层的实现方法为溅射、或者物理气相淀积、或者原子层沉积；

所述粘附层材料为钛、钽、钌、铱、钨、铬、镍、钼、氮化钛、氮化钽、钛钨、硅碳氮中的一种或多种；

所述导电层的实现方法为电镀、或者化学镀、或者溅射、或者化学气相淀积、或者物理气相淀积；

所述导电层材料为铜、铝、铁、钛、镍、钨、铂、金、银、钯、钛、钽、多晶硅、硅化钛、硅化钨、硅化钼、硅化铂和硅化钴中的一种或多种；

P03：采用化学机械抛光方法或者化学湿法刻蚀方法，依次去除衬底上表面的导电层和粘附层。

P04：在衬底上表面制造金属互连。

所述衬底上表面的金属互连与垂直导电体相连；

所述的金属互连材料为铜、铝、金、银、铂、钛、锡、铟、铋或其合金中的一种或多种；

所述金属互连的实现方法为反应离子刻蚀、或者化学湿法刻蚀、或者金属剥离、或者大马士革方法。

P05：从衬底下表面减薄衬底，直到圆形深孔或环形深槽内填充的金属导电层外露。

所述减薄的实现方法为机械研磨、反应离子刻蚀、化学湿法刻蚀、化学机械抛光中的一种或多种。

P06：在衬底下表面制造金属互连。

所述衬底下表面金属互连与垂直导电体相连；

所述的金属互连材料为铜、铝、金、银、铂、钛、锡、铟、铋或其合金中的一种或多种；

所述金属互连的实现方法为反应离子刻蚀、或者化学湿法刻蚀、或者金属剥离、或者大马士革方法。

至此，本发明的同轴垂直互连导电体制作完毕。

有益效果

本发明基于圆形深孔和环形深槽的金属填充方法，一次性地实现内垂直导电体和外垂直导电体的制造，实现了同轴的垂直互连。此制造方法，只需要往垂直深孔和深槽结构内淀积一次绝缘层、一次粘附层以及一次金属导电层。与现有的圆形深孔方法相比，本发明所提出的方法大大简化了制造流程，有效节省了制造成本；与现有的环形深槽方法相比，本发明所提出的方法可以有效地制造结构独立优化的内垂直导电体以及外垂直导电体。本发明所提出的同轴垂直互连制造方法，是三维集成高频/射频芯片的有效方法，在微电子集成技术领域具有广泛的应用价值。

附图说明

图1是本发明的一种同轴垂直互连的制作方法流程示意图；

图2是本发明实施例提供的制造有圆形深孔和环形深槽结构的衬底的示意图，其中（a）是剖面示意图，（b）是俯视示意图；

图3是本发明实施例提供在垂直结构侧面依次淀积有绝缘层、粘附层和导电层的示意图。

图4是本发明实施例提供的去除衬底上表面的导电层和粘附层的示意图，其中（a）是剖面示意图，（b）是俯面示意图；

图5是本发明实施例提供的制造有上表面金属互连的示意图；

图6是本发明实施例提供的从衬底下表面减薄衬底的示意图；

图7是本发明实施例提供的在衬底下表面制作金属互连的示意图。

标号说明：

101-衬底，102-绝缘层，103-粘附层，104-导电层，105-衬底上表面绝缘层，106-衬底上表面金属互连，107-衬底下表面绝缘层，108-衬底下表面金属互连；S1-圆形深孔，S2-环形深槽，S3-同轴垂直互连的内导电体，S4-同轴垂直互连的外导电体。

具体实施方式

为更好地说明本发明的目的和优点，下面结合附图和实施例对本发明进行进一步的详细描述。

本发明所公开的一种同轴垂直互连的制作方法流程如图1所示，具体实施步骤如下：

步骤1：本实施例采用硅圆片作为衬底101，在硅衬底101上表面，采用反应离子深刻蚀方法（DeepReactiveIonEtching,DRIE），刻蚀出垂直于上表面的同轴的圆形深孔S1和环形深槽S2结构，如图2所示，其中图2（a）是剖面示意图，图2（b）是俯视示意图。所述深孔S1的表面形状为圆形，直径为10μm；深孔S1垂直于衬底上表面，深度为50μm，并不完全穿透硅衬底。所述深槽结构S2的表面形状为环形，环形的内直径为15μm，外直径为20μm，即环形宽度为5μm；深槽结构S2垂直于衬底上表面，深度为50μm，并不完全穿透硅衬底。所述圆形位于环形内，并且具有相同的圆心位置。

此外，还可以采用玻璃或有机材料作为衬底；还可以采用化学湿法刻蚀或激光打孔方法在衬底上刻蚀出垂直深孔和深槽结构。

步骤2：本实施例，如图3所示，在400°C下，采用低温二氧化硅淀积方法，往垂直侧壁上淀积厚度为200nm的二氧化硅绝缘层102；接着，采用物理气相淀积方法往垂直侧壁上淀积厚度为50nm的金属钽作为粘附层103，以及厚度为200nm的金属铜作为种子层；随后，采用铜电镀方法往垂直深孔和深槽内填满金属铜，作为垂直导电体104。所述垂直侧壁包括圆形深孔的侧壁，以及环形深槽的内、外侧壁。此制造过程同时会在衬底上表面依次淀积上绝缘层102、粘附层103以及导电层104。

此外，还可以采用化学气相淀积、或者热氧化、或者喷涂、或者旋涂的方法，往垂直侧壁上淀积玻璃、或者氧化铝、或者氧氮化硅、或者氮化硅、或者高分子聚合物，作为绝缘层；还可以采用溅射或者原子层淀积方法往垂直侧壁上淀积钛、钌、铱、钨、铬、镍、钼、氮化钛、氮化钽、钛钨、硅碳氮等材料中的一种，作为粘附层；还可以采用化学镀、或者溅射、或者化学气相淀积、或者物理气相淀积方法往垂直深孔和深槽结构内填充铝、铁、钛、镍、钨、铂、金、银、钯、钛、钽、多晶硅、硅化钛、硅化钨、硅化钼、硅化铂和硅化钴等材料，作为垂直导电体。

步骤3：本实施例基于化学机械抛光方法，依次采用铜研磨液和钽研磨液，分别完全去除衬底上表面的铜导电层104和钽粘附层103，如图4所示。其中，图4（a）是剖面示意图，图4（b）是俯视示意图。在圆孔内的垂直导电体S3与深槽内的垂直导电体S4形成同轴的结构。

此外，还可以采用化学湿法刻蚀技术去除表面淀积层。

步骤4：在衬底上表面制造金属互连，如图5所示。本实施例首先在400°C下采用低温二氧化硅淀积方法在衬底表面淀积200nm厚度的二氧化硅绝缘层105；随后，采用反应离子刻蚀方法去除导电体上方的200nm厚度的二氧化硅绝缘层105，形成接触窗口；接着，采用大马士革铜互连制造方法，在衬底表面制造1um厚度的铜互连线106。所述衬底上表面的铜互连线分别与深槽内的垂直导电体、圆孔内的垂直导电体相连。

此外，还可以采用与垂直导电体不同的材料制作上表面金属互连，比如铝、金、银、铂、钛、锡、铟、铋或其合金中的一种或多种；还可以采用反应离子刻蚀、或者化学湿法刻蚀、或者金属剥离的方法实现衬底表面金属互连线的制造。

步骤5：从衬底下表面减薄衬底，直至填充在深孔内和深槽内的铜导电体的底部外露，如图6所示。本实施例首先采用机械研磨方法去除大部分的硅衬底，直到背面衬底接近铜导电体的底部；随后，采用化学机械抛光方法对硅衬底下表面进行平整化处理直至底部的二氧化硅层外露；接着，采用反应离子刻蚀方法去除200nm厚度的硅衬底，并使用低温二氧化硅淀积方法在衬底下表面淀积200nm厚度的二氧化硅绝缘层107；然后，再次采用化学机械抛光方法对硅衬底下表面进行平整化处理，直至铜导电体的底部外露。

此外，还可以采用化学湿法刻蚀方法对硅衬底进行减薄。

步骤6：在硅衬底下表面制造金属互连108，如图7所示，获得贯穿硅衬底的同轴垂直互连结构。本实施例采用大马士革制造方法在硅衬底下表面制造1μm厚度的铜金属互连作为衬底下表面的金属互连108。所述衬底下表面的金属互连108分别与同轴垂直互连的内导电体S3和外导电体S4相连。

此外，还可以采用与垂直导电体不同的材料制作下表面的金属互连，比如铝、金、银、铂、钛、锡、铟、铋或其合金中的一种或多种；还可以采用反应离子刻蚀、或者化学湿法刻蚀、或者金属剥离的方法实现衬底表面金属互连线的制造。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种同轴垂直互连导电体的制作方法，其特征在于：具体步骤如下：

P01：在衬底上采用等离子体刻蚀或化学湿法刻蚀方法，形成同轴、垂直衬底上表面且不穿透衬底的圆柱形深孔和圆环柱形深槽结构；

所述的圆柱位于圆环柱内，两者上表面具有相同的圆心位置，圆柱直径小于圆环的内直径，圆柱的直径为10μm，圆环的内直径为15μm，外直径为20μm，所述深孔和深槽的深度都为50μm；

P02：垂直侧壁和衬底上表面依次均匀淀积绝缘层、粘附层和导电层材料；

所述垂直侧壁包括圆柱形深孔的侧壁，以及圆环柱形深槽的内、外侧壁；

所述绝缘层、粘附层和导电层填充满深孔和深槽结构，分别形成同轴的内、外垂直导电体；

P03：依次去除衬底上表面的导电层和粘附层；

P04：在衬底上表面制造与垂直导电体相连接的金属互连；

P05：从衬底下表面减薄衬底，直到所述的圆柱形深孔或圆环柱形深槽内填充的导电层外露；

P06：在衬底下表面制造金属互连与垂直导电体相连；

至此，本发明的同轴垂直互连导电体制作完毕。

2.根据权利要求1所述的一种同轴垂直互连导电体的制作方法，其特征在于：所述绝缘层的实现方法为低温二氧化硅淀积、或者化学气相淀积、或者热氧化、或者喷涂、或者旋涂方法。

3.根据权利要求1所述的一种同轴垂直互连导电体的制作方法，其特征在于：所述金属互连的实现方法为反应离子刻蚀、或者化学湿法刻蚀、或者金属剥离、或者大马士革方法。

4.根据权利要求1所述的一种同轴垂直互连导电体的制作方法，其特征在于：所述粘附层的实现方法为溅射、或者物理气相淀积、或者原子层沉积。

5.根据权利要求1所述的一种同轴垂直互连导电体的制作方法，其特征在于：所述粘附层材料为钛、钽、钌、铱、钨、铬、镍、钼、氮化钛、氮化钽、钛钨、硅碳氮中的一种或多种。

6.根据权利要求1所述的一种同轴垂直互连导电体的制作方法，其特征在于：所述导电层的实现方法为电镀、或者化学镀、或者溅射、或者化学气相淀积、或者物理气相淀积。

7.根据权利要求1所述的一种同轴垂直互连导电体的制作方法，其特征在于：所述减薄的实现方法为机械研磨、反应离子刻蚀、化学湿法刻蚀、化学机械抛光中的一种或多种。