CN117352510A - 一种射频前端集成芯片及其制造方法 - Google Patents
一种射频前端集成芯片及其制造方法 Download PDFInfo
- Publication number
- CN117352510A CN117352510A CN202311292706.5A CN202311292706A CN117352510A CN 117352510 A CN117352510 A CN 117352510A CN 202311292706 A CN202311292706 A CN 202311292706A CN 117352510 A CN117352510 A CN 117352510A
- Authority
- CN
- China
- Prior art keywords
- radio frequency
- power amplifier
- manufacturing
- inductor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 239000003990 capacitor Substances 0.000 claims description 29
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 14
- 238000004804 winding Methods 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 11
- 238000001465 metallisation Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 239000000470 constituent Substances 0.000 claims description 2
- 238000001459 lithography Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 7
- 238000004891 communication Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 239000010953 base metal Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000000306 component Substances 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种射频前端集成芯片及其制造方法，包括功率放大器和滤波器，所述功率放大器和滤波器集成于同一衬底，所述功率放大器和滤波器均由半导体晶圆蚀刻工艺制造而成，通过正面工艺与背面工艺，在GaAs衬底上形成由空气桥相连的射频收发通道，提高通信芯片中射频模块的集成度，缩小射频前端芯片的尺寸，提高性能，同时降低生产成本，为多通道的射频系统节省射频开关芯片，其中正面工艺同时进行功率放大器和滤波器的制造，可以减少晶圆蚀刻工序，提高生产效率。
Description
技术领域
本发明涉及半导体集成芯片及半导体器件制造领域，尤其涉及射频前端集成芯片及其制造。
背景技术
射频前端是移动通信的核心组成部分，是射频收发器和天线之间的一系列组件，主要包括功率放大器、射频开关、滤波器/双工器、和低噪声放大器等，直接影响着手机的信号收发。其中,功率放大器用于实现发射通道的射频信号放大；射频开关用于实现射频信号接收与发射的切换；滤波器用于保留特定频段内的信号，而将特定频段外的信号滤除；双工器由一个接收滤波器和一个发射滤波器组合而成，用于将发射和接收信号的隔离，保证接收和发射在共用同一天线的情况下能正常工作；低噪声放大器用于实现接收通道的射频信号放大。
现有技术中，上述芯片是分别制作完成的，在封装阶段集成为一个模块提供给终端用户，且在5G通信技术发展的基础上，更高频率范围的滤波器都较难以与基于GaAspHEMT的功率放大器集成在同一半导体芯片上，以满足5G移动通信对射频前端更小尺寸、更高集成度、更高频率、更高性能的要求，因此亟需设计一种射频前端集成芯片，将功率放大器和滤波器集成在一起。
发明内容
基于此，本发明在基于GaAs材料的晶圆制造方法上，改进射频前端集成芯片的制造方法，将功率放大器和滤波器的制造工艺整合于一体，以实现射频前端集成芯片的制造。
为了达成上述目的，本说明书实施例提供以下技术方案：
本发明在第一方面提供一种射频前端集成芯片，至少包括功率放大器和滤波器，所述功率放大器和滤波器的集成方式为共用同一衬底。
进一步的，所述功率放大器基于砷化镓异质结晶体管GaAs HBT制成。
进一步的，所述滤波器的构成元件包括至少一个电感和一个电容，以构成低通、带通、高通、带阻滤波器中的一种或多种，所述至少一个电感和一个电容通过空气桥工艺金属互联。
更进一步的，还包括低噪放大器，所述低噪放大器与所述滤波器的集成方式为共用同一衬底，所述衬底为砷化镓异质结晶体管GaAs HBT。
优选的，所述低噪放大器和所述滤波器金属互联构成接收通道，所述功率放大器和所述滤波器金属互联构成发射通道。
进一步的，所述接收通道和所述发射通道的数量至少为2，以构成多通道射频信号收发系统。
本发明在第二方面提供一种射频前端集成芯片的制造方法，用于制作如上述第一方面实施例中任一种射频前端集成芯片；
所述制造方法包括正面工艺和背面工艺，所述正面工艺至少包括外延层制作、光刻、金属沉积、金属刻蚀或剥离、退火或合金、金属层制作、金属间介质层制作、钝化层制作；所述背面工艺至少包括晶圆键合、晶圆减薄与抛光、背孔光刻与刻蚀、背孔和晶圆背面金属化、晶圆解键合与清洗；
所述正面工艺用于形成所述功率放大器和/或低噪放大器的发射极、基极和集电极以及所述电容和/或所述电感；
所述背面工艺用于形成所述功率放大器、低噪放大器、电容和/或电感的接地端。
进一步的，所述制造方法在形成所述功率放大器和/或低噪放大器与所述电容和/或所述电感时，所述正面工艺中的金属层制作过程中，同时形成所述功率放大器和/或低噪放大器金属层与所述电容的金属层以及所述电感的金属绕线。
更进一步的，所述制作方法在形成所述功率放大器和/或低噪放大器与所述电容和/或所述电感时，所述背面工艺的背孔光刻与刻蚀过程中，在所述功率放大器和/或低噪放大器与所述电容和/或所述电感之间增加背孔及接地端，以增强器件隔离。
基于上述设计，本发明的有益效果是：
第一，通过将功率放大器和滤波器集成在同一个衬底上，提高了通信芯片中射频模块的集成度，缩小了射频前端集成芯片的器件尺寸。
第二，由于功率放大器、低噪放大器及收发滤波器都集成在同一芯片上，只需要几颗开关芯片即可，即一颗集成芯片，三颗开关芯片，极大地减小器件尺寸、降低成本、提高性能。
第三，通过将功率放大器、低噪放大器及收发滤波器都集成在同一芯片上的设计，对于多通道系统，可以在不增加芯片数量情况下只增加各元件数量而扩展通道数量。
第四，通过增加功率放大器和滤波器之间背孔的方式，可以增强元件之间的电磁隔离，提高芯片抗干扰性能。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本申请中的第一个实施例示意图；
图2是本申请中的增加背孔的示意图；
图3是本申请中的一种外延层结构示意图；
图4是本申请中的电感的两种绕制方式示意图；
图5是本申请中的电感制造工艺示意图；
图6是本申请中的电容制造工艺示意图；
图7是本申请中的现有技术射频前端模块示意图；
图8是本申请中的射频前端集成芯片示意图。
具体实施方式
下面结合附图对本申请实施例进行详细描述。
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本申请，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目和方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本申请的基本构想，图示中仅显示与本申请中有关的元件而非按照实际实施时的元件数目、形状及尺寸绘制，其实际实施时各元件的型态、数量及比例可为一种随意的改变，且其元件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践。
在设计与生成射频芯片的过程中，随着5G通信技术的发展和市场需求的变化，高性能、低功耗、低成本成为了射频芯片生产技术升级的主要方向，对射频芯片尺寸的进一步缩小的方法由此而来。
基于此，本说明书在第一方面提供一种射频前端集成芯片。
在第一个实施例中，如图1所示，功率放大器和由电感与电容组成的LC滤波器集成于同一个衬底上，衬底材料为砷化镓GaAs，电感、电容与功率放大器均通过金属互联，其中功率放大器由上到下包括由第二金属层(M2)、第一金属层(M1)、金属间电介质、三层钝化层、外延层、衬底；电容上电极在第二属层(M2)，电感制作在第三钝化层上，金属绕组由M1组成，与M1同时制作而成。应理解的是，本实施例中功率放大器、电感及电容的数量可为多个，例如本领域技术人员可依据实际生产需要设计具有两个电感和两个电容的LC滤波器，具体连接方式由滤波器频率选择特性决定。
进一步的，在上述实施例中，电感也可以制作在外延层表面，金属绕组由发射极金属组成，与发射极金属同时制作完成。或者，电感也可以制作在第一或第二钝化层上，金属绕组分别由基极或收集极金属组成，与基极或收集极同时制作完成；电感也可以制作在金属间介质层(IMD)上面，金属绕组由M2组成，与M2同时制作完成；更进一步地，在需要的时候，也可以同时在上述四层表面同时制作，金属绕组分别由发射极金属、基极金属、收集极金属、M1、M2组成，从而达到减小芯片尺寸的目的。
进一步的，电容除了制作在M1和M2之间，也可以制作在发射极金属和基极金属之间，而用第一钝化层作为MIM电介质；也可以将电容制作在基极极金属和收集极金属之间，而用第二钝化层作为MIM电介质；也可以将电容制作在收集极金属和M1之间，而用第三钝化层作为MIM电介质和M1之间，然后根据实际设计需要，制作相应的接地端和金属连线。同时，在实际的滤波器设计要求中，也可以另外增加金属层数，制作更多的电感和电容，以满足设计方案的需要。
优选的，图2为增加背孔的示意图，图中电感与功率放大器之间与第一个实施例相比增加了背孔以增强电感与功率放大器之间的电磁隔离，防止功率放大器和滤波器之间的电磁干扰，本领域技术人员通过合理设计背孔的位置和数量，可以降低射频信号的传播和干扰。
上述实施例中，对外延层的具体结构、材料和厚度不作限制。
本说明书在第二方面提供一种射频前端集成芯片的制造方法，用于制作如上述实施例所述的各种射频前端集成芯片。
以功率放大器的制造作为一种实施例，结合图1说明正面工艺与背面工艺如下，正面工艺包括外延层制作、光刻、金属沉积、金属刻蚀或剥离、退火或合金、金属层制作、金属间介质层制作、钝化层制作，图1中所示GaAs HBT主要由衬底、外延和在上面制作的发射极(Emitter)、基极(Base)和收集极(Collector)组成，以及第一金属层M1、第二金属层M2、钝化层、金属间电介质层等，衬底的尺寸可以是2-6英寸(50-150mm)或者更大，晶圆的初始厚度为0.3-1mm，制作完成后一般在25-150um之间。发射极、基极和收集极的结构、金属与制作方法均有多种，本领域技术人员可依据实际需要自行设计选择，不作具体限定；背面工艺包括晶圆键合、晶圆减薄与抛光、背孔光刻与刻蚀、背孔和晶圆背面金属化、晶圆解键合与清洗，图1中的背孔均由该背面工艺制作而成，背孔与背孔金属与收集极相连，以增强器件性能。
本说明书提供一种外延层的结构如图3所示，从下至上包括缓冲层(Buffer)、子集电层(Sub-collector)、集电层(Collector)、基层(Base)、发射层(Emitter)、发射区盖帽层(Emitter cap)，在制作GaAs外延之前，为了提高外延层的质量，通常会制作缓冲层，缓冲层一般为GaAs，厚度为0.5-2um。
图4所示为上述实施例中电感的两种绕制方式示意图，电感由金属线圈绕制而成，可以是方性绕组、圆形绕组或其他形状。电感的制作有多种方式，如刻蚀、金属剥离等，现以刻蚀方法结合图5所示电感制造工艺示意图加以说明：(a)制作金属层，可以由真空蒸镀或溅射沉积制成；(b)进行涂胶、对准、曝光、显影；(c)金属刻蚀；(d)去胶、清洗。
图6所示为电容制造工艺示意图，电容的制作过程如下：(a)在衬底上制作第一金属层(或下电极)，与电感一样，金属层的制作可以由“刻蚀”或“金属剥离”的方法完成；(b)制作MIM介质层，一般由化学沉积(CVD)方法制作而成，并刻蚀通孔1(Via 1)；(c)制作金属间介质层(IMD，Inter-Metal Dielectric)，并刻蚀通孔2(Via 2)；(d)制作第二金属层或上电极，同时完成第一金属连线的制作。金属间介质层(IMD)可以选用聚酰亚胺树脂(Polyimide)或苯并环丁烯(BCB),也可以使用氮化硅和氧化硅等材料，本领域技术人员可依据实际生产需要自行选用。
上述实施例所述的功率放大器、电感、电容制作工艺均在同一块衬底上进行，可共用金属层和/或钝化层，节省整个芯片的制作工序。
图7所示为现有技术射频前端模块示意图，其中LNA为低噪放大器，PA为功率放大器，双工器由滤波器组成，开关芯片为3块，如需要拓展收发通道，则需要增加双工器芯片及开关芯片。
图8所示为本说明书提供的射频前端集成芯片示意图，其中PA、LNA、收发滤波器均集成于同一块芯片上，共用同一衬底，如需拓展收发通道，则只需要增加该芯片上各器件数量即可。通过提高射频芯片的集成度，可以进一步缩小芯片尺寸，减少多通道系统的开关芯片数量。
本说明书中，各个实施例之间相同相似的部分互相参见即可，每个实施例侧重说明的都是与其他实施例的不同之处。尤其，对于后面说明的实施例而言，描述比较简单，相关之处参见前述实施例的部分说明即可。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种射频前端集成芯片，其特征在于，至少包括功率放大器和滤波器，所述功率放大器和滤波器的集成方式为共用同一衬底。
2.如权利要求1所述的射频前端集成芯片，其特征在于，所述功率放大器基于砷化镓异质结晶体管GaAs HBT制成。
3.如权利要求1所述的射频前端集成芯片，其特征在于，所述滤波器的构成元件包括至少一个电感和一个电容，以构成低通、带通、高通、带阻滤波器中的一种或多种，所述至少一个电感和一个电容通过空气桥工艺金属互联。
4.如权利要求1所述的射频前端集成芯片，其特征在于，还包括低噪放大器，所述低噪放大器与所述滤波器的集成方式为共用同一衬底，所述衬底为砷化镓异质结晶体管GaAsHBT。
5.如权利要求4所述的射频前端集成芯片，其特征在于，所述低噪放大器和所述滤波器金属互联构成接收通道，所述功率放大器和所述滤波器金属互联构成发射通道。
6.如权利要求5所述的射频前端集成芯片，其特征在于，所述接收通道和所述发射通道的数量至少为2，以构成多通道射频信号收发系统。
7.一种射频前端集成芯片的制造方法，其特征在于，用于制作如权利要求1-6中任一种射频前端集成芯片；
所述制造方法包括正面工艺和背面工艺，所述正面工艺至少包括外延层制作、光刻、金属沉积、金属刻蚀或剥离、退火或合金、金属层制作、金属间介质层制作、钝化层制作；所述背面工艺至少包括晶圆键合、晶圆减薄与抛光、背孔光刻与刻蚀、背孔和晶圆背面金属化、晶圆解键合与清洗；
所述正面工艺用于形成所述功率放大器和/或低噪放大器的发射极、基极和集电极以及所述电容和/或所述电感；
所述背面工艺用于形成所述功率放大器、低噪放大器、电容和/或电感的接地端。
8.如权利要求7所述的射频前端集成芯片的制造方法，其特征在于，所述制造方法在形成所述功率放大器和/或低噪放大器与所述电容和/或所述电感时，所述正面工艺中的金属层制作过程中，同时形成所述功率放大器和/或低噪放大器金属层与所述电容的金属层以及所述电感的金属绕线。
9.如权利要求7所述的射频前端集成芯片的制造方法，其特征在于，所述制造方法在形成所述功率放大器和/或低噪放大器与所述电容和/或所述电感时，所述背面工艺的背孔光刻与刻蚀过程中，在所述功率放大器和/或低噪放大器述电容和/或所述电感之间增加背孔及接地端，以增强器件隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311292706.5A CN117352510A (zh) | 2023-10-08 | 2023-10-08 | 一种射频前端集成芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311292706.5A CN117352510A (zh) | 2023-10-08 | 2023-10-08 | 一种射频前端集成芯片及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117352510A true CN117352510A (zh) | 2024-01-05 |
Family
ID=89360606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311292706.5A Pending CN117352510A (zh) | 2023-10-08 | 2023-10-08 | 一种射频前端集成芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117352510A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117894769A (zh) * | 2024-03-14 | 2024-04-16 | 深圳新声半导体有限公司 | 一种芯片、电子设备 |
-
2023
- 2023-10-08 CN CN202311292706.5A patent/CN117352510A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117894769A (zh) * | 2024-03-14 | 2024-04-16 | 深圳新声半导体有限公司 | 一种芯片、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10263594B2 (en) | Impedance matching circuit for radio-frequency amplifier | |
| CN106233623B (zh) | 频率复用器 | |
| US10553570B2 (en) | Network with integrated passive device and conductive trace in packaging substrate and related modules and devices | |
| US8237269B2 (en) | High Q transformer disposed at least partly in a non-semiconductor substrate | |
| TWI543331B (zh) | 半導體積體電路 | |
| US7418251B2 (en) | Compact radio frequency harmonic filter using integrated passive device technology | |
| US7199679B2 (en) | Baluns for multiple band operation | |
| CN110649905B (zh) | 一种用于半导体器件的叠加封装工艺及半导体器件 | |
| CN111968972B (zh) | 一种集成芯片及其制作方法和集成电路 | |
| CN117352510A (zh) | 一种射频前端集成芯片及其制造方法 | |
| CN111540712B (zh) | 集成器件制造方法及相关产品 | |
| US9673186B2 (en) | Semiconductor integrated circuit | |
| CN108631036B (zh) | 单芯片正交3dB定向耦合器 | |
| CN113161349B (zh) | 一种集成芯片及其制作方法和集成电路 | |
| CN110767606B (zh) | 一种具有复合功能的电子元器件及其制造方法 | |
| CN113161348B (zh) | 一种集成芯片及其制作方法和集成电路 | |
| US8222721B2 (en) | Integrated circuit suitable for use in radio receivers | |
| JP6921180B2 (ja) | デュアル側面接触キャパシタを形成するための裏面シリサイド化の利用 | |
| CN113161350B (zh) | 一种集成芯片及其制作方法和集成电路 | |
| US20230230910A1 (en) | Double-sided redistribution layer (rdl) substrate for passive and device integration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |