CN113161348B - 一种集成芯片及其制作方法和集成电路 - Google Patents

一种集成芯片及其制作方法和集成电路 Download PDF

Info

Publication number
CN113161348B
CN113161348B CN202010075240.3A CN202010075240A CN113161348B CN 113161348 B CN113161348 B CN 113161348B CN 202010075240 A CN202010075240 A CN 202010075240A CN 113161348 B CN113161348 B CN 113161348B
Authority
CN
China
Prior art keywords
layer
electrode
inductor
metal layer
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010075240.3A
Other languages
English (en)
Other versions
CN113161348A (zh
Inventor
樊永辉
樊晓兵
许明伟
曾学忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huixin Communication Technology Co ltd
Original Assignee
Shenzhen Huixin Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huixin Communication Technology Co ltd filed Critical Shenzhen Huixin Communication Technology Co ltd
Priority to CN202010075240.3A priority Critical patent/CN113161348B/zh
Publication of CN113161348A publication Critical patent/CN113161348A/zh
Application granted granted Critical
Publication of CN113161348B publication Critical patent/CN113161348B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

申请公开了一种集成芯片及其制作方法和集成电路。所述集成芯片包括相连接的砷化镓高电子迁移率晶体管和LC滤波器，砷化镓高电子迁移率晶体管包括衬底、栅极、源极、漏极、钝化层、第一金属层和第二金属层等，LC滤波器包括相连接的电感和电容，电感包括电感绕线和电感端口，电容包括下电极、电容介质和上电极，下电极与所述第一金属层、电感绕线通过同一道制程形成，上电极、第二金属层和电感端口通过同一道制程形成，所述第二金属层与所述电感端口、所述上电极耦合。本申请通过对砷化镓高电子迁移率晶体管和LC滤波器的集成减小芯片以及产品的体积，提高芯片的性能；还将晶体管和滤波器的相关金属结构同步制程，进一步提高生产效率和芯片性能。

Description

一种集成芯片及其制作方法和集成电路
技术领域
本申请涉及无线通讯领域，尤其涉及一种集成芯片及其制作方法和集成电路。
背景技术
随着通信技术的发展，射频器件得到越来越广泛的应用，包括基站、手机和其它各种智能终端设备，也包括Sub-6GHz频段和毫米波频段。其中装置于各类无线通信终端系统的射频前端，是实现整个无线通讯智能终端最前端的射频信号接收与发射功能的核心系统，通常由功率发大器(PA)、滤波器(Filter)、低噪声放大器(LNA)和射频开关(RF Switch)等多个器件组合构成。追求低功耗、高性能、低成本是通信技术升级的主要驱动力，也是芯片设计研发的主要方向。射频电路的技术升级主要依靠新设计、新工艺和新材料的结合，在5G及未来移动通信中，器件的小型化与集成化是主要的趋势。
目前，各种射频前端芯片由不同厂家生产，或者由同一公司的不同产品线制作完成，然后在封装阶段集成到一个模块提供给终端用户，连接不同的芯片会增加装配复杂性，还会提高芯片的尺寸和成本。
发明内容
本申请的目的是提供一种将射频前端的多个部件集成在一个芯片上的集成芯片及其制作方法和集成电路。
本申请公开了一种集成芯片，包括相连接的砷化镓高电子迁移率晶体管和LC滤波器，所述砷化镓高电子迁移率晶体管包括衬底、外延层、栅极、源极、漏极、钝化层、第一金属层和第二金属层，所述外延层设置在所述衬底的上表面，采用砷化镓系材料制成；所述栅极、源极、漏极和钝化层设置在所述外延层上方，所述钝化层设置在栅极、源极和漏极上方，所述第一金属层设置在所述钝化层的上方，与所述源极和漏极相连；所述第二金属层与所述第一金属层连接，且设置在所述第一金属层上方；所述LC滤波器包括相连接的电感和电容，所述电感包括电感绕线和电感端口，所述电感绕线设置在所述钝化层的上方；所述电感端口设置在所述电感绕线的上方，与所述电感绕线的端部连接；所述电容包括依次堆叠的下电极、电容介质和上电极，所述第二金属层与所述电感端口、所述上电极耦合；所述电感绕线、所述下电极与所述第一金属层采用同一制成形成；所述电感端口、所述第二金属层和上电极通过同一道制程形成。
本申请还公开了一种集成芯片的制作方法，所述集成芯片包括相连接的砷化镓高电子迁移率晶体管和LC滤波器，所述LC滤波器包括相连接的电容和电感，其特征在于，包括步骤：
形成衬底；
在所述衬底的上表面形成由砷化镓系材料构成的外延层；
在所述外延层上制作砷化镓高电子迁移率晶体管中的源极、漏极、栅极和钝化层；
在所述钝化层上同步形成砷化镓高电子迁移率晶体管中的第一金属层、电感中的电感绕线和电容中的下电极；以及
同步形成砷化镓高电子迁移率晶体管中的第二金属层、电感中的电感端口和电容中的上电极；
其中，所述第二金属层与所述第一金属层连接，所述电感端口与所述电感绕线的端部连接；所述第二金属层与所述电感端口、所述上电极耦合。
本申请还公开了一种集成电路，包括晶圆和如上所述的集成芯片，所述集成芯片设置在所述晶圆上。
相对于将射频前端中的各部分器件分开制作的方案来说，本申请将射频前端中的器件设置为砷化镓高电子迁移率晶体管和LC滤波器，且将砷化镓高电子迁移率晶体管和LC滤波器集成到一个芯片上，减小芯片的面积以及产品的体积，提高芯片的性能，降低芯片的成本；另外，将砷化镓高电子迁移率晶体管中的第一金属层和电感中的电感绕线和下电极通过一道制程形成，将砷化镓高电子迁移率晶体管中的第二金属层、电感中的电感端口和电容中的上电极通过一道制程形成，进一步缩小芯片的占用面积，提高芯片的导通性能，且提高芯片的产能。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是一种无线通讯系统的示意图；
图2是一种无线通讯系统及射频前端的示意图；
图3是一种多通道的无线通信系统的示意图；
图4是一种将射频前端集成在一个芯片上的示意图；
图5是本申请的一实施例的一种集成电路的示意图；
图6是本申请的一实施例的另一种集成电路的示意图；
图7是本申请的一实施例的一种集成芯片的示意图；
图8是本申请的一实施例的一种设有多个背孔的集成芯片示意图；
图9是本申请的一实施例的一种砷化镓高电子迁移率晶体管示意图；
图10是本申请的一实施例的一种外延层的示意图；
图11是本申请的一实施例的一种电感的示意图；
图12是本申请的一实施例的另一种电感的示意图；
图13是本申请的一实施例的一种电感的制作方法流程图；
图14是本申请的一实施例的一种电容的示意图；
图15是本申请的一实施例的一种电容的制作方法流程图；
图16是本申请的一实施例的一种低通滤波器的示意图；
图17是本申请的一实施例的一种高通滤波器的示意图；
图18是本申请的一实施例的一种带通滤波器的示意图；
图19是本申请的一实施例的一种带阻滤波器的示意图；
图20是本申请的一实施例的一种设有电阻的集成芯片示意图；
图21是本申请的一实施例的一种带电阻的LC滤波器示意图；
图22是本申请的一实施例的一种电阻薄膜示意图；
图23是本申请的一实施例的一种电阻制作方法的流程图；
图24是本申请的一实施例的一种射频前端的发射通道的示意图；
图25是本申请的一实施例的一种射频前端的接收通道的示意图；
图26是本申请的一实施例的一种射频前端的收发通道的示意图；
图27是本申请的一实施例的一种多通道系统射频前端的发射通道的示意图；
图28是本申请的一实施例的一种多通道系统射频前端的接收通道的示意图；
图29是本申请的一实施例的另一种多通道系统射频前端的发射通道的示意图；
图30是本申请的一实施例的另一种多通道系统射频前端的接收通道的示意图；
图31是本申请的另一实施例的一种集成芯片制作方法的流程图。
其中，100、无线通讯系统；110、射频前端；111、功率放大器；112、滤波器；113、双工器；114、低噪声放大器；115、射频开关、120、基带芯片；130、收发器；140、天线；200、集成电路；210、晶圆；220、集成芯片；221、砷化镓高电子迁移率晶体管；2211、衬底；2212、外延层；2213、源极；2214、栅极；2215、漏极；2216、第一钝化层；2217、第二钝化层；2218、第一金属层；2219、第二金属层；2220、金属间电介质；222、LC滤波器；2221、电感；2222、电容；223、晶体管区；224、电感区；2241、电感绕线；2242、电感输入电极；2243、电感输出电极；2244、电感端口；225、电容区；2251、下电极；2252、电容介质；2253、电容输入电极；2254、电容输出电极；2255、上电极；226、空气桥；227、第三钝化层；228、欧姆接触层；229、背孔；230、背面金属层；231、缓冲层；232、沟道层；233、隔离层；234、势垒层；235、盖帽层；236、金属层；237、光刻胶；240、电阻区；241、电阻；242、电阻薄膜；243、电阻输入电极；244、电阻输出电极；245、介质层；250、LC滤波器区；260、钝化层。
具体实施方式
需要理解的是，这里所使用的术语、公开的具体结构和功能细节，仅仅是为了描述具体实施例，是代表性的，但是本申请可以通过许多替换形式来具体实现，不应被解释成仅受限于这里所阐述的实施例。
在本申请的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示相对重要性，或者隐含指明所指示的技术特征的数量。由此，除非另有说明，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征；“多个”的含义是两个或两个以上。术语“包括”及其任何变形，意为不排他的包含，可能存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
另外，“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系的术语，是基于附图所示的方位或相对位置关系描述的，仅是为了便于描述本申请的简化描述，而不是指示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
下面参考附图和可选的实施例对本申请作详细说明。
在无线通讯系统中，射频前端是极为重要的一部分，是实现整个无线通讯智能终端最前端的射频信号接收与发射的核心部分，直接影响着手机的信号收发。如图1和图2所示，是一种无线通讯系统100和射频前端110的示意图，无线通讯系统100包括基带芯片120、收发器130、射频前端110和天线140，射频前端110与天线140相连，用于接收和发射无线射频信号；射频前端110将接收信号(Rx)传导至射频收发器130，同时接收来自收发器130的发射信号(Tx)；基带芯片120负责完成移动网络中无线信号的解调、解扰、解扩和解码工作。在发射信号的过程中，射频前端110接收所述收发器130的二进制信号并转换成高频率的无线电磁波信号发送给天线140；在接收信号的过程中，将从天线140收到的电磁波信号转换成二进制数字信号发送给收发器130。
在5G及未来通信中，射频器件会得到越来越广泛的应用，射频前端110通常包括功率放大器111(PA)、滤波器112(Filter)、双工器113(Duplexer)、低噪声放大器114(LNA)和射频开关115(Switch)等器件；其中，功率放大器111(PA)用于实现发射通道的射频信号放大；射频开关115(Switch)用于实现射频信号接收与发射的切换；滤波器112(Filter)用于保留特定频段内的信号，而将特定频段外的信号滤除；双工器113(Duplexer)由一个接收滤波器112和一个发射滤波器112组合而成，用于将发射和接收信号的隔离，保证接收和发射在共用同一天线140的情况下能正常工作；低噪声放大器114(LNA)用于实现接收通道的射频信号放大。且射频前端110中的这些器件通常由不同厂家生产，或者由同一公司的不同产品线制作完成，然后在封装阶段集成到一个模块提供给终端用户，因此导致芯片体积大、损耗大、成本高。特别是对于多通道系统，如图3所示，是一种多通道的无线通信系统示意图，该系统需要多个功率放大器111和低噪声放大器114，更需要与通道数量相等的接收滤波器112和发射滤波器112，因此所需芯片数量将随着通道数量的增加而大量增加，芯片总数到达几十颗甚至几百颗，导致最终产品的体积大幅度增加，既不利于信号导通，也不利于降低成本。
基于此，本申请将射频前端110多种器件或所有器件组合集成在同一芯片上，如图4所示，是一种将射频前端110集成在一个芯片上的示意图，通过这种方式能够减小芯片的总体面积，提高性能优越，降低成本；且在多通道系统中只需要在集成芯片220上增加相应数量的PA、LNA、接收滤波器112、发射滤波器222以及射频开关115，而不需要增加芯片的数量，仍然只需要一颗芯片，因此使得芯片的数量大大减少。
如图5所示，作为本申请的一实施例，公开了一种集成电路200，所述集成电路200包括晶圆210和集成芯片220，集成芯片220设置在晶圆210上，图中晶圆210上每一个小方块是一颗集成芯片220，上面制作各种无线通信射频前端110的集成方案，如功率放大器111、滤波器112(双工器113)、低噪声放大器114、射频开关115等；其中晶圆210的初始厚度为0.3-1mm，制作完成后一般在25-150um之间。具体的方案可以是其中的任意两种器件的集成，也可以包含所有器件、可以是其中的任意组合，且每种器件可以是一个或多个；且本申请中的功率放大器111、低噪声放大器114和射频开关115中的一者或多者采用砷化镓高电子迁移率晶体管221，滤波器112采用LC滤波器222。对于多通道系统，如图6所示，同样可以将射频前端110的所有元件集成在同一个集成芯片220上，可以极大地减小器件尺寸，从而降低成本并提高性能。本发明将在5G及未来通信中，在无线基站、手机和其它智能终端设备，包括sub-6GHz和毫米波频段，都将得到广泛的应用，具有巨大的市场前景。
如图7所示，是一种集成芯片220的示意图，所述集成芯片220包括相砷化镓高电子迁移率晶体管221(GaAs pHEMT晶体管)和LC滤波器222，所述砷化镓高电子迁移率晶体管221可以作为射频前端110的功率放大器111，也可以作为射频前端110的低噪声放大器114或射频开关115等；通过将射频前端110中的多个器件集成到一个芯片上，为5G及未来移动通信基站及终端设备提供满足要求的射频前端110器件，既可以使用于广泛的频率范围，又可以同时满足更小尺寸、更高集成度、更高性能的要求。所述砷化镓高电子迁移率晶体管221包括衬底2211、外延层2212、栅极2214、源极2213、漏极2215、钝化层260、第一金属层2218和第二金属层2219，所述外延层2212设置在所述衬底2211的上表面，采用砷化镓系材料制成；所述栅极2214、源极2213、漏极2215和钝化层260设置在所述外延层2212上方，所述钝化层260设置在栅极2214、源极2213和漏极2215上方，所述第一金属层2218设置在所述钝化层260的上方，与所述源极2213和漏极2215相连；所述第二金属层2219与所述第一金属层2218连接，且设置在所述第一金属层2218上方；所述LC滤波器222包括相连接的电感2221和电容2222，所述电感2221包括电感绕线2241和电感端口2244，所述电感绕线2241设置在所述钝化层260的上方；所述电感端口2244设置在所述电感绕线2241上方，与所述电感绕线2241的端部连接；所述电容2222包括依次堆叠的下电极2251电容介质2252和上电极2255，所述第二金属层2219与所述电感端口2244、所述上电极2255耦合；所述电感绕线2241、所述下电极2251与所述第一金属层2218采用同一制成形成；所述电感端口2244、所述第二金属层2219和上电极2255通过同一道制程形成。本申请还通过将砷化镓高电子迁移率晶体管221和LC滤波器222中的第一金属层2218、电感绕线2241和下电极2251通过一道制程形成，将第二金属层2219、电感端口2244和上电极2255通过一道制程形成，进一步缩小芯片的占用面积，提高芯片的导通性能，且提高芯片的产能。
本申请中的砷化镓高电子迁移率晶体管221和LC滤波器222之间可通过金属导线或空气桥226耦合，LC滤波器222中的电感2221和电容2222可通过金属导线或空气桥226耦合；即第二金属层2219与所述电感端口2244可以直接相连或通过空气桥226耦合，所述电感端口2244与所述上电极2255可以直接相连或通过空气桥226耦合。相对于一般的金属直连，采用空气桥226的连接方式使得所述电感端口2244与第二金属层2219之间，电感端口2244与上电极2255之间并未形成一个金属端口，因为空气桥226与电感端口2244、第二金属层2219、上电极2255并未同层设置，这样能够减小与第一金属层2218、电感绕线2241、下电极2251之间的交叠电容，且提高芯片的集成度，降低了芯片的生产成本；而且芯片上的所有空气桥226或连接所述电感端口2244和第二金属层2219的金属导线、连接所述电感端口2244和所述上电极2255的金属导线采用一道工序制作，从而减小制程，提高生产效率。
具体的，所述集成芯片220包括相邻设置的晶体管区223、LC滤波器区250的电感区224和电容区225，所述晶体管区223设置有砷化镓高电子迁移率晶体管221，所述电感区224设置有电感2221，所述电容区225设置有电容2222，所述晶体管区223、电感区224和电容区225包括依次堆叠的钝化层260和金属间电介质2220，所述钝化层260包括第一钝化层2216和第二钝化层2217，所述第一钝化层2216设置在所述外延层2212上；所述晶体管区223还包括源极2213、漏极2215、栅极2214、第一金属层2218和第二金属层2219，所述源极2213、漏极2215和栅极2214贯穿所述第一钝化层2216，且与所述外延层2212连接；所述第一金属层2218设置在所述源极2213和漏极2215的上方，贯穿所述第二钝化层2217，且分别与所述源极2213和漏极2215连接；所述第二金属层2219设置在所述金属间电介质2220的上方，贯穿所述金属间电介质2220，且分别与所述第一金属层2218连接；所述电感区224还包括电感绕线和电感端口2244，所述电感绕线设置在所述第二钝化层2217上，所述电感端口2244设置在所述金属间电介质2220的上方，包括电感输入电极2242和电感输出电极2243，所述电感输入电极2242与所述电感绕线的一端连接，所述电感输出电极2243与所述电感绕线的另一端连接；所述电容区225还包括依次堆叠的下电极2251、电容介质2252和上电极2255，所述下电极2251设置在所述第二钝化层2217上，所述电容介质2252设置在所述下电极2251和金属间电介质2220之间，所述上电极2255设置在所述金属间电介质2220的上方，包括电容输入电极2253和电容输出电极2254，所述电容输入电极2253贯穿所述金属间电介质2220和电容介质2252，与所述下电极2251连接；所述电容输出电极2254贯穿所述金属间电介质2220，与所述电容介质2252连接；所述电感输入电极2242与所述第二金属层2219直接相连或通过空气桥226连接，所述电感输出电极2243与所述电容输入电极2253直接相连或通过空气桥226连接。
其中，所述晶体管区223、LC滤波器区250的电感区224和电容区225中的衬底2211、外延层2212、第一钝化层2216、第二钝化层2217和金属间电介质2220分别都是通过一道制程形成，即晶体管区223、LC滤波器区250的电感区224和电容区225这三个区中的衬底2211是相同的，三个区的外延层2212是相同的，三个区中的第一钝化层2216、第二钝化层2217和金属间电介质2220是同一道制成形成的。并且，晶体管区223中的第一金属层2218、电感区224中的电感绕线2241和电容区225的下电极2251是通过同一道制程形成的，晶体管区223中的第二金属层2219、电感区224中的电感输入电极2242和电感输出电极2243、电容区225中的电容输入电极2253和电容输出电极2254是通过同一道制程形成的；电感区224中的电感输入电极2242与相邻的第二金属层2219连接，且通过该第二金属层2219与第一金属层2218、漏极2215连接；电感区224中的电感输出电极2243与电容输入电极2253连接，且通过该电容输入电极2253与下电极2251连接。且所述电感输入电极2242与第二金属层2219直接相连或通过空气桥226连接，电感输出电极2243与电容输入电极2253直接相连或通过空气桥226连接。
进一步的，所述集成芯片220还包括第三钝化层227，所述钝化层设置在所述金属间电介质2220和空气桥226上，所述第三钝化层227可以是氮化硅、氧化硅、聚酰亚胺树脂(Polyimide)或苯并环丁烯(BCB)；通过设置第三钝化层227可以避免空气桥226受到外力而塌陷，还可以对空气桥226施加紧固作用，防止空气桥226变形，另外第三钝化层227还能对整个集成芯片220进行保护，防止芯片受到外界作用力和水汽的影响。
另外，可以在所述集成芯片220上设置贯穿衬底2211和外延层2212的背孔229，且在衬底2211的下表面设置背面金属层230，背面金属层230通过背孔229与源极2213相连，使得晶体管的源极2213通过背面金属层230而接地，从而进一步减小源极2213的电感，增加器件性能。
如图8所示，是一种设有多个背孔229的集成芯片220示意图，在另一实施例中，所述集成芯片220包括相邻设置的晶体管区223、LC滤波器区250的电感区224和电容区225，所述晶体管区223设置有砷化镓高电子迁移率晶体管221，所述电感区224设置有电感2221，所述电容区225设置有电容2222，所述晶体管区223、电感区224和电容区225包括依次堆叠的第一钝化层2216、第二钝化层2217和金属间电介质2220，所述第一钝化层2216设置在所述外延层2212上；所述晶体管区223还包括源极2213、漏极2215、栅极2214、第一金属层2218和第二金属层2219，所述源极2213、漏极2215和栅极2214贯穿所述第一钝化层2216，且与所述外延层2212连接；所述第一金属层2218设置在所述源极2213和漏极2215的上方，贯穿所述第二钝化层2217，且分别与所述源极2213和漏极2215连接；所述第二金属层2219设置在所述金属间电介质2220的上方，贯穿所述金属间电介质2220，且分别与所述第一金属层2218连接；所述电感区224还包括电感绕线、欧姆接触层228和电感端口2244，所述电感绕线设置在所述第二钝化层2217上，所述电感端口2244设置在所述金属间电介质2220的上方，与所述电感绕线的一端连接；所述外延层2212与所述电感绕线2241的另一端通过欧姆接触层228连接；所述电容区225还包括下电极2251、电容介质2252和上电极2255，所述下电极2251设置在所述第二钝化层2217上，通过欧姆接触层228与所述外延层2212连接；所述电容介质2252设置在所述下电极2251和金属间电介质2220之间；所述上电极2255设置在所述金属间电介质2220的上方，且贯穿所述金属间电介质2220，与所述电容介质2252连接；所述集成芯片220包括背面金属层230和多个背孔229，所述背孔229贯穿所述衬底2211和外延层2212，所述背面金属层230设置在所述衬底2211的下表面，且透过所述背孔229分别与所述源极2213、电感的欧姆接触层228、和/或电容2222的欧姆接触层228连接；所述电感端口2244与所述漏极2215上方的第二金属层2219直接相连或通过空气桥226连接，所述电感端口2244与所述上电极2255直接相连或通过空气桥226连接。
本实施例在电容区225和电感区224的下方设置背孔229，将需要接地的端口连接到背面金属层230而接地，只有一个端口需要连接到第二金属层2219，工艺流程也要做出相应的改变；所述欧姆接触层228可以与晶体管区223中的源极2213、漏极2215同时制作完成，以提高生产效率。
如图9所示，是一种砷化镓高电子迁移率晶体管221示意图，在所述砷化镓高电子迁移率晶体管221中，衬底2211砷化镓材料构成，衬底2211的尺寸可以在50-150mm之间或者更大。外延层2212主要由砷化镓系材料构成；源极2213、漏极2215可以由Ti、Al、Ni或Au中的一种金属构成，也可以由几种金属的组合通过高温退火形成的合金构成，这样能够进一步减小电阻；至于栅极2214，可以由Ni、Au、Pt、Ti和Al等金属组成，且栅极2214的截面形状可以是矩形，也可以是“T”型或“Y”型等，在此不做限定；第一钝化层2216和第二钝化层2217的材料可以为氮化硅(Si3N4)或氧化硅(SiO2)等。
所述砷化镓高电子迁移率晶体管221的制作方法为：形成衬底或晶圆；在衬底上形成外延层；在外延层上形成源极、漏极；在源极、漏极上形成第一钝化层；蚀刻第一钝化层；然后形成栅极，使得栅极连接外延层；在第一钝化层上形成第二钝化层；在对应源极和漏极的第二钝化层上进行蚀刻；然后形成第一金属层；在第二钝化层上形成金属间电介质；在金属间电介质上形成第二金属层，且第二金属层与第一金属层连接。器件中根据需要还可以设置更多金属层236、钝化层和介质层等。前面的是衬底2211正面工艺，至于衬底2211背面，可以先进行晶圆210键合(Wafer bonding)；再对晶圆210减薄与抛光(grinding andpolishing)；接着进行背孔229蚀刻(backside via etch)，蚀刻出贯穿晶圆210和外延层2212的背孔229；然后进行背孔229金属化(via metallization)，即在晶圆210背面形成背面金属层230，使背面金属层230通过背孔229与源极2213相连。
由于砷化镓具有频率响应好、速度快、工作温度高等优点，基于砷化镓高电子迁移率晶体管221(GaAs pHEMT)的功率放大器111或其它结构能够给芯片带来更好的性能，将在5G及未来通信中得到愈来愈广泛的应用，包括无线基站、手机、智能终端、WIFI等设备以及卫星通讯、微波点对点连线、雷达系统等地方。
如图10所示，是一种外延层2212的示意图，外延层2212中设有沟道层232(Channel)，所述沟道层232为砷化镓或铟砷化镓材料，厚度一般为10nm-1um；沟道上面为势垒层234(Barrier)，与沟道层232形成异质结并产生高迁移率的二维电子气(2DEG)，势垒层234可以由n-型掺杂的AlGaAs材料构成，其厚度介于10-50nm之间；设置势垒层234的目的是向界面提供自由电子并限制电子的向上运动。在沟道层232和势垒层234之间，也可以插入一层薄的隔离层233(Spacer)，可以限制自由电子的向上运动以进一步增加二维电子气的浓度；隔离层233一般为非掺杂的AlGaAs，厚度为5-25nm；势垒层234上面也可以有一层掺杂的盖帽层235(Cap layer)，如n-型掺杂的GaAs，厚度为10-50nm，盖帽层235可以保护势垒层234，并通过高掺杂而减小欧姆接触电阻。另外在制作沟道层232之前，还可以先在衬底2211上形成一层缓冲层231以提高外延层2212的质量，缓冲层231的材料可以为GaAs，厚度可以为0.5-2um。
如图11和图12所示，是一种LC滤波器222的示意图，LC滤波器222包括电感2221和电容2222；电感2221由金属线圈绕制而成，可以是方性绕组、圆形绕组或其他形状，金属线圈由Au、Al、Cu、Fe、Ni等或者合金制作而成；在半导体工艺中，电感2221一般采用方形或长方形，至于厚度、宽度、圈数及间距依具体设计和应用而确定。电感2221设有电感输入电极2242和电感输出电极2243，可以通过刻蚀通孔并制作金属连线的方式进行，也可以通过其它方式，如通过空气桥工艺将设置在金属线圈内侧的电感输入电极2242连到金属线圈外侧并与其它器件相连。至于电感2221的制作方法，可以采用刻蚀、金属剥离等方式，现以刻蚀方法加以说明；如图13所示，是一种电感2221的制作方法流程图，第一步先制作金属层236，可以由真空蒸镀或溅射沉积制成；第二步是进行涂胶、对准、曝光、显影，形成光刻胶237图案；第三步是对金属层236进行刻蚀；第四步是剥离光刻胶237，并进行清洗，完成电感2221的制作。
如图14所示，是一种电容2222的示意图，所述电容2222采用MIM(金属-电介质-金属)结构，包括下电极2251、电容介质2252和上电极2255；电容2222的形状也是多种多样，在半导体工艺中，一般采用正方形和长方形，电容介质2252一般为氮化硅和氧化硅，也可以是其它电介质材料，至于上电极2255和下电极2251一般为Au、Al或Cu金属，也可以是其他金属或合金。
如图15所示，是一种电容2222的制作方法流程图，第一步先在衬底2211上制作下电极2251，可以通过刻蚀或金属剥离的方法将金属层236形成下电极2251；第二步在下电极2251上制作电容介质2252，然后在电容介质2252上蚀刻出通孔，电容介质2252一般由化学沉积(CVD)方法制作而成；第三步是在电容介质2252上制作金属间电介质2220(IMD，Inter-Metal Dielectric)，并蚀刻出通孔；第四步是在金属间电介质2220上形成上电极2255，并蚀刻出电容输入电极2253和电容输出电极2254，其中，电容输入电极2253贯穿所述电容介质2252和金属间电介质2220与所述下电极2251连接，电容输出电极2254贯穿所述金属间电介质2220与电容介质2252相连。所述金属间电介质2220(IMD)可以选用聚酰亚胺树脂(Polyimide，简称PI)或苯并环丁烯(BCB)，也可以使用氮化硅和氧化硅等材料。
关于5G及未来通信中的射频滤波器，在基站应用中，主流技术是金属腔体滤波器和陶瓷介质滤波器，因为金属腔体滤波器和陶瓷介质滤波器具有较好的性能(较高Q值)，但体积较大，同时难于与基于半导体工艺的功率放大器集成。随着5G移动通信时代的来临，基站也会有很多新的方案；除宏基站外，还将有小基站(Small Cells)、微基站(MicroCells)、皮基站(Pico Cells)及家庭基站(Femto Cells)，这样的发展趋势也给射频前端带来了新的要求，即更小的尺寸、更高的集成度、更好的性能。而在手机和其它智能终端设备、WIFI等设备中，主要是SAW(表面声波)滤波器、BAW(体声波)滤波器(包括FBAR)或LTCC(低温共烧陶瓷)滤波器等；它们各有优缺点，如SAW滤波器最佳应用的频率范围是小于2.5GHz，BAW(包括FBAR)滤波器则主要用于Sub-6GHz，LTCC滤波器虽然可以用于高频，但其Q值较低，导致较大的插入损耗和较差的带外抑制。并且，这些滤波器都难与基于GaAs pHEMT的功率放大器集成在同一半导体芯片上，以满足5G及未来移动通信对射频前端更小尺寸、更高集成度、更高性能的要求。
LC滤波器具有结构简单、成本低廉、运行可靠性较高以及运行费用较低等优点，且可以与砷化镓高电子迁移率晶体管集成到一个芯片上；按频率选择的特性，LC滤波器可分为低通、高通、带通、带阻滤波器等，分别如图16到图19所示；对于不同的应用场景和性能要求，滤波器的结构种类繁多。按不同的设计方法可以分为巴特沃斯型滤波器、切比雪夫型滤波器、逆切比雪夫型滤波器、椭圆滤波器和贝塞尔型滤波器等。滤波器也有不同的阶数(级数)，对于高通和低通滤波器来讲，阶数就是滤波器中电容、电感的个数总和；对于带通滤波器来讲，阶数是并联谐振器的总数；对于带阻滤波器来讲，阶数是串联谐振器与并联谐振器的总数；因此可以根据需要将砷化镓高电子迁移率晶体管搭配不同类型的LC滤波器，满足多种需求。除了制作LC滤波器之外，也可以制作电容、电感以及电阻(薄膜电阻)，用以制作巴伦(Balun)，耦合器(Coupler)和分频器(Diplexer)，用于电路匹配。
如图20所示，所述集成芯片220还可以包括与所述电容区225(或电感区224)相邻设置的电阻区240，所述电阻区240内设有电阻241，所述电阻241包括电阻薄膜242、电阻输入电极243和电阻输出电极244，所述电阻薄膜242设置在所述第二钝化层2217上；所述电阻241与所述电容2222或电感2221通过金属导线或空气桥226相连，具体的，所述电阻输入电极243和电阻输出电极244设置在所述金属间电介质2220上，与所述电阻薄膜242连接；所述电阻输入电极243与所述电容输出电极2254连接。通过在LC滤波器222中增设电阻241提高LC滤波器241的稳定性和适用性。作为一个例子，所述电阻为薄膜电阻(TFR–Thin FilmResistor)，其在LC滤波器222中的位置如图21所示，且其工作示意图如图22所示。
如图23所示，是该电阻制作方法的流程图，先在衬底2211上形成介质层245，然后在介质层245上形成电阻薄膜242，可以由真空蒸镀、溅射或化学沉积等方法制成；接着进行涂胶、对准、曝光、显影，即形成光刻胶237图案；然后蚀刻电阻薄膜242，去胶、清洗。电阻薄膜242的材料有Ni-Co系、Ta系、Si系、金属陶瓷系电阻薄膜以及Au-Cr、Ni-P等电阻薄膜，常用的有NiCr、TaN等。至于电阻区240中的衬底2211、外延层2212、第一钝化层2216、第二钝化层2217和金属间电介质2220，可以与其它区的相同结构一同形成，以进一步简化工艺、降低成本、减小尺寸。而且电阻输入电极243可通过空气桥226与电容输出电极244连接。另外，电阻薄膜242可以制作在第二钝化层2217上，也可以制作在外延层2212表面，也可以制作在金属间介质层2220(IMD)上面，或者增加很多层数以满足设计需要。
在一实施例中，所述电感绕线2241设置在所述金属间介质层(IMD)上面，这时所述电感绕线与第二金属层2219同层设置，电容2222的下电极2251可以与保持在原来位置，也可以设置在所述金属间介质层上，与电感绕线同层设置，这样同样可以达到减少工序的目的。当然还可以将电感绕线2241设置在外延层2212的表面或第一钝化层2216的表面，金属绕组分别由欧姆接触层形成、与第一金属层2218同层设置或与第二金属层2219同层设置，从而达到减小芯片尺寸的目的。
在一实施例中，电容2222设置在第一金属层2218和欧姆接触层228之间，这时即以欧姆接触层228为下电极2251，电容输出电极2254、电容输入电极2253与第一金属层2218同层设置，以第一钝化层2216或第二钝化层2217为电容介质2252。当然还可以在欧姆接触层228和第一金属层2218之间、第一金属层2218和第二金属层2219之间同时制作电容2222，并制作相应得接地和金属连线，进一步地减小占用面积。
由于砷化镓高电子迁移率晶体管221可以是射频功率放大器111，也可以是射频低噪声放大器(LNA)和射频开关115(RF Swtch)；因此本申请中的集成芯片220可以只是GaAspHEMT功率放大器111和LC滤波器222的集成，也可以只是GaAs pHEMT射频低噪声放大器和LC滤波器222的集成，也可以只是GaAs pHEMT射频开关115和LC滤波器222的集成，当然还可以是GaAs pHEMT功率放大器111、GaAs pHEMT射频低噪声放大器和GaAs pHEMT射频开关115中的任意一个或全部与LC滤波器222的集成，且集成芯片220中关于射频前端110的元器件数量不做限定。将射频前端110中的多个器件采用砷化镓高电子迁移率晶体管221且与LC滤波器222集成在一个芯片上时，在实现减小芯片数量，减小产品面积与成本的同时，还兼备了砷化镓高电子迁移率晶体管221的高性能和LC滤波器222的适用性、稳定性高等特点，另外，集成芯片220中第一金属层2218、电感绕线2241和下电极2251通过一道制程形成；第二金属层2219、电感输入电极2242、电感输出电极2243、电容输入电极2253和电容输出电极2254通过一道制程形成；且砷化镓高电子迁移率晶体管221、电容2222和电感2221中的衬底2211、外延层2212、第一钝化层2216、第二钝化层2217和金属间电介质2220可共用，进一步简化工艺、降低成本、减小芯片尺寸；而且，采用空气桥226导通电感2221与砷化镓高电子迁移率晶体管221，采用空气桥226导通电容2222和电感2221，芯片上的空气桥226可采用一道工序制作，从而减小制程，提高生产效率；由于空气桥226不与第二金属层2219、电感输入电极2242、电感输出电极2243、电容输入电极2253和电容输出电极2254同层设置，因此空气桥226还能减小与第一金属层2218、电感绕线2241、下电极2251之间的交叠电容2222，且提高芯片的集成度，降低了芯片的生产成本。
在本申请中，所述集成芯片220包括射频前端110，所述射频前端110包括功率放大器111、射频开关115和低噪声放大器114和LC滤波器222，所述功率放大器111分别与所述射频开关115和LC滤波器222连接，所述低噪声放大器114分别与所述射频开关115和LC滤波器222连接；所述功率放大器111、射频开关115或低噪声放大器114为砷化镓高电子迁移率晶体管221；当然所述功率放大器111、射频开关115和低噪声放大器114中的两者或三者可以都为砷化镓高电子迁移率晶体管221。通过将射频前端110的集成，减小射频前端110的体积，提高射频前端110的性能。
当功率放大器111采用砷化镓高电子迁移率晶体管221且与LC滤波器222集成时，射频前端110的发射通道如图24所示，射频前端110的接收通道如图25所示，射频前端110的双工器113，即收发通道如图26所示。对于多通道系统来说，可采用不同的方案，例如，可以采用一个功率放大器111加上多个射频开关115和多个LC滤波器222的方案，其发射通道如图27所示，其接收通道如图28所示；图中所示为8个通道，共有8个LC滤波器222和16个射频开关115；8个LC滤波器222为频率不同的LC滤波器222，16个射频开关115为16个GaAs pHEMT型晶体管，所有的元件集成在同一个芯片上，达到减小器件尺寸、降低成本、提高性能的目的。当然，多通道系统还可以采用多个功率放大器111加上多个射频开关115和多个LC滤波器222的方案；如图29所示，是该方案发射通道的示意图，功率放大器111为GaAs pHEMT型晶体管，与LC滤波器222一一对应；该方案的接收通道如图30所示，数量相等的基于GaAspHEMT型的低噪声放大器(LNA)取代基于前面方案中的GaAs pHEMT型射频开关115。所有的元件集成在同一个芯片上，达到减小器件尺寸、降低成本、提高性能的目的。更进一步地，根据本专利提出的器件集成与制作方法，可以将射频前端110的所有器件集成在同一芯片上，对于多通道系统，可以选用上面的任一种方案或其它方案，其中功率放大器111(PA)、低噪声放大器(LNA)和射频开关115都是基于砷化镓高电子迁移率晶体管221制作而成，接收(Rx)和发射(Tx)滤波器112是不同设计的LC滤波器222。本专利产品将在5G及未来通信或其它终端设备中得到广泛的应用。
如图31所示，作为本发明的另一实施例，还公开了一种集成芯片220的制作方法流程图，用于制作上述的集成芯片220，所述集成芯片220包括相连接的砷化镓高电子迁移率晶体管221和LC滤波器222，所述LC滤波器222包括相连接的电容2222和电感2221，所述集成芯片220的制作方法包括步骤：
S1：形成衬底；
S2：在所述衬底的上表面形成由砷化镓系材料构成的外延层；
S3:在所述外延层上制作砷化镓高电子迁移率晶体管中的源极、漏极、栅极和钝化层；
S4：在所述钝化层上同步形成砷化镓高电子迁移率晶体管中的第一金属层、电感中的电感绕线和电容中的下电极；
S5：同步形成砷化镓高电子迁移率晶体管中的第二金属层、电感中的电感端口和电容中的上电极；
其中，所述第二金属层2219与所述第一金属层2218连接，所述电感端口2244与所述电感绕线2241的端部连接；所述第二金属层2219与所述电感端口2241、所述上电极2255耦合。
而且，在S4步骤后，可通过一道制程形成连接所述第二金属层2219与所述电感端口2244的空气桥226，连接所述电感端口2244与所述上电极2255的空气桥226，进一步提高芯片的生产效率，降低芯片的面积。
至于所述集成芯片220的具体制作方法，同样可以先完成衬底2211的正面工艺，再进行衬底2211的背面工艺(Backside Process)，正面工艺包括外延层、源漏极和栅极、钝化层、金属层、电感、电容与电阻以及空气桥等的制备，背面工艺主要包括晶圆键合(bonding)、碾磨减薄(grinding)、抛光(polishing)、背孔光刻与刻蚀(Backside ViaPhoto and Etch)、背孔金属化(Via metallization)、解键合(Debonding)与晶圆清洗等步骤；可参见前文对砷化镓高电子迁移率晶体管221、电容2222和电感2221的制备工艺，在此不一一赘述。
需要说明的是，本方案中涉及到的各步骤的限定，在不影响具体方案实施的前提下，并不认定为对步骤先后顺序做出限定，写在前面的步骤可以是在先执行的，也可以是在后执行的，甚至也可以是同时执行的，只要能实施本方案，都应当视为属于本申请的保护范围。
以上内容是结合具体的可选实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本申请的保护范围。

Claims (10)

1.一种集成芯片，其特征在于，所述集成芯片包括相邻且连接设置的晶体管区和LC滤波器区，所述晶体管区设置有砷化镓高电子迁移率晶体管，所述砷化镓高电子迁移率晶体管包括：
衬底；
外延层，设置在所述衬底的上表面，采用砷化镓系材料制成；
第一钝化层，设置在所述外延层上；
栅极、源极和漏极，设置在所述外延层的上方；
第二钝化层，设置在所述栅极、源极和漏极的上方；
第一金属层，设置在所述第二钝化层的上方，与所述源极和漏极相连；
第二金属层，与所述第一金属层连接，且设置在所述第一金属层的上方；
所述LC滤波器区包括电感区和电容区，所述电感区中设置有电感，所述电容区中设置有电容，所述电感和电容电连接，所述电感包括：
第一钝化层，设置在所述外延层上；
第二钝化层，设置在所述第一钝化层上；
电感绕线，设置在所述第二钝化层的上方；以及
电感端口，设置在所述电感绕线的上方，与所述电感绕线的端部连接；
所述电容包括：
第一钝化层，设置在所述外延层上；
第二钝化层，设置在所述第一钝化层上；
下电极，设置在所述第二钝化层的上方；
电容介质，设置在所述下电极上；以及
上电极，设置在所述电容介质的上方；
其中，所述电感绕线、所述下电极与所述第一金属层采用同一制程形成；所述电感端口、所述第二金属层和上电极通过同一道制程形成；
所述第二金属层与所述电感端口通过空气桥耦合，所述电感端口与所述上电极通过空气桥耦合。
2.如权利要求1所述的一种集成芯片，其特征在于，所述晶体管区和LC滤波器区包括：金属间电介质，设置在所述第二钝化层上；
在所述砷化镓高电子迁移率晶体管中：
所述源极、漏极和栅极，贯穿所述第一钝化层，与所述外延层连接；
所述第一金属层，设置在所述源极和漏极的上方，贯穿所述第二钝化层，且分别与所述源极和漏极连接；以及
所述第二金属层，设置在所述金属间电介质的上方，贯穿所述金属间电介质，且分别与所述第一金属层连接；
在所述电感中：
所述电感端口，设置在所述金属间电介质的上方，包括电感输入电极和电感输出电极，所述电感输入电极与所述电感绕线的一端连接，所述电感输出电极与所述电感绕线的另一端连接；
在所述电容中：
所述电容介质，设置在所述下电极和金属间电介质之间；以及
所述上电极，设置在所述金属间电介质的上方，包括电容输入电极和电容输出电极，所述电容输入电极贯穿所述金属间电介质和电容介质，与所述下电极连接；所述电容输出电极贯穿所述金属间电介质，与所述电容介质连接；
其中，所述电感输入电极与所述漏极上方的第二金属层通过空气桥连接，所述电感输出电极与所述电容输入电极通过空气桥连接。
3.如权利要求2所述的一种集成芯片，其特征在于，包括：
背孔，贯穿所述衬底和外延层；以及
背面金属层，设置在所述衬底的下表面，通过所述背孔与所述源极连接。
4.如权利要求2所述的一种集成芯片，其特征在于，所述集成芯片还包括与所述电容区或电感区相邻设置的电阻区，所述电阻区内设有电阻，所述电阻包括：
电阻薄膜，设置在所述第二钝化层上；
电阻输入电极，设置在所述金属间电介质上，与所述电阻薄膜连接；以及
电阻输出电极，设置在所述金属间电介质上，与所述电阻薄膜连接；
其中，所述电阻与所述电容或电感通过空气桥相连。
5.如权利要求1所述的一种集成芯片，其特征在于，所述晶体管区和LC滤波器区包括：金属间电介质，设置在所述第二钝化层上；
在所述砷化镓高电子迁移率晶体管中：
所述源极、漏极和栅极，贯穿所述第一钝化层，与所述外延层连接；
所述第一金属层，设置在所述源极和漏极的上方，贯穿所述第二钝化层，且分别与所述源极和漏极连接；以及
所述第二金属层，设置在所述金属间电介质的上方，贯穿所述金属间电介质，且分别与所述第一金属层连接；
在所述电感中：
所述电感端口，设置在所述金属间电介质的上方，与所述电感绕线的一端连接；
其中，所述外延层与所述电感绕线的另一端通过欧姆接触层连接；
在所述电容中：
所述下电极，通过欧姆接触层与所述外延层连接；
所述电容介质，设置在所述下电极和金属间电介质之间；以及
所述上电极，设置在所述金属间电介质的上方，且贯穿所述金属间电介质，与所述电容介质连接；
其中，所述集成芯片包括背面金属层和多个背孔，所述背孔贯穿所述衬底和外延层，所述背面金属层设置在所述衬底的下表面，且透过所述背孔分别与所述源极、电感的欧姆接触层、和/或电容的欧姆接触层连接；
所述电感端口与所述漏极上方的第二金属层通过空气桥连接，所述电感端口与所述上电极通过空气桥连接。
6.如权利要求1-5任意一项所述的一种集成芯片，其特征在于，连接所述电感端口与第二金属层的空气桥，与连接所述电感端口和所述上电极的空气桥，采用一道制程形成。
7.如权利要求1所述一种集成芯片，其特征在于，所述集成芯片包括射频前端，所述射频前端包括功率放大器、射频开关和低噪声放大器和LC滤波器，所述功率放大器分别与所述射频开关和LC滤波器连接，所述低噪声放大器分别与所述射频开关和LC滤波器连接；
所述功率放大器、射频开关或低噪声放大器为砷化镓高电子迁移率晶体管。
8.如权利要求1所述的一种集成芯片，其特征在于，所述外延层包括依次堆叠设置的缓冲层、沟道层、隔离层、势垒层和盖帽层，所述缓冲层的材料包括砷化镓材料，所述缓冲层的厚度为0.5-2um；所述沟道层的材料包括砷化镓或铟砷化镓材料，所述沟道层的厚度为10nm-1um；所述隔离层的材料包括非掺杂的AlGaAs，所述隔离层的厚度为5-25nm；所述势垒层的材料包括n-型掺杂的AlGaAs材料，所述势垒层的厚度为10-50nm；所述盖帽层的材料包括n-型掺杂的GaAs，厚度为10-50nm。
9.一种集成芯片的制作方法，用于制作如权利要求1-8任意一项所述的集成芯片，所述集成芯片包括相连接的砷化镓高电子迁移率晶体管和LC滤波器，所述LC滤波器包括相连接的电容和电感，其特征在于，包括步骤：
形成衬底；
在所述衬底的上表面形成由砷化镓系材料构成的外延层；
在所述外延层上制作砷化镓高电子迁移率晶体管中的源极、漏极、栅极、第一钝化层和第二钝化层；
在所述第二钝化层上同步形成砷化镓高电子迁移率晶体管中的第一金属层、电感中的电感绕线和电容中的下电极；以及
同步形成砷化镓高电子迁移率晶体管中的第二金属层、电感中的电感端口和电容中的上电极；
其中，所述第二金属层与所述第一金属层连接，所述电感端口与所述电感绕线的端部连接；所述第二金属层与所述电感端口、所述上电极耦合。
10.一种集成电路，其特征在于，包括晶圆和如权利要求1-8任意一项所述的集成芯片，所述集成芯片设置在所述晶圆上。
CN202010075240.3A 2020-01-22 2020-01-22 一种集成芯片及其制作方法和集成电路 Active CN113161348B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010075240.3A CN113161348B (zh) 2020-01-22 2020-01-22 一种集成芯片及其制作方法和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010075240.3A CN113161348B (zh) 2020-01-22 2020-01-22 一种集成芯片及其制作方法和集成电路

Publications (2)

Publication Number Publication Date
CN113161348A CN113161348A (zh) 2021-07-23
CN113161348B true CN113161348B (zh) 2023-03-21

Family

ID=76881800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010075240.3A Active CN113161348B (zh) 2020-01-22 2020-01-22 一种集成芯片及其制作方法和集成电路

Country Status (1)

Country Link
CN (1) CN113161348B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782529A (zh) * 2021-08-27 2021-12-10 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102340288A (zh) * 2010-07-21 2012-02-01 中国科学院微电子研究所 一种具有阻抗匹配的射频集成带通滤波器
DE102015106509A1 (de) * 2014-04-29 2015-10-29 Infineon Technologies Ag System und Verfahren für eine integrierte Hochfrequenzschaltung
CN110534421A (zh) * 2019-08-26 2019-12-03 深圳市汇芯通信技术有限公司 栅极制造方法及相关产品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1254026C (zh) * 2000-11-21 2006-04-26 松下电器产业株式会社 通信系统用仪器
US10062683B1 (en) * 2017-02-27 2018-08-28 Qualcomm Incorporated Compound semiconductor transistor and high-Q passive device single chip integration
US20190028066A1 (en) * 2017-07-24 2019-01-24 Macom Technology Solutions Holdings, Inc. Fet operational temperature determination by field plate resistance thermometry
CN111682860B (zh) * 2019-07-25 2023-10-10 深圳市汇芯通信技术有限公司 集成器件制造方法及相关产品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102340288A (zh) * 2010-07-21 2012-02-01 中国科学院微电子研究所 一种具有阻抗匹配的射频集成带通滤波器
DE102015106509A1 (de) * 2014-04-29 2015-10-29 Infineon Technologies Ag System und Verfahren für eine integrierte Hochfrequenzschaltung
CN110534421A (zh) * 2019-08-26 2019-12-03 深圳市汇芯通信技术有限公司 栅极制造方法及相关产品

Also Published As

Publication number Publication date
CN113161348A (zh) 2021-07-23

Similar Documents

Publication Publication Date Title
CN111968972B (zh) 一种集成芯片及其制作方法和集成电路
US9559659B2 (en) Tunable filter systems, devices, and methods
CN106031076B (zh) 基于微型声谐振器的滤波器和双工器
KR101516857B1 (ko) 안테나 스위치, rf 송신 시스템 및 안테나 스위치 동작 방법
CN102208395B (zh) 半导体器件和形成高衰减平衡带通滤波器的方法
US20120182087A1 (en) Single-chip duplexer with isolation shield between transmit and receive filters
WO2014179240A1 (en) Devices and methods related to low loss impedance transformers for radio-frequency applications
CN111540712B (zh) 集成器件制造方法及相关产品
CN110798160A (zh) 单片集成功率放大器和体声波滤波器的芯片结构及制备方法
WO2009099692A1 (en) Balun transformer with improved harmonic supression
CN113161349B (zh) 一种集成芯片及其制作方法和集成电路
US10911015B2 (en) Electromagnetic tunable filter systems, devices, and methods in a wireless communication network for supporting multiple frequency bands
US20060244552A1 (en) Monolithic RF filter
US20050073375A1 (en) Single chip-type film bulk acoustic resonator duplexer
CN113161348B (zh) 一种集成芯片及其制作方法和集成电路
US6972641B2 (en) FBAR ladder filter and method of grounding of FBAR ladder filters
WO2018132314A1 (en) Tunable filter systems, devices, and methods
US20120004016A1 (en) Filtering circuit with coupled baw resonators and having impedance matching adaptation
CN117352510A (zh) 一种射频前端集成芯片及其制造方法
CN113161350B (zh) 一种集成芯片及其制作方法和集成电路
CN111968995B (zh) 一种集成无源器件及其制作方法和集成电路
CN215452940U (zh) 一种基于soi cmos工艺的全集成宽频可配置前端
CN114497114A (zh) 集成芯片及其制作方法和集成电路
JP3905468B2 (ja) 高周波信号処理回路用積層体及びそれを用いた無線電話端末
CN114026786A (zh) 包括带阻谐振器的baw谐振器滤波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 518000, Building 4, 1001, Shenzhen New Generation Industrial Park, No. 136 Zhongkang Road, Meidu Community, Meilin Street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Huixin Communication Technology Co.,Ltd.

Address before: 2701, building T2, Shenye Shangcheng (South District), 5001 Huanggang Road, Lianhua Yicun community, Huafu street, Shenzhen, Guangdong 518000

Patentee before: Shenzhen Huixin Communication Technology Co.,Ltd.

CP02 Change in the address of a patent holder