TWI642147B - 用於電容耦合隔離器的電容耦合封裝結構 - Google Patents

用於電容耦合隔離器的電容耦合封裝結構 Download PDF

Info

Publication number
TWI642147B
TWI642147B TW107103080A TW107103080A TWI642147B TW I642147 B TWI642147 B TW I642147B TW 107103080 A TW107103080 A TW 107103080A TW 107103080 A TW107103080 A TW 107103080A TW I642147 B TWI642147 B TW I642147B
Authority
TW
Taiwan
Prior art keywords
lead frame
capacitive coupling
signal input
pin
signal output
Prior art date
Application number
TW107103080A
Other languages
English (en)
Other versions
TW201933551A (zh
Inventor
又法 王
賴巍文
林普瀚
吳沅龍
Original Assignee
新加坡商光寶新加坡有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商光寶新加坡有限公司 filed Critical 新加坡商光寶新加坡有限公司
Priority to TW107103080A priority Critical patent/TWI642147B/zh
Application granted granted Critical
Publication of TWI642147B publication Critical patent/TWI642147B/zh
Publication of TW201933551A publication Critical patent/TW201933551A/zh

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明公開用於電容耦合隔離器的電容耦合封裝結構,包括第一、第二引線架、傳送器、接收器及封裝體。第一引線架包括第一、第二信號輸入引腳及第一電容組件的電極板,第二引線架包括第一、第二信號輸出引腳及第二電容組件的電極板,第一與第二電容組件的電極板彼此上下對應並對準以形成多個電容器。傳送器設置於第一引線架上且接收器設置於第二引線架上,封裝體包覆第一及第二引線架並填充於之間,以使得第一與第二引線架彼此電性隔離。本發明所公開的電容耦合封裝結構包括封裝內電容器,具有體積小、製造方法簡便及可提供所欲的隔離電壓。

Description

用於電容耦合隔離器的電容耦合封裝結構
本發明涉及一種用於電容耦合隔離器的電容耦合封裝結構,特別是涉及一種由支架和封裝材料形成的封裝內(on-package)電容耦合封裝結構。
在現有的隔離技術中,有一種是利用電場耦合(electric field coupling)或是電容耦合(capacitive coupling)技術來製造半導體隔離器。就電容耦合隔離器而言,目前是以具有晶片上(on-chip)形式的電容器為主流。此種產品需要使用半導體高壓電容器製造方法,因為隔離器必須滿足一定的絕緣電壓的要求。因此,在晶片上電容器的製造過程中,需要採用相對於傳統CMOS製程更為昂貴的晶圓製程,且其相關產品會具有較大的體積。除此之外,晶片上電容器的隔離電壓也會受限於晶片主體材料(例如二氧化矽)的厚度,難以達到特定應用領域的隔離要求,例如醫療設備。
因此,在現有技術中,仍然缺乏製作程序簡單、成本低、具有較小體積且可以提供較佳隔離電壓的電容耦合封裝結構。
本發明所要解決的技術問題在於,針對現有技術的不足提供一種電容耦合封裝結構。本發明所提供的電容耦合封裝結構包括由支架和封裝材料所形成的封裝內(on-package)電容器(也可稱為 內建式(built-in)電容器),此電容器可以使用引線架而通過較為簡便且低成本的製造方法而製造。
為了解決上述的技術問題,本發明所採用的其中一技術方案是提供一種電容耦合封裝結構,其包括一第一引線架、一第二引線架、一傳送器、一接收器以及一封裝體。所述第一引線架包括一第一信號輸入引腳、一第二信號輸入引腳以及一第一電容組件的電極板,所述第二引線架包括一第一信號輸出引腳、一第二信號輸出引腳以及一第二電容組件的電極板。所述傳送器設置於所述第一引線架上,並與所述第一信號輸入引腳、所述第二信號輸入引腳以及所述第一電容組件的電極板電性連接。所述接收器設置於所述第二引線架上,並與所述第一信號輸出引腳、所述第二信號輸出引腳以及所述第二電容組件的電極板電性連接。所述封裝體包覆所述第一引線架與所述第二引線架,並填充於所述第一引線架與所述第二引線架之間,以使得所述第一引線架與所述第二引線架彼此電性隔離。所述第一電容組件的電極板包括彼此分離的一第一信號輸入正極板、一第一信號輸入負極板、一第二信號輸入正極板以及一第二信號輸入負極板,而所述第二電容組件的電極板包括彼此分離的一第一信號輸出正極板、一第一信號輸出負極板、一第二信號輸出正極板以及一第二信號輸出負極板。所述第一電容組件的電極板與所述第二電容組件的電極板彼此上下對應並對準以形成多個電容器。
本發明的其中一有益效果在於,本發明所提供的電容耦合封裝結構,其能通過“所述封裝體包覆所述第一引線架與所述第二引線架,並填充於所述第一引線架與所述第二引線架之間,以使得所述第一引線架與所述第二引線架彼此電性隔離”以及“所述第一電容組件的電極板與所述第二電容組件的電極板彼此上下對應並對準以形成多個電容器”的技術方案,以使用引線架而通過較為簡易的製造方法來製造包括封裝內的電容器的電容耦合封裝 結構,且可以通過調整第一引線架與第二引線架的距離或是封裝體的材料來獲得所欲的隔離電壓。
為使能更進一步瞭解本發明的特徵及技術內容,請參閱以下有關本發明的詳細說明與附圖,然而所提供的附圖僅用於提供參考與說明,並非用來對本發明加以限制。
P‧‧‧電容耦合封裝結構
1‧‧‧第一引線架
10‧‧‧架體
11‧‧‧第一信號輸入引腳
12‧‧‧第二信號輸入引腳
13‧‧‧第一電容組件的電極板
131‧‧‧第一信號輸入正極板
132‧‧‧第一信號輸入負極板
133‧‧‧第二信號輸入正極板
134‧‧‧第二信號輸入負極板
14‧‧‧第一直流電源引腳
15‧‧‧第一接地引腳
2‧‧‧第二引線架
21‧‧‧第一信號輸出引腳
22‧‧‧第二信號輸出引腳
23‧‧‧第二電容組件的電極板
231‧‧‧第一信號輸出正極板
232‧‧‧第一信號輸出負極板
233‧‧‧第二信號輸出正極板
234‧‧‧第二信號輸出負極板
24‧‧‧第二直流電源引腳
25‧‧‧第二接地引腳
3‧‧‧傳送器
3’‧‧‧第一承載部
31‧‧‧第一連接線
4‧‧‧接收器
4’‧‧‧第二承載部
41‧‧‧第二連接線
5‧‧‧封裝體
Din、Dout‧‧‧第一信號
CI(+)、CI(-)‧‧‧電容器
PL(+)、PL(-)‧‧‧物理鏈接
d1、d2、d3、d4‧‧‧距離
A‧‧‧裁切線
X‧‧‧翻轉軸
圖1為本發明所提供的電容耦合封裝結構的其中一示意圖;圖2為圖1所示的電容耦合封裝結構的局部示意圖;圖3為本發明所提供的電容耦合封裝結構的其中一信號傳輸方塊圖;圖4為本發明所提供的電容耦合封裝結構的另一示意圖;圖5為圖4所示的電容耦合封裝結構的局部示意圖;圖6為本發明所提供的電容耦合封裝結構的第一引線架的結構示意圖;以及圖7為本發明所提供的電容耦合封裝結構的第一引線架以及第二引線架的結構示意圖。
以下是通過特定的具體實施例來說明本發明所公開有關“電容耦合結構”的實施方式,本領域技術人員可由本說明書所公開的內容瞭解本發明的優點與效果。本發明可通過其他不同的具體實施例加以施行或應用,本說明書中的各項細節也可基於不同觀點與應用,在不悖離本發明的精神下進行各種修飾與變更。另外,本發明的附圖僅為簡單示意說明,並非依實際尺寸的描繪,事先聲明。以下的實施方式將進一步詳細說明本發明的相關技術內容,但所公開的內容並非用以限制本發明的保護範圍。
請參閱圖1至圖3。圖1為本發明所提供的電容耦合封裝結構P的其中一示意圖,圖2為圖1所示的電容耦合封裝結構P的局 部示意圖,而圖3為本發明所提供的電容耦合封裝結構P的其中一信號傳輸方塊圖。須注意的是,圖1以及圖2並未依據實際的電容耦合封裝結構P的產品的比例進行繪製。
首先,如圖1所示,本發明所提供的電容耦合封裝結構P包括第一引線架1、第二引線架2、傳送器3、接收器4以及封裝體5。第一引線架1與第二引線架2相互對應、對準且彼此分離。具體來說,第一引線架1與第二引線架2可以是具有相同的尺寸的金屬架體,且第一引線架1可以設置在第二引線架2的上方並與第二引線架2平行且對齊。在圖1所示的實施例中,第一引線架1是設置在第二引線架2的正上方。然而,第一引線架1與第二引線架2的尺寸在本發明中並不加以限制。
傳送器3與接收器4分別設置在第一引線架1與第二引線架2上。傳送器3與接收器4都可以通過固晶(die-attach)的方式而被固定於第一引線架1的一部分,以及第二引線架2的一部分上。在本發明中,傳送器3與接收器4可以分別是具有傳送信號與接收信號的功能的晶片。傳送器3與接收器4是通過由第一電容組件的電極板13與第二電容組件的電極板23所形成的電容器而彼此電性絕緣(galvanically isolated/DC isolated),而高頻電壓則可以藉由AC耦合而通過電容器所形成之阻礙(barrier)。
承上所述,封裝體5包覆第一引線架1與第二引線架2,並填充於第一引線架1與第二引線架2之間,以使得第一引線架1與第二引線架2彼此電性隔離。具體來說,封裝體5可以由絕緣材料所形成,絕緣材料可以是環氧樹脂或是矽氧樹脂。在本發明中,封裝體5所使用的絕緣材料的種類以及特性可以依據產品需求加以調整。換句話說,根據產品的絕緣電壓或是隔離電壓,可以選擇具有不同絕緣特性的絕緣材料來形成封裝體5。
舉例而言,在本發明所提供的電容耦合封裝結構P中,還可以進一步包括一聚醯亞胺薄膜,使得封裝體5填充於第一引線架 1、第二引線架2與聚醯亞胺薄膜之間。使用聚醯亞胺薄膜可以增強第一引線架1與第二引線架2之間的電隔離效果並顯著提升隔離電壓。如此一來,可以在使得電容耦合封裝結構P具有較小尺寸的條件下提升電隔離效果。
除此之外,在封裝體5內的第一引線架1與第二引線架2彼此之間的間距對於所形成的電容耦合封裝結構P的特性也有關鍵性地影響。舉例而言,通過調整第一引線架1與第二引線架2之間的間距,可以調整分別設置在第一引線架1與第二引線架2上的第一電容組件的電極板13與第二電容組件的電極板23之間的距離,進而改變由第一電容器組件與第二電容器組件所共同形成的電容器的電容值,藉此調整電耦合封裝結構的絕緣電壓或是隔離電壓。
接下來,請同樣參閱圖1,並同時參考圖2所示。圖2(a)以及圖2(b)分別是本發明所提供的電容耦合封裝結構P中的第一引線架1與第二引線架2的俯視示意圖,且圖中同時繪示傳送器3、接收器4及封裝體5等其他組件。
如圖2(a)所示,第一引線架1包括第一信號輸入引腳11、第二信號輸入引腳12以及第一電容組件的電極板13。第一電容組件的電極板13包括彼此分離的第一信號輸入正極板131、第一信號輸入負極板132、第二信號輸入正極板133以及第二信號輸入負極板134。第一引線架1的各個組件可以由相同的導電材料所形成,第一引線架1可以是一體成形的。舉例而言,第一電容組件的電極板13所包括的第一信號輸入正極板131、第一信號輸入負極板132、第二信號輸入正極板133以及第二信號輸入負極板134是由相同材料所形成的金屬電極板。
另外,如圖2(a)所示,第一引線架1還包括用以設置傳送器3的第一承載部3’,第一承載部3’可以是由第一引線架1的其中一個引腳(例如圖中所示的第一接地引腳15)所延伸出的支架。在本 發明中,可以通過固晶(die-attach)的方式將傳送器3設置在第一承載部3’上。
在圖2(a)及圖2(b)中,各組件的尺寸以及其等之間的相對位置並未依據實際產品的尺寸進行繪製。換句話說,圖2(a)及圖2(b)中各組件的尺寸及位置僅是作為示意。針對各組件的設置位置,特別是第一電容組件的電極板13的第一信號輸入正極板131、第一信號輸入負極板132、第二信號輸入正極板133以及第二信號輸入負極板134的尺寸以及相對位置稍後敘述。
承上所述,第一引線架1還包括與設置在第一承載部3’上的傳送器3電性連接的第一直流電源引腳14以及第一接地引腳15。另外,本發明所提供的電容耦合封裝結構P還包括多條第一連接線31,多條第一連接線31用以提供第一直流電源引腳14、第一接地引腳15、第一信號輸入引腳11、第二信號輸入引腳12與第一電容組件的電極板13之間的電性連接。
具體來說,第一直流電源引腳14可以通過第一連接線31對傳送器3提供驅動電壓。另外,第一信號輸入引腳11以及第二信號輸入引腳12分別通過第一連接線31對傳送器3輸入第一訊號以及第二訊號。
在本發明中,傳送器3可以是高頻傳送器晶片,且是以差分形式進行信號處理的傳送器晶片。在本發明中,使用差分形式進行信號處理可以使得電容耦合封裝結構P符合共模拒斥(CMR)的需求。因此,由第一信號輸入引腳11傳送至傳送器3的信號會以差分形式被分別傳送至第一信號輸入正極板131以及第一信號輸入負極板132,用以與第二引線架2的第二電容組件的電極板23產生兩個物理鏈接(physical link)。同樣地,由第二信號輸入引腳12傳送至傳送器3的信號會以差分形式被分別傳送至第二信號輸入正極板133以及第二信號輸入負極板134,用以與第二引線架2的第二電容組件的電極板23形成兩個物理鏈接。
接下來,請同步參閱圖2(b)。圖2(b)中所示的第二引線架2與其相關組件的設置方式與第一引線架1相似。如圖2(b)所示,第二引線架2包括第一信號輸出引腳21、第二信號輸出引腳22以及第二電容組件的電極板23。第二電容組件的電極板23包括彼此分離的第一信號輸出正極板231、第一信號輸出負極板232、第二信號輸出正極板233以及第二信號輸出負極板234。如同第一引線架1,第二引線架2的各個組件可以由相同的導電材料所形成。
第二引線架2還包括與用以設置接收器4的第二承載部4’,第二承載部4’可以是由第二引線架2的其中一個引腳(例如圖中所示的第二接地引腳25)所延伸出的支架。在本發明中,可以通過固晶的方式將接收器4設置在第二承載部4’上。
承上所述,第二引線架2還包括與設置在第二承載部4’上的接收器4電性連接的第二直流電源引腳24以及第二接地引腳25。另外,本發明所提供的電容耦合封裝結構P還包括多條第二連接線41,多條第二連接線41用以提供第二直流電源引腳24、第二接地引腳25、第一信號輸出引腳21、第二信號輸出引腳22與第二電容組件的電極板23之間的電性連接。
具體來說,第二直流電源引腳24可以通過第二連接線41對接收器4提供驅動電壓。另外,第一信號輸出引腳21以及第二信號輸出引腳22分別通過第二連接線41從接收器4接收第一信號以及第二信號。
在本發明中,接收器4可以是高頻接收器晶片,且是以差分形式進行信號處理的接收器晶片。因此,接收器4接收來自第二電容組件的電極板23的信號(包括四個物理鏈接),並將信號輸出至第一信號輸出引腳21以及第二信號輸出引腳22。
承上所述,在第一引線架1與第二引線架2之間的信號傳遞是通過相互對應並對準的第一電容組件的電極板13與第二電容組件的電極板23達成。換句話說,通過第一電容組件的電極板13 與第二電容組件的電極板23之間電場耦合的效應,可以使傳送器3與接收器4彼此電性隔離,而高頻訊號則可以通過第一電容組件的電極板13與第二電容組件的電極板23進行傳輸。在本發明的實施例中,第一引線架1可以設置在第二引線架2的正上方,且第一電容組件的電極板13也是設置在第二電容組件的電極板23的正上方。換句話說,第一電容組件的電極板13與第二電容組件的電極板23彼此上下對齊。如此一來,由差分形式的傳送器3傳送至第一電容組件的電極板13的信號可以通過耦合而傳送至第二電容組件的電極板23。如此一來,第二電容組件的電極板23可以再將所接收到的信號傳輸至接收器4,藉此完成信號的傳遞。
換句話說,第一電容組件的電極板13與第二電容組件的電極板23彼此相互配合而形成電容器。詳細來說,第一信號輸入正極板131與第一信號輸出正極板231彼此配對而形成一個電容器,第一信號輸入負極板132與第一信號輸出負極板232彼此配對而形成一個電容器,第二信號輸入正極板133與第二信號輸出正極板233彼此配對而形成一個電容器,且第二信號輸入負極板134與第二信號輸出負極板234彼此配對而形成一個電容器。因此,在本發明所提供的電容耦合封裝結構P中包括四個封裝內(on-package)電容器。這些電容器可以是高壓電容器並具有很小的尺寸,且可以賦予電容耦合封裝結構P可調整的隔離電壓。
承上所述,由第一電容組件的電極板13與第二電容組件的電極板23所形成的每個電容器都具有一個物理鏈接,而兩個物理鏈接形成一個信號通道(channel)。具體來說,第一信號輸入正極板131與第一信號輸出正極板231彼此配對所形成的電容器CI(+)具有第一信號的物理鏈接PL(+),第一信號輸入負極板132與第一信號輸出負極板232彼此配對所形成的電容器CI(-)具有第一信號的物理鏈接PL(-),而物理鏈接PL(+)與物理鏈接PL(-)可以共同形成第一信號的信號通道。同樣地,第二信號輸入正極板133與第二 信號輸出正極板彼此配對所形成的電容器具有第二信號的物理鏈接PL(+),第二信號輸入負極板134與第二信號輸出負極板234彼此配對所形成的電容器具有第二信號的物理鏈接PL(-),而物理鏈接PL(+)與物理鏈接PL(-)可以共同形成第二信號的信號通道。
請參閱圖3。圖3顯示本發明所提供的電容耦合封裝結構P中,其中一組信號(例如第一信號)的信號傳輸方塊圖。如圖3所示,第一信號Din以低速數據傳輸(low date rate)信號的形式輸入至差分形式的傳送器3。傳送器3對第一信號Din進行處理而轉化為差分信號,並將低速數據傳輸信號調變而呈可以通過電容器CI(+)、CI(-)的高頻信號。經過調變的高頻信號一般具有數百MHz至數GHz的頻率,而具有較高頻率的信號可以採用較小的電容器,使得電容耦合封裝結構P的尺寸得以縮小而具有,例如從0.1pF至10fF的電容值。
接下來,高頻信號被分別傳送至由第一輸入正極板與第一信號輸出正極板231所形成的電容器CI(+)、CI(-),再傳送至差分形式的接收器4,最後形成被輸出的第一信號Dout。換句話說,電容器、CI(+)、CI(-)用以在傳送器3與接收器4之間建立物理鏈接PL(+)與物理鏈接PL(-),從而形成一個信號通道。
換句話說,在本發明的實施例中,第一信號輸入正極板131與第一信號輸出正極板231彼此對準以共同形成第一正極物理鏈接,且第一信號輸入負極板132與第一信號輸出負極板232彼此對準以共同形成第一負極物理鏈接。第二信號輸入正極板133與第二信號輸出正極板233彼此對準以共同形成第二正極物理鏈接,第二信號輸入負極板134與第二信號輸出負極板234彼此對準以共同形成第二負極物理鏈接。第一正極物理鏈接與第一負極物理鏈接彼此對準以共同形成第一通信通道,且第二正極物理鏈接與第二負極物理鏈接共同形成第二通信通道。
請參閱圖4與圖5。圖4為本發明所提供的電容耦合封裝結構 P的另一示意圖,而圖5為圖4所示的電容耦合封裝結構P的局部示意圖。接下來,將針對本發明所提供的電容耦合封裝結構P的不同結構設計進行說明。
如先前圖2中所述,在本發明的一個實施例中,第一引線架1的第一信號輸入引腳11、第二信號輸入引腳12以及第一電容組件的電極板13都設置在傳送器3的同一側,且第二引線架2的第一信號輸出引腳21、第二信號輸出引腳22以及第二電容組件的電極板23都設置在接收器4的同一側。此結構設計也顯示於圖1中。
然而,在不同實施例中,第一引線架1與第二引線架2中各組件的相對位置也可以加以調整。舉例而言,第一引線架1的第一信號輸入引腳11、第二信號輸入引腳12以及第一電容組件的電極板13之中的任意兩個分別設置在傳送器3的不同側,且第二引線架2的第一信號輸出引腳21、第二信號輸出引腳22以及第二電容組件的電極板23之中的任意兩個分別設置在接收器4的不同側。換句話說,在本發明中,只要在電容耦合封裝結構P中,第一電容組件的電極板13與第二電容組件的電極板23可以相互對應(對齊、對準)而形成電容器,第一引線架1與第二引線架2的結構設計可以進行調整。
舉例而言,如圖5(a)及圖5(b)所示,第一引線架1的第一信號輸入引腳11、第二信號輸入引腳12、第一直流電源引腳14和第一接地引腳15與第一電容組件的電極板13是分別設置在傳送器3的兩側,而第二引線架2的第一信號輸出引腳21、第二信號輸出引腳22、第二直流電源引腳24和第二接地引腳25與第二電容組件的電極板23是分別設置在接收器4的兩側。因此,如圖4所示,在電容耦合封裝結構P中,第一電容組件的電極板13與第二電容組件的電極板23彼此上下對應並對準,而傳送器3與接收器4則是彼此錯位而設置。
在本發明中,傳送器3與接收器4是分別設置在第一引線架1 與第二引線架2上。然而,傳送器3與接收器4可以設置在第一引線架1與第二引線架2的不同表面上。請參閱圖5(a)及圖5(b)所示,在圖5(a)中,傳送器3與接收器4分別設置在第一引線架1與第二引線架2的兩個相互背對的表面上。如此一來,第一引線架1與第二引線架2之間的距離可以大幅縮短而節省電容耦合封裝結構P的體積。這樣的結構設計會使得電容耦合封裝結構P中的封裝內電容器具有較小的電容值。
另外,傳送器3與接收器4也可以分別設置在所第一引線架1與第二引線架2的兩個朝向相同方向的表面上。舉例而言,如圖5(b)所示,傳送器3設置在第一引線架1的上表面上,而接收器4設置在第二引線架2的上表面上。在本發明的另一個實施例中,傳送器3與接收器4分別設置在第一引線架1與第二引線架2的兩個相互面對的表面上。換句話說,傳送器3與接收器4的設置方式可以依據產品的需求,或是製造方法中的參數加以選擇或調整。
請參閱圖6。圖6為本發明所提供的電容耦合封裝結構P的第一引線架1的結構示意圖。以下將詳細說明第一引線架1與第二引線架2中的第一電容組件的電極板13與第二電容組件的電極板23的結構設計。由於第一電容組件的電極板13與第二電容組件的電極板23是彼此對應且具有相似的結構,在此以第一電容組件的電極板13進行說明。
如圖6所示,第一引線架1在用以形成電容耦合結構之前是包括架體10與由架體10所支撐的第一信號輸入引腳11、第二信號輸入引腳12、第一直流電源引腳14、第一接地引腳15與第一電容組件的電極板13。第一引線架1還包括後續用以設置傳送器3的第一承載部。在將第一引線架1與第二引線架2通過封裝體5而固定後,第一引線架1的架體10的一部分會被移除。
第一電容組件的電極板13包括彼此分離的第一信號輸入正極 板131、第一信號輸入負極板132、第二信號輸入正極板133以及第二信號輸入負極板134。上述電極板可以具有各種形狀,例如長方形、方形等。另外,為了將不同電信通道或是物理鏈接之間的串擾(crosstalk)現象最小化,相鄰的電極板之間的距離可以進行控制,或是需要使得電極板是以彼此錯位的方式設置。
事實上,使電極板(第一信號輸入正極板131、第一信號輸入負極板132、第二信號輸入正極板133以及第二信號輸入負極板134)以彼此錯位的方式設置除了可以最小化串擾的現象,還可以在固定電容器的電容值的條件下縮減電容器的體積。舉例而言,在本發明中,相鄰電極板之間的距離為至少150μm(例如圖6中所示的y軸方向距離d1),且相鄰電極板是彼此錯位,使得兩個相鄰電極板最接近的側邊也是相距至少150μm(例如圖6中所示的x軸方向距離d2)。
除此之外,為了使得進行交流耦合(AC coupling)的電容值維持在較佳的範圍內,電極板的面積也可加以限制。舉例而言,電極板的面積至少為300μm x 300μm。如圖6所示,第一信號輸入正極板131在x軸及y軸方向都具有至少300μm的尺寸。
本發明所提供的電容耦合封裝結構P可以通過採用單引線框架或是雙引線框架的製造方法而製造。換句話說,在製造方法中,第一引線架1與第二引線架2可以由分離的兩個引線框架各自形成,再通過封裝體5而固定,或是第一引線架1與第二引線架2是同屬於單一個引線框架,再通過將引線框架材切、旋轉等方式來使得第一引線架1與第二引線架2呈現彼此上下對應的結構。
通過兩個不同引線框架(雙引線框架,duo leadframe)的方式來分別形成第一引線架1與第二引線架2的製造方法可以採用如圖6所示的結構來進行。使用單一引線框架來形成第一引線架1與第二引線架2的製造方法則可以採用如圖7所示的引線框架來進行。圖7為本發明所提供的電容耦合封裝結構P的第一引線架1 以及第二引線架2在使用封裝體5而相互固定之前的結構示意圖。
如圖7所示,第一引線架1與第二引線架2分別形成在單一個引線框架的右側及左側。圖7同時繪示出設置在第一引線架1上的傳送器3與設置在第二引線架2上的接收器4。然而,為了使圖式簡潔,第一連接線31與第二連接線41並未繪示於圖7中。
在本發明所提供的電容耦合結構的製造方法中,在將傳送器3與接收器4分別設置在第一引線架1與第二引線架2上,並以連接線進行電性連接後,可以對引線框架靠近中央處的裁切線A進行裁切。接下來,以翻轉軸X為主軸,位於右側的第一引線架1被相對於第二引線架2進行翻轉,使得第一引線架1被設置在第二引線架2的正上方。在本發明中,引線框架中第一引線架1以及第二引線架2的設置位置也可以加以調整,舉例而言,第二引線架2可以設置在引線框架的右側而第一引線架1設置在引線框架的左側。
值得注意的是,在第一引線架1被翻轉而設置於第二引線架2的上方後,第一引線架1的第一電容組件的電極板13會設置在第二引線架2的第二電容組件的電極板23的上方與其相互對應並對準以形成電容器。接下來,可以將引線框架的架體予以裁切(deflash,trim and form)及移除。將架體移除的方式在本發明中不加以限制。最後,在第一引線架1與第二引線架2之間設置封裝體5以及選擇性地設置聚醯亞胺薄膜,借此固定第一引線架1與第二引線架2,並提供產品所需的隔離電壓。
在本發明中,採用單一引線框架來形成電容耦合封裝結構P時,可以對引線框架內各個部份的尺寸加以設計,使得第一引線架1與第二引線架2在翻轉後彼此之間的距離可以使最終產品獲得所需要的隔離電壓。舉例而言,在翻轉第一引線架1之前,還可以對第一引線架1中的各個引腳進行彎折,以調整第一引線架1與第二引線架2在翻轉後彼此之間的距離。
採用單一引線框架來形成電容耦合封裝結構P的優點在於,可以通過對引線框架內的各個組件的尺寸以及距離加以設計,使得在翻轉其中一個引線架之後自動化地達到第一電容組件的電極板13與第二電容組件的電極板23彼此對準,以及設定第一引線架1與第二引線架2之間距離的效果。
[實施例的有益效果]
本發明的有益效果在於,本發明技術方案所提供的電容耦合封裝結構P,“所述封裝體5包覆所述第一引線架1與所述第二引線架2,並填充於所述第一引線架1與所述第二引線架2之間,以使得所述第一引線架1與所述第二引線架2彼此電性隔離”以及“所述第一電容組件的電極板13與所述第二電容組件的電極板23彼此上下對應並對準以形成多個電容器”的技術方案,以使用引線架而通過較為簡易的製造方法來製造包括封裝內的電容器的電容耦合封裝結構P,且可以通過調整第一引線架1與第二引線架2的距離或是封裝體5的材料來獲得所欲的隔離電壓。
具體來說,本發明所提供的電容耦合封裝結構P包括設置於半導體裝置內的電容器,即封裝內電容器,因此具備較小的體積且可以通過相對簡單的製造方法而製造,藉此,製造成本可以被大幅降低。另外,本發明所提供的電容耦合封裝結構P可以使用單一引線框架或是雙引線框架來形成,因此在製造方法上也具有彈性。
除此之外,本發明提供的電容耦合封裝結構P可以達到大於5kV,甚至是大於12kV的隔離電壓而良好適用於半導體電子裝置中。電容耦合封裝結構P的隔離電壓可以通過調整第一引線架1與第二引線架2的距離、封裝體5的材料或是設置在第一引線架1與第二引線架2之間的其他隔離件而改變。
以上所公開的內容僅為本發明的優選可行實施例,並非因此 侷限本發明的申請專利範圍,所以凡是運用本發明說明書及附圖內容所做的等效技術變化,均包含於本發明的申請專利範圍內。

Claims (10)

  1. 一種用於電容耦合隔離器的電容耦合封裝結構,其包括:一第一引線架,所述第一引線架包括:一第一信號輸入引腳;一第二信號輸入引腳;以及一第一電容組件的電極板,所述第一電容組件的電極板包括彼此分離的一第一信號輸入正極板、一第一信號輸入負極板、一第二信號輸入正極板以及一第二信號輸入負極板;一第二引線架,所述第二引線架與所述第一引線架相互對應並對準且彼此分離,且所述第二引線架包括:一第一信號輸出引腳;一第二信號輸出引腳;以及一第二電容組件的電極板,所述第二電容組件的電極板包括彼此分離的一第一信號輸出正極板、一第一信號輸出負極板、一第二信號輸出正極板以及一第二信號輸出負極板;一傳送器,所述傳送器設置於所述第一引線架上,並與所述第一信號輸入引腳、所述第二信號輸入引腳以及所述第一電容組件的電極板電性連接;一接收器,所述接收器設置於所述第二引線架上,並與所述第一信號輸出引腳、所述第二信號輸出引腳以及所述第二電容組件的電極板電性連接;一封裝體,所述封裝體包覆所述第一引線架與所述第二引線架,並填充於所述第一引線架與所述第二引線架之間,以使得所述第一引線架與所述第二引線架彼此電性隔離;其中,所述第一電容組件的電極板與所述第二電容組件的電極板彼此上下對應並對準以形成多個電容器。
  2. 如請求項1所述的用於電容耦合隔離器的電容耦合封裝結構, 其中,所述第一引線架包括與所述傳送器電性連接的一第一直流電源引腳以及一第一接地引腳,所述第二引線架包括與所述接收器電性連接的一第二直流電源引腳以及一第二接地引腳。
  3. 如請求項1所述的用於電容耦合隔離器的電容耦合封裝結構,其中,所述傳送器與所述接收器都是以差分模式運作。
  4. 如請求項1所述的用於電容耦合隔離器的電容耦合封裝結構,其中,所述第一信號輸入引腳、所述第二信號輸入引腳以及所述第一電容組件的電極板都設置在所述傳送器的同一側,且所述第一信號輸出引腳、所述第二信號輸出引腳以及所述第二電容組件的電極板都設置在所述接收器的同一側。
  5. 如請求項1所述的用於電容耦合隔離器的電容耦合封裝結構,其中,所述第一信號輸入引腳、所述第二信號輸入引腳以及所述第一電容組件的電極板之中的任意兩個分別設置在所述傳送器的不同側,且所述第一信號輸出引腳、所述第二信號輸出引腳以及所述第二電容組件的電極板之中的任意兩個分別設置在所述接收器的不同側。
  6. 如請求項1所述的用於電容耦合隔離器的電容耦合封裝結構,其中,所述第一引線架與所述第二引線架之間設置有一聚醯亞胺薄膜,且所述封裝體填充於所述第一引線架、所述第二引線架與所述聚醯亞胺薄膜之間。
  7. 如請求項1所述的用於電容耦合隔離器的電容耦合封裝結構,其中,所述第一信號輸入正極板與所述第一信號輸出正極板彼此對準以共同形成一第一正極物理鏈接,且所述第一信號輸入負極板與所述第一信號輸出負極板彼此對準以共同形成一第一負極物理鏈接,其中,所述第二信號輸入正極板與所述第二信號輸出正極板彼此對準以共同形成一第二正極物理鏈接,所述第二信號輸入負極板與所述第二信號輸出負極板彼此對準以共同形成一第二負極物理鏈接,所述第一正極物理鏈接與所 述第一負極物理鏈接彼此對準以共同形成一第一通信通道,且所述第二正極物理鏈接與所述第二負極物理鏈接共同形成一第二通信通道。
  8. 如請求項1所述的用於電容耦合隔離器的電容耦合封裝結構,其中,所述傳送器與所述接收器分別設置在所述第一引線架與所述第二引線架的兩個相互背對的表面上。
  9. 如請求項1所述的用於電容耦合隔離器的電容耦合封裝結構,其中,所述傳送器與所述接收器分別設置在所述第一引線架與所述第二引線架的兩個相互面對的表面上。
  10. 如請求項1所述的用於電容耦合隔離器的電容耦合封裝結構,其中,所述傳送器與所述接收器分別設置在所述第一引線架與所述第二引線架的兩個朝向相同方向的表面上。
TW107103080A 2018-01-29 2018-01-29 用於電容耦合隔離器的電容耦合封裝結構 TWI642147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107103080A TWI642147B (zh) 2018-01-29 2018-01-29 用於電容耦合隔離器的電容耦合封裝結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107103080A TWI642147B (zh) 2018-01-29 2018-01-29 用於電容耦合隔離器的電容耦合封裝結構

Publications (2)

Publication Number Publication Date
TWI642147B true TWI642147B (zh) 2018-11-21
TW201933551A TW201933551A (zh) 2019-08-16

Family

ID=65034146

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103080A TWI642147B (zh) 2018-01-29 2018-01-29 用於電容耦合隔離器的電容耦合封裝結構

Country Status (1)

Country Link
TW (1) TWI642147B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589709A (en) * 1992-12-03 1996-12-31 Linear Technology Inc. Lead frame capacitor and capacitively-coupled isolator circuit using same
US20080061631A1 (en) * 2006-08-28 2008-03-13 Fouquet Julie E Galvanic isolator
US20080198904A1 (en) * 2007-02-15 2008-08-21 Kwee Chong Chang Multi-Channel Galvanic Isolator Utilizing a Single Transmission Channel
US20080308817A1 (en) * 2007-06-12 2008-12-18 Youfa Wang Galvanic Isolator Having Improved High Voltage Common Mode Transient Immunity
US7796684B2 (en) * 2007-02-26 2010-09-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. RF transceiver adapted for signal isolators and proximity sensors
US20120168901A1 (en) * 2010-12-29 2012-07-05 Stmicroelectronics S.R.L. Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
US8364195B2 (en) * 2007-05-11 2013-01-29 Stmicroelectronics S.R.L. Integrated galvanic isolator using wireless transmission

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5589709A (en) * 1992-12-03 1996-12-31 Linear Technology Inc. Lead frame capacitor and capacitively-coupled isolator circuit using same
US5650357A (en) * 1992-12-03 1997-07-22 Linear Technology Corporation Process for manufacturing a lead frame capacitor and capacitively-coupled isolator circuit using same
US20080061631A1 (en) * 2006-08-28 2008-03-13 Fouquet Julie E Galvanic isolator
US20080198904A1 (en) * 2007-02-15 2008-08-21 Kwee Chong Chang Multi-Channel Galvanic Isolator Utilizing a Single Transmission Channel
US7796684B2 (en) * 2007-02-26 2010-09-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. RF transceiver adapted for signal isolators and proximity sensors
US8364195B2 (en) * 2007-05-11 2013-01-29 Stmicroelectronics S.R.L. Integrated galvanic isolator using wireless transmission
US20080308817A1 (en) * 2007-06-12 2008-12-18 Youfa Wang Galvanic Isolator Having Improved High Voltage Common Mode Transient Immunity
US7919781B2 (en) * 2007-06-12 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Galvanic isolator having improved high voltage common mode transient immunity
US20120168901A1 (en) * 2010-12-29 2012-07-05 Stmicroelectronics S.R.L. Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process

Also Published As

Publication number Publication date
TW201933551A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US8669656B2 (en) Interconnect having ultra high speed signal transmission/reception
US7733661B2 (en) Chip carrier and fabrication method
US20140300003A1 (en) Semiconductor device and interconnect substrate
CN107768349B (zh) 双面SiP三维封装结构
US9380705B2 (en) Laterally coupled isolator devices
US10541195B2 (en) Package structure of capacitive coupling isolator
US10510728B2 (en) Magnetic coupling package structure for magnetically coupled isolator with duo leadframes and method for manufacturing the same
US20120098089A1 (en) Semiconductor device, mounted substrate to be used in semiconductor device, and manufacturing method of mounted substrate
JP2019195110A (ja) 単一リードフレーム積層ダイガルバニック絶縁体
US20160190671A1 (en) Direct and compact chip to waveguide transition
CN103021989B (zh) 一种多组件的芯片封装结构
TWI642147B (zh) 用於電容耦合隔離器的電容耦合封裝結構
US10748839B2 (en) Package structure of a folding magnetic coupling isolator, leadframe component, and leadframe structure
JP2019009353A (ja) アイソレータ
US9712142B2 (en) High frequency semiconductor device
US9331370B1 (en) Multilayer integrated circuit packages with localized air structures
US11201125B2 (en) Semiconductor package and semiconductor process
TWI644603B (zh) 翻轉式磁耦合封裝結構及其引線架組件與製造方法
KR20140092018A (ko) 역방향 스택 인터포저를 갖는 스택 패키지 및 제조방법
CN118173509A (zh) 电容耦合封装结构
US9941201B1 (en) Magnetically decoupled inductor structures
US20230215795A1 (en) Mechanically reinforced electrical packages
US10319654B1 (en) Integrated chip scale packages
CN103765578A (zh) 集成电路封装
CN105655317A (zh) 一种双框架封装结构及制造方法