JP2019195110A - 単一リードフレーム積層ダイガルバニック絶縁体 - Google Patents

単一リードフレーム積層ダイガルバニック絶縁体 Download PDF

Info

Publication number
JP2019195110A
JP2019195110A JP2019148832A JP2019148832A JP2019195110A JP 2019195110 A JP2019195110 A JP 2019195110A JP 2019148832 A JP2019148832 A JP 2019148832A JP 2019148832 A JP2019148832 A JP 2019148832A JP 2019195110 A JP2019195110 A JP 2019195110A
Authority
JP
Japan
Prior art keywords
semiconductor die
insulator
integrated
circuit
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019148832A
Other languages
English (en)
Other versions
JP6903721B2 (ja
Inventor
ガブリエーレ・ベルナルディニス
Bernardinis Gabriele
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of JP2019195110A publication Critical patent/JP2019195110A/ja
Application granted granted Critical
Publication of JP6903721B2 publication Critical patent/JP6903721B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06537—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】望ましくない電圧クロスオーバを防止するために、２つの回路間に絶縁バリアがあることが証明されている。絶縁体は絶縁バリアを越えて通信を提供する。【解決手段】異なる電圧で動作する２つの回路間に電気的絶縁を提供するための絶縁体が記載されており、絶縁体構成要素および２つの回路の構成要素を含む複数の半導体ダイが横方向の小型構成を提供するために、互いの上部に積層される。絶縁バリアは、２つの回路を電気的に絶縁し、絶縁体は、２つの回路間で情報および／または電力を伝達するための通信チャネルを提供することができる。絶縁体は、積層ダイ構成を有する集積デバイスに含まれてもよく、第１の半導体ダイが、絶縁体および２つの回路のうちの第１の回路の構成要素を含み、第１の半導体ダイ上に位置付けられる第２の半導体ダイが、２つの回路のうちの第２の構成要素を含む。絶縁体の２つの構成要素は、第１の半導体ダイの別々の層に形成されてもよい。【選択図】図１

Description

本出願は、回路間のガルバニック絶縁を提供するガルバニック絶縁体に関する。
絶縁体は、相互に通信する回路間の電気絶縁を提供する。いくつかの状況では、互いに通信する回路は、例えば比較的高い電圧のものと比較的低い電圧のものとで、異なる電圧で動作する。いくつかの状況では、回路は、異なる電気的接地電位に基準化され、その結果、一方の回路の電圧が他方の回路の電圧と異なる。絶縁体は、比較的高い電圧領域で動作する第１の回路を比較的低い電圧領域で動作する第２の回路から電気的に絶縁するか、または異なる接地電位を基準とする回路を電気的に絶縁するために使用される。望ましくない電圧クロスオーバを防止するために、２つの回路間に絶縁バリアがあることが証明されている。絶縁体は絶縁バリアを越えて通信を提供する。
異なる電圧で動作する２つの回路間に電気的絶縁を提供するための絶縁体が記載されており、絶縁体構成要素および２つの回路の構成要素を含む複数の半導体ダイが互いに上部で積層され、横方向の小型構成を提供する。絶縁バリアは、２つの回路を電気的に絶縁し、絶縁体は、２つの回路間で情報および／または電力を伝達するための通信チャネルを提供することができる。絶縁体は、第１の半導体ダイが絶縁体および２つの回路のうちの第１の回路の構成要素を含む積層ダイ構成を有する集積デバイスに含まれてもよく、第１の半導体ダイ上に位置付けられる第２の半導体ダイは、２つの回路のうちの第２の構成要素を含む。絶縁体の２つの構成要素は、第１の半導体ダイの別々の層に形成されてもよい。
いくつかの実施形態では、集積絶縁体デバイスが提供される。集積絶縁体デバイスは、少なくとも１つの第１の回路と、第１の半導体ダイの第１の層に位置付けられた第１の絶縁体構成要素、および第１の半導体ダイの第２の層に位置付けられた第２の絶縁体構成要素を有する少なくとも１つの絶縁体と、を備える、第１の半導体ダイを備える。
集積絶縁体デバイスは、第１の半導体ダイの上に位置付けられた第２の半導体ダイをさらに含む。第２の半導体ダイは、少なくとも１つの第２の回路を有する。
いくつかの実施形態では、絶縁体を有する集積デバイスを製造する方法が提供される。この方法は、第１の半導体ダイの第１の層に第１の絶縁体構成要素を形成することを含む。第１の半導体ダイは、少なくとも１つの第１の回路を含む。この方法は、第１の半導体ダイの第２の層に第２の絶縁体構成要素を形成することと、第１の半導体ダイの上に第２の半導体ダイを位置付けすることと、をさらに含む。第２の半導体ダイは、少なくとも１つの第２の回路を含む。
いくつかの実施形態では、システムは、第１の半導体ダイと、第１の半導体ダイの上に位置付けられた第２の半導体ダイとを備える。第１の半導体ダイは、第１の電圧領域で動作するように構成された少なくとも１つの第１の回路と、第１の半導体ダイの第１の層に位置付けられた第１の絶縁体構成要素と、第１の半導体ダイの第２の層に位置付けられた第２の絶縁体構成要素とを有する少なくとも１つの絶縁体と、を備える。第２の半導体ダイは、第１の電圧領域とは異なる第２の電圧領域で動作するように構成された少なくとも１つの第２の回路を有する。
本出願の様々な態様および実施形態を、以下の図面を参照して説明する。これらの図は必ずしも縮尺通りに描かれていないことを理解されたい。複数の図に出現する項目は、それらが現れるすべての図において同じ参照番号によって示されている。
積層構成を有する集積絶縁体デバイスの図である。 は、第１の半導体ダイ上に積層された第２の半導体ダイが第１の半導体ダイの絶縁体に重ならない積層構成を有する集積絶縁体デバイスの断面図である。 は、図２Ａに示された集積絶縁体デバイスの平面図である。 は、絶縁体が形成された別の半導体ダイの上部に位置付けられた２つの半導体ダイを有する集積絶縁体デバイスの平面図である。 は、第１の半導体ダイ上に積層された第２の半導体ダイが第１の半導体ダイの絶縁体と重なっている積層構成を有する集積絶縁体デバイスの断面図である。 は、図３Ａに示された集積絶縁体デバイスの平面図である。 は、第２の半導体ダイが第１の半導体ダイの上に積層され、ビアが第２の半導体ダイを貫通して形成された積層構成を有する集積絶縁体デバイスの断面図である。 は、第１の半導体ダイと第２の半導体ダイとの間に位置付けられたピラーを含む積層構成を有する集積絶縁体デバイスの断面図である。 は、図４Ａに示す集積デバイスの平面図である。 は、積層構成を有する本明細書に記載されたタイプの集積絶縁体デバイスを製造する例示的な方法である。
電気絶縁体およびそれらが絶縁する回路は、半導体ダイ上で微細加工することができる。半導体ダイ上の電気構成要素と電気的に接続するために、ダイは、典型的には、半導体ダイ上の電気接点に接続可能な電気接点を有する支持構造であるリードフレーム上に載置される。本出願の態様は、それらが絶縁する回路の構成要素の少なくとも一部と一緒に、積層半導体ダイと電気的に接続するための単一のリードフレームの使用を可能にする方法で互いに上部で積層された複数の半導体ダイ上に形成される電気的（ガルバニック）絶縁体を提供する。このように、いくつかの実施形態では、単一のリードフレーム上に配設された積層された半導体ダイ構造内に、電気絶縁体および絶縁回路構成要素を含む集積電気デバイスが提供される。積層ダイ絶縁体構成は、積層ダイ構造の半導体ダイの１つに異なるタイプの絶縁体構成要素を形成することによって、誘導性結合絶縁体、容量性結合絶縁体、および無線周波数結合絶縁体を含む、絶縁体技術の様々なタイプに適用することができる。
同一のリードフレーム上に絶縁体および２つの回路を有する集積デバイスの積層ダイ構成の利点は、このような構成により、集積デバイスの表面積を減少させることおよび／または集積デバイスのパッケージフットプリントを低減できることである。これは、同様に、集積デバイスを形成するために使用されるいくつかの材料の量を減らすことによって、ならびに単一のリードフレームの使用から空間を節約することによって、製造コストを低減することができる。さらに、単一のリードフレーム上に集積デバイスを有することは、さらに後述するように、リードフレームおよびパッケージパッドまたはピンを含む導電性部品の間の所望の沿面破壊距離に準拠しながら、パッケージ化された集積デバイスのフットプリントを低減することができる。例えば、本願の技術は、２つ以上のリードフレームを有する絶縁デバイスと比較して、最大で、約４０％のパッケージサイズの縮小を可能にすることができる。いくつかの実施形態では、集積デバイスの寸法は、１．５ｍｍから５ｍｍの範囲であってもよい。集積絶縁体デバイスが占める表面積は、６ｍｍ２から１２ｍｍ２の範囲であってもよい。したがって、小型の絶縁体構造を達成することができる。
静電放電を低減または除去するための１つ以上の沿面破壊距離値の準拠は、集積デバイス、特に異なる電圧領域に接続された回路を絶縁するように作用するデバイスのフットプリントに影響することがある。沿面破壊距離は、異なる電圧で動作する電気的点間の距離を含む、２つの電気接点間の距離に適用され得る。集積デバイスは、デバイスの２つの電気的点間の距離が所定の値以上である場合、沿面破壊距離値に従うと考えられ、これは、使用される包装材の種類、市場または産業（例えば、医療、消費者）標準、および／または国の標準を含む１つ以上の因子に応じて変化させることができる。外部沿面破壊は、集積デバイスの出力として作用する入力および電気接点として作用する電気接点（例えば、パッケージパッドまたはピン）間の距離を指してもよい。外部沿ガイドラインは、電気接点間の数ミリメートル（例えば、２ｍｍ〜６ｍｍの範囲内）の距離を必要とすることがある。内部沿面破壊は、集積デバイスまたはリードフレームの２つのリードフレームと、集積デバイスのパッケージまたはピンとの間の距離を指してもよい。内部沿面破壊ガイドラインは、数百ミクロン（例えば、３００〜８００ミクロンの範囲）の距離を必要とする場合がある。絶縁体を形成するために複数のリードフレームを使用すると、通常、リードフレームのサイズと形状だけでなく、少なくともいくつかの用途において、リードフレーム間の特定の内部沿面破壊値に準拠するために占有されている面積のために、単一のリードフレームより大きいフットプリントを占有する。したがって、リードフレームの寸法が外部沿面破壊値に準拠することができるが、デバイスのフットプリントは、内部沿面破壊値によって制限されることがある。本願の態様は、少なくともいくつかの実施形態では、複数のリードフレームを有するデバイスと比較して、縮小された集積絶縁体デバイスのフットプリントを提供する、単一のリードフレームを有する集積絶縁体デバイスを含む。単一のリードフレームを有するデバイスの場合、リードフレームの１つ以上の寸法が外部沿面破壊よりも小さくなる可能性があるため、フットプリントの制限は外部の沿面破壊値に準拠することができる。したがって、本出願の態様は、単一のリードフレームを有するデバイスに対して、外部および内部を含む沿面破壊値に準拠するための集積デバイスに関する。
図１は、リードフレーム１０２上に形成された集積絶縁体デバイス１００を示す。集積絶縁体デバイス１００は、第１の半導体ダイ１０４と第２の半導体ダイ１１２とを含む。第１の半導体ダイは、回路１０６と、構成要素１０８および１１０を有する絶縁体とを有する。第２の半導体ダイ１１２は、回路１１４を有する。絶縁バリア１１６は、回路１０６と回路１１４との間に位置付けられ、回路１０６と回路１１４との間の全体的な電流を低減または防止するためにガルバニック絶縁を提供することができる。絶縁バリア１１６は、１つ以上の層を有することができる。１つの絶縁体が図１に示されているが、複数の絶縁体が第１の半導体ダイに形成されてもよいことを理解されたい。いくつかの実施形態では、第１の半導体ダイの第１の絶縁体は、第２の半導体ダイと結合することができ、第１の半導体ダイ内の第２の絶縁体は、第３の半導体ダイと結合することができる。そのような実施形態では、第２および第３の半導体ダイの両方を第１の半導体ダイの上に位置付けることができる。
回路１０６および１１４は、絶縁体への入力および出力回路として作用することができる。いくつかの実施形態では、回路１０６は送信機を含むことができ、回路１１４は、電力および／または情報が第１の半導体ダイ１０４の回路１０６から第２の半導体ダイ１１２の回路１１４に伝達されるように受信機を含むことができる。他の実施形態では、回路１１４は送信機を含むことができ、回路１０６は受信機を含むことができる。いくつかの実施形態では、両方の回路１０６および１１４は送信機であってもよい。いくつかの実施形態では、両方の回路１０６および１１４は、受信機であってもよい。回路１０６および１１４は、異なる電圧で動作するように構成されてもよく、または異なる接地電位に基準化されてもよく、絶縁体は、回路１０６および１１４が情報を交換することを可能にしてもよい。得られる集積デバイスは、絶縁体制御スイッチおよび絶縁電源コントローラを含む、絶縁体が使用され得る様々な用途（例えば、産業、医療、消費者）に適用され得る。一例として、産業機械の一部は、高電圧で動作し、はるかに低い電圧で動作する他の制御機器のコンピュータによって制御され、２つは図示のタイプの絶縁体を介して通信する。回路１０６および１１４は、２つの異なる電源と電気的に結合することができ、および／または回路１０６および１１４は、別々の接地基準と電気的に結合することができる。いくつかの実施形態では、回路１０６は、集積デバイスのパッケージまたはピンなどのリードフレーム１０２とは別の接地基準または信号接点に結合することができる。他の実施形態では、回路１０６は、リードフレーム１０２の接地基準と電気的に接続することができる。回路１１４は、パッケージパッドまたはピンなどのリードフレーム１０２とは別の接地基準または信号接点と結合することができる。
絶縁体構成要素１０８および１１０は、第１の半導体ダイ１０４の２つの層に形成され、絶縁体構成要素１０８は、第１の半導体ダイ１０４の第１の層に形成され、絶縁体構成要素１１０は、第１の半導体ダイ１０４の第２の層に形成される。いくつかの実施形態では、絶縁体は、コイル間の誘導性結合によって通信を提供するように構成された変圧器であってもよく、絶縁体構成要素１０８および１１０はそのようなコイルである。いくつかの実施形態では、絶縁体は、容量性プレート間の容量性結合によって通信するように構成された容量性絶縁体であってもよく、絶縁体構成要素１０８および１１０は、容量性プレートである。いくつかの実施形態では、絶縁体は、アンテナ間の無線周波数結合によって通信を提供するように構成された無線周波数絶縁体であり、絶縁体構成要素１０８および１１０はそれぞれアンテナである。
第１の半導体ダイ１０４の絶縁体構成要素１０８と１１０との間に配置された絶縁バリア１１６は、回路１０６と１１４との間に所望のレベルのガルバニック絶縁を提供することができ、絶縁体部品１０８と１１０との間の結合を可能にする。結合が生じることを可能にするために（例えば、誘導性結合、容量性結合、または無線周波数結合）、絶縁体構成要素１０８および１１０は、比較的近接して位置付けられ得る。したがって、絶縁バリア１１６の１つ以上の特性（例えば、材料、厚さ）は、絶縁体構成要素１０８と１１０との間の結合に加えて、回路１０６と１１４との間のガルバニック絶縁を可能にすることができる。絶縁バリア１１６は、回路１０６と１１４との間の絶縁体を通るガルバニック絶縁のレベルと信号損失との釣り合いをとることができる。絶縁バリア１１６は、集積デバイス１１６が絶縁体を通る信号損失を補償するために使用される電力のレベルによって制限されないように、集積絶縁体デバイス１００の性能に影響を及ぼし得る。絶縁バリア１１６に適した材料の例には、１つ以上のポリイミドが含まれる。絶縁バリア１１６の厚さは、５ミクロン〜５０ミクロンの範囲、またはその範囲内の任意の値または範囲の値であってもよい。
集積絶縁体デバイス１００の性能は、異なる電気構成要素の相対的近接から生じる静電放電および他の損失によって影響され得る。第２の半導体ダイ１１１２が別個の接点（例えば、リードフレーム、パッド、ピン）に結合する実施形態では、リードフレーム１０２と別個の接点との間の距離は、内部沿面破壊準拠値を満たすことができ、距離は３５０ミクロンから１ｍｍの間の、少なくとも３５０ミクロン、または任意の他の適切な値であってもよい。いくつかの実施形態では、リードフレームと接点との間の距離は、約４００ミクロンである。集積絶縁体デバイス１００のような集積絶縁体デバイスの性能における別の考慮点は、第２のダイ１１２からリードフレーム１０２までの距離である。特定の用途のために指定された沿面破壊パラメータに準拠してこの距離を維持することにより、望ましくない静電放電の可能性を減らすことができる。いくつかの実施形態では、第２のダイ１１２とリードフレーム１０２との間の距離は、３５０ミクロンと１ｍｍの間、少なくとも３５０ミクロン、または任意の他の適切な値とすることができる。いくつかの実施形態では、第２のダイ１１２とリードフレーム１０２との間の距離は、約４００ミクロンである。集積絶縁体デバイス１００のような集積絶縁体デバイスの性能における別の考慮点は、第２の半導体ダイ１１２の回路１１４に結合する絶縁体構成要素１１０とリードフレーム１０２との間の距離である。絶縁体構成要素１１０とリードフレーム１０２の距離は、３００ミクロンから４５０ミクロンの範囲、またはその範囲内の任意の値または範囲の値であってもよい。いくつかの実施形態では、距離は少なくとも３００ミクロンであってもよい。
図２Ａは、リードフレーム１０２上に位置付けられた第１の半導体ダイ１０４および第２の半導体ダイ１１２を有する集積絶縁体デバイスの断面図を示す。図２Ａおよび図２Ｂに示す実施形態では、第２の半導体ダイ１１２は、絶縁体構成要素１１０および１０８と重なり合わない。第１の半導体ダイ１０４は、送信機（ＴＸ）および／または受信機（ＲＸ）、およびパッシベーション層１２４を含む回路１０６を有する回路層１２２を含むことができる。回路層１２２は、パッシベーション層１２４内に位置付けられた絶縁体１０８に回路１０６を電気的に接続する１つ以上の接続１２８を含むことができる。いくつかの実施形態では、回路層１２２は、信号損失を低減し、集積デバイスの性能を向上させるように位置付けられた１つ以上の遮蔽構成要素１２６を含むことができる。いくつかの実施形態では、遮蔽構成要素１２６は、絶縁体構成要素１０８と接続１２８との間に位置付けられてもよい。第１の半導体ダイ１０４は、絶縁体構成要素１１０がパッシベーション層１３４内に位置付けられるパッシベーション層１３４を含むことができる。絶縁バリア１１６は、パッシベーション層１２４とパッシベーション層１３４との間に位置付けることができる。接点１２０は、外部ピンまたはパッドを含む集積絶縁体デバイスの外部の任意の適切な接点とすることができる。接点１２０は、第１の半導体ダイ１０４の接点１３８に電気的に結合（例えば、ワイヤボンディング）されてもよい。接点１２０は、その回路（例えば、回路１０６）を含む第１の半導体ダイ１０４への電気的接地基準を提供してもよく、または第１の半導体ダイ１０４に対する信号接続であってもよい。ワイヤボンド１４６は、接点１２０を接点１３８に結合することができる。図２Ａには示されていないが、接点１３８は、リードフレーム１０２に電気的に結合（例えばワイヤボンディング）され、リードフレームは、いくつかの実施形態において、第１の半導体ダイ１０４に対する電気的接地基準を提供する。接点１３８は、パッシベーション層１２４の一部を除去し、１つ以上の金属を堆積させることによって形成することができ、または他の適切な方法で形成することができる。いくつかの実施形態では、リードフレーム１０２と回路層１２２との間の物理的接触は電気的接地基準を提供することができ、接点１３８と１２０との間の電気的接続の必要性を取り除くことができる。
第２の半導体ダイ１１２は、パッシベーション層１３２および送信機（ＴＸ）および／または受信機（ＲＸ）を含むことができる回路１１４を有する回路層１３０を含むことができる。第２の半導体ダイ１１２の接点１４０および１４２は、回路層１３０に電気的に結合され、回路１１４を集積デバイスの他の構成要素に接続するために使用され得る。接点１４０は、絶縁体構成要素１１０に電気的に結合（例えば、ワイヤボンディング）されてもよい。接点１４２は、回路層１３０に電気的に結合され、回路１１４を接点１３６に接続するために使用されてもよい。接点１３６は、外部ピンまたはパッドを含む集積絶縁体デバイスの外部にある任意の適切な接点とすることができる。ワイヤボンド１４４は、接点１４２を接点１３６に接続することができる。
図２Ｂは、図２Ａに示す集積デバイスの平面図である。図２Ｂから分かるように、第１の半導体ダイ１０４の上の第２の半導体ダイ１１２の位置付けは、第１の半導体ダイの絶縁体が第２の半導体ダイによって覆われないようなものである。図２Ａおよび２Ｂに示すように、距離Ｘは、リードフレーム１０２と集積デバイスの接点１３６との間の距離であり、内部沿面破壊仕様を満たすように選択することができる。内部沿面破壊仕様は、集積デバイスの導電性点（例えば、セメント接合部）間の最小距離を含むことができ、最小距離は、集積デバイスのパッケージングに使用される業界標準および／またはパッケージ材料に依存し得る。内部沿面破壊仕様に準拠することは、距離Ｘが最小距離以上であることを含むことができる。いくつかの実施形態では、距離Ｘは、３５０ミクロン〜７５０ミクロンの範囲、またはその範囲内の任意の値または範囲の値であってもよい。距離Ｙは、集積デバイスの接点１２０と１３６との間の距離である。距離Ｙは、外部沿面破壊仕様を満たすように選択された値を有することができる。外部沿面破壊仕様には、集積デバイスのパッドおよび／またはピン間の最小距離が含まれてもよく、集積デバイスのパッケージングに使用される業界標準および／またはパッケージ材料に依存し得る。外部沿面破壊仕様に従うことは、距離Ｙが最小距離以上であることを含むことができる。いくつかの実施形態では、距離Ｙは、０．５ｍｍ〜１５ｍｍの範囲、またはその範囲内の任意の値または範囲の値であってもよい。
本出願のいくつかの実施形態は、絶縁体が形成される第１の半導体ダイ上に位置付けられた２つ以上の第２のダイを有する集積絶縁体デバイスに関する。このような実施形態では、集積デバイスは、第１の半導体ダイと第２の半導体ダイとの間に２つ以上のガルバニック絶縁を提供することができる。すなわち、第１の半導体ダイは複数の絶縁体を含むことができる。複数の２次ダイは、パッケージングおよび沿面破壊に準拠するような寸法および形状にすることができる。いくつかの実施形態では、パッケージパッドおよび／またはピンは、１つ以上の沿面破壊準拠値を満たすように配置されてもよい。
図２Ｃは、パッシベーション層１３４および１２４を有する半導体ダイ上に並んで配置され、位置付けられた２つの半導体ダイを有する集積デバイスの例示的な平面図を示す。２つの並列型半導体ダイは、それぞれ、図２Ａを参照して上述したように、パッシベーション層１３２および回路層１３０を有することができる。図２Ｃに示すように、パッシベーション層１３２ａは、２つの並列型半導体ダイの一方のためのものであり、パッシベーション層１３２ｂは、他の半導体ダイのものである。距離Ｙ１、Ｙ２、およびＹ３は、ボードレベルの外部沿面破壊仕様に準拠した値をとって、集積デバイスに所望の量の絶縁を提供することができる。距離Ｙ１は、集積デバイスの接点１２０ｂと１３６ｂとの間の距離である。距離Ｙ２は接点１２０ａと１３６ａとの間の距離である。距離Ｙ３は接点１３６ａと１３６ｂとの間の距離である。接点１２０ａ、１２０ｂ、１３６ａ、および１３６ｂは、集積デバイスのパッドおよび／またはピンであってもよい。いくつかの実施形態では、距離Ｙ１、Ｙ２、およびＹ３は、０．５ｍｍから１５ｍｍの範囲、またはその範囲内の任意の値または範囲の値であってもよい。距離Ｘ１およびＸ２は、内部沿面破壊のガイドラインに準拠する値を有することができる。距離Ｘ１は、接点１３６ｂとリードフレーム１０２との間の距離である。接点１３６ｂは、パッシベーション層１３２ｂを有する半導体ダイの接点に電気的に結合することができる。距離Ｘ２は、接点１３６ａとリードフレーム１０２との間の距離である。接点１３６ａは、パッシベーション層１３２ａを有する半導体ダイの接点に電気的に結合することができる。距離Ｘ１およびＸ２は、３５０ミクロンから７５０ミクロンの範囲、またはその範囲内の任意の値または範囲の値であってもよい。２つの並列型半導体ダイの間の距離を表す距離Ｚは、ダイ間の放電を低減し、半導体ダイ間の電気的絶縁破壊のリスクを低減または排除するように選択された値を有することができる。
図２Ｃの集積絶縁体デバイスは、複数の絶縁体を提供することができる。例えば、パッシベーション層１３２ａを有する半導体ダイ上の半導体ダイから半導体ダイ１０４上の回路を絶縁するために１つの絶縁体を設けることができる。パッシベーション層１３２ｂを有する半導体ダイ上の半導体ダイから半導体ダイ１０４上の回路を絶縁するために、別個の絶縁体を設けることができる。このようにして、単一のリードフレーム上に積み重ねられた集積絶縁体デバイスを依然として設けながら、複数の絶縁体を設けることができる。いくつかの実施形態では、絶縁体は半導体ダイ１０４上にあってもよい。
１つ以上の半導体ダイが積み重ねられた第１の半導体ダイ内に絶縁体を有する積層集積絶縁体デバイスのいくつかの実施形態では、第２の半導体ダイの一部が第１の半導体ダイ上の絶縁体の一部または全部と重なることができる。この構成を有する集積デバイスの利点は、第２の半導体ダイが絶縁体のための表面接触を形成するためにさもなければ使用される追加の表面領域を占有する可能性があることである。このような構成は、例えば、図２Ａに示す集積絶縁体デバイスのように、第２の半導体ダイが絶縁体と重ならない場合と比較して、集積デバイスがより大きな第２の半導体ダイを有することを可能にする。第２の半導体ダイが占有し得る追加の表面積の量は、沿面破壊ガイドラインに準拠させるために第１の半導体ダイの表面積および／または第２の半導体ダイと第１の半導体ダイとの間の距離（例えば、第２の半導体ダイの上面の距離半導体ダイおよび第１の半導体ダイの導電性部分）に依存する場合がある。例えば、絶縁体と重なる第２の半導体ダイは、例えば、図２Ａに示すデバイスのような、絶縁体と重ならない集積デバイスよりも約１０％大きい表面積を有することができる。
第２の半導体ダイが絶縁体の一部または全部と重なっている実施形態では、第１の半導体ダイは、絶縁バリアと第２の半導体ダイと結合するように構成された絶縁体構成要素との間に位置付けられた酸化物層を含むことができる。酸化物層は、絶縁体構成要素を第１の半導体ダイの接点に接続するための１つ以上の電気的接続を含むことができる。図３Ａは、第２の半導体ダイ１１２が、第１の半導体ダイ１０４上の絶縁体構成要素１１０および１０８と重なるように位置付けられた集積絶縁体デバイスの断面図を示す。この実施形態では、図３Ａに示す第１の半導体ダイ１０４は、パッシベーション層１３４と絶縁バリア１１６との間に位置付けられた酸化物層３０２（例えば、熱酸化シリコン）を含む。酸化物層３０２は、酸化物層３０２を貫通するアンダーパスとして作用し、絶縁体構成要素１１０を接点３０６に結合することができる１つ以上の電気的接続３０４を含むことができる。電気的接続部３０４は、１つ以上の金属で形成することができる。接点３０６は、ワイヤボンド３０８によって第２の半導体ダイ１１２の接点１４０にワイヤボンディングすることができる。接点３１０は、ワイヤボンディングなどによって、回路層（例えば、回路１１４）を接点１３６に電気的に結合することができる。
図３Ｂは、図３Ａに示された集積絶縁体デバイスの平面図を示す。上述の距離ＹおよびＸに加えて、ワイヤボンドによって接続され得る２つの半導体ダイの接点間の距離Ｗは、２つの半導体ダイ間の接合を可能にし、および／または沿面破壊仕様に準拠するように選択された値を有することができる。例えば、距離Ｗは、第１の半導体ダイ１０４の接点３０６と第２の半導体ダイ１１２の接点１４０との間にあってもよい。距離Ｗは、ダウンボンディングなどによって、２つの半導体ダイ間のワイヤボンディングを可能にするために所望の距離を提供することができる。距離Ｗは、５０ミクロン〜２５０ミクロンの範囲、またはその範囲内の任意の値または範囲の値であってもよい。いくつかの実施形態では、距離Ｗは約１５０ミクロンであってもよい。沿面破壊ガイドラインの準拠は、接点１４０および３０６のような２つの半導体ダイの接点間の所望のレベルの電気的絶縁を可能にするための追加の考慮事項であり得る。第２の半導体ダイ１１２の垂直方向の寸法または高さは、沿面破壊ガイドラインに準拠するように選択された値を有することができる。第２の半導体ダイ１１２の垂直寸法は、１００ミクロン〜４００ミクロンの範囲、またはその範囲内の任意の値または範囲の値であってもよい。
図３Ａは、１つの半導体ダイ内の絶縁体が別の半導体ダイによって重ねられ、ワイヤボンドによって上層半導体ダイに結合される実施形態を示すが、他の技術を用いて絶縁体を上層半導体ダイに結合することができる。いくつかの実施形態では、第２の半導体ダイの回路層を通して１つ以上のビア（例えば、シリコン貫通ビア（ＴＳＶ）などのシリコンビア）を形成することができ、絶縁体を第２の半導体ダイの接点に電気的に結合することができる。一例として、図４Ａは、第２の半導体ダイ１１２がビア４０２を含む集積絶縁体デバイスの断面図を示す。ビア４０２は、回路層１３０を貫通して延在し、絶縁体構成要素１１０を接点４０４に接続することができる。ビア４０２は、シリコンを含むことができるが、他の材料を実装することもできる。接点４０４は、回路層１３０（例えば、回路１１４）と電気的に結合することができる。
いくつかの実施形態では、第２の半導体ダイと積層ダイデバイスの第１の半導体ダイとの間に１つ以上のピラー（例えば、銅ピラー）を位置付けることができる。そのような実施形態では、第２の半導体ダイは、空気または他の適切な材料が第１および第２の半導体ダイの間の空間を満たすように、第１の半導体ダイからある距離に位付けることができる。ピラーは、第１の半導体ダイの絶縁体を第２の半導体ダイの接点に電気的に接続することができる。ピラーは、２つの半導体ダイの接点を電気的に結合することができ、これは、パッケージングの間のような外部接点へのワイヤボンディングを容易にし得る。
図４Ｂは、ピラー４１０および４１４を有する集積絶縁体デバイスの断面図を示す。ピラー４１０は、絶縁体構成要素１１０を接点４１２に電気的に結合することができる。ピラー４１４は、第２の半導体ダイ１１２の接点４１６を、リードフレーム１０２から分離して位置付けられた接点１３６にワイヤボンディングすることができる第１の半導体ダイの接点４１８に電気的に結合することができる。ピラー４１４は、回路層１３０と接点１３６との間で電力および／またはデータ／情報の交換を可能にすることができる。例えば、ピラー４１４は、第２の半導体ダイ１１２の回路１１４からの信号を接点１３６に送ることができる。形成ピラー４１４は、「アップボンディング」と考えられ得る、接点１３６を直接接点４１６にワイヤボンディングするときに発生する可能性のある課題のために、接点４１６と接点１３６との間の電気的接続の製作を容易にする可能性がある。ピラー４１４は、接点１３６は、「ダウンボンディング」プロセスなどにより、接点４１８に結合することができるのでこれらの課題を取り除く。ピラー４１０および４１４は、金属（例えば、銅）を含むことができるが、他の材料を実装することもできる。第２の半導体ダイ１１２は、第１の半導体ダイ１０４に対して位置付けられ、パッシベーション層１３２および１３４が互いに近接しているので、図４Ｂに示す集積絶縁体デバイスは、フリップチップオンダイ構成を有すると考えることができる。いくつかの実施形態では、第１の半導体ダイの上に位置付けられた複数の第２の半導体ダイと、第２の半導体ダイの各々を第１の半導体ダイに電気的に結合するように構成された追加のピラーがあってもよい。
図４Ｃは、図４Ａに示す集積デバイスの平面図を示す。接点１４２は接点１３６に電気的に結合され得、接点１３８は接点１２０に電気的に結合され得る。図４Ｃは、上述したＸおよびＹを含む集積デバイスのいくつかの平面寸法を示す。図４Ｃに示す寸法は、図４Ｂに示す集積デバイスに適用することができる。第１の半導体ダイは、接点１３８のような第１の半導体ダイの接点と、図４Ｃに示す接点１４２または図４Ｂに示す集積デバイスの接点４１８のような第２の半導体ダイの接点との間の線に沿った方向に寸法Ｄを有することができる。図４Ｃに示すように、寸法Ｄは、層１２４の寸法であってもよい。第１の半導体ダイ１０４の寸法Ｄは、０．５ｍｍ〜２ｍｍの範囲、またはその範囲内の任意の値または範囲の値であってもよい。集積デバイスは、接点１２０および１３６との間の線のような、集積デバイスの反対側の接点（例えば、パッドおよび／またはピン）間の線に沿った寸法Ｌを有することができる。集積デバイスの寸法Ｌは、１．５ｍｍ〜３．５ｍｍの範囲、またはその範囲内の任意の値または範囲の値であってもよい。集積デバイスは、接点１３６のような、側面の複数の接点（例えば、パッドおよび／またはピン）と交差する集積デバイスの一辺に沿った寸法Ｈを有することができる。集積デバイスの寸法Ｈは、３ｍｍ〜５ｍｍの範囲、またはその範囲内の任意の値または範囲の値であってもよい。
本出願のいくつかの実施形態は、本明細書に記載の技術による積層構成を有する集積デバイスを形成する方法に関する。図５は、製造方法５００の例を示す。動作５１０において、回路を第１の半導体ダイに形成することができる。第１の半導体ダイの回路は、送信機および／または受信機を含むことができる。いくつかの実施形態では、第１の半導体ダイの回路は、ダイの回路層に形成することができる。動作５２０では、絶縁体を第１の半導体ダイに形成することができる。絶縁体は、所望の絶縁のタイプ（例えば、コイル、プレート、アンテナ）に依存し得るタイプの絶縁体構成要素を含む。絶縁体構成要素は、第１の絶縁体構成要素が第１の層に形成され、第２の絶縁体構成要素が第２の層に形成されるように、第１の半導体ダイの異なる層に形成されてもよい。いくつかの実施形態では、絶縁体構成要素は、本明細書で先に説明したパッシベーション層１２４および１３４などのパッシベーション層に形成することができる。絶縁バリアは、絶縁体構成要素間に形成されてもよい。いくつかの実施形態では、第１の半導体ダイの酸化物層内に１つ以上の電気的接続、例えば本明細書で前述した電気的接続３０４を形成することができる。１つ以上の電気的接続は、アンダーパスとして作用し、第２の絶縁体構成要素を、本明細書で前述した接点３０６などの接点に接続することができる。動作５３０において、第２の半導体ダイに回路を形成することができる。第２の半導体ダイの回路は、送信機および／または受信機を含むことができる。いくつかの実施形態では、第２の半導体ダイの１つ以上の層を貫通するようにビアを形成することができる。ビアは、第２の半導体ダイの回路層を通って延在することができる。ビアは、第２の絶縁体構成要素を第２の半導体ダイの接点に電気的に接続することができる。ビアはシリコンを含むことができる。
動作５４０において、第２の半導体ダイを第１の半導体ダイ上に位置付けることができる。いくつかの実施形態では、第２の半導体ダイは、第１の半導体ダイの絶縁体と重ならないように位置付けることができる。いくつかの実施形態では、第２の半導体ダイは、第１の半導体ダイの第２の絶縁体構成要素と重なるように位置付けられてもよい。いくつかの実施形態では、第２の半導体ダイは第１の半導体ダイに接触してもよい。いくつかの実施形態では、第２の半導体ダイおよび第１の半導体ダイは、それらの間に空気または他の材料で満たされた空間を有することができる。いくつかの実施形態では、第２の半導体ダイを第１の半導体ダイ上に位置付けする前に、第１の半導体ダイをリードフレーム（例えば、パドル、パッド）に取り付けることができる。
いくつかの実施形態では、第２の半導体ダイおよび第１の半導体ダイは、図４Ｂに示す集積デバイスのパッシベーション層１３２および１３４のような、第１および第２の半導体ダイのパッシベーション層が互いに近接するように、第２の半導体ダイがフリップされるフリップチップオンダイ構成を有することができる。そのような実施形態では、第１および第２の半導体ダイの間に位置付けられたピラーは、絶縁体を第２の半導体ダイの接点に電気的に接続することができる。ピラーは、１つ以上の金属（例えば、銅）から形成されてもよい。ピラーは、第２の半導体ダイを第１の半導体ダイ上に位付ける前に、（例えば、第２の半導体ダイの表面上にピラーを成長させることによって）第２の半導体ダイ上に形成することができる。ピラーが第２の半導体ダイの表面上に成長する実施形態では、第２の半導体ダイは、ピラーを有する表面が第１の半導体ダイに近接するように、第１の半導体ダイ上に位置付けられる。いくつかの実施形態では、第１の半導体ダイとパッドおよび／またはピンとの間の電気的接続が、第１の半導体ダイ上に第２の半導体ダイを位置付ける前に形成されてもよい。例えば、図４Ｂに示す集積デバイスを形成する方法は、第２の半導体ダイ１１２上にピラー４１０および４１４を形成し、第２の半導体ダイ１１２を第１の半導体ダイ１０４上に位置付ける前に、第１の半導体ダイ１０４の接点４１８と接点１３６との間に電気接続（例えば、ワイヤボンディング）を形成することを含むことができる。
動作５５０において、集積デバイスのパッケージングは、接点および接点、ピン、および／またはパッドへのワイヤボンディングを含む電気的接続を形成することを含むことができ、任意の適切な技術を使用して行うことができる。電気的接続は、第１および第２の半導体ダイ間（例えば、第２の絶縁体構成要素の第２の半導体ダイへの接点）およびダイと１つ以上のパッケージパッドまたはリードとの間に形成することができる。いくつかの実施形態では、集積デバイスのパッケージングは、第１および第２の半導体ダイの積層ダイ構成を単一のリードフレーム上に位置付けすることを含むことができる。
本明細書に記載の集積絶縁体デバイスは、様々な用途（例えば、工業、医療、消費者）で使用することができる。例えば、ガルバニックに絶縁されたシステム間のデータ伝達および／または電力伝達は、本明細書に記載の集積絶縁体デバイスによって達成され得る。一例として、医療処置が行われている部屋の医療機器は、制御室の制御システムからガルバニックに絶縁されていてもよい。例えば、処置が実行されている室内の医用撮像装置および／またはモニタの一部を、撮像装置および／またはディスプレイの動作を制御するシステムから絶縁することができる。絶縁体は、本明細書で説明されるタイプのいずれかの集積絶縁体デバイスであってもよく、絶縁された信号経路は、アナログまたはデジタルであってもよい。
別の例として、産業機器は、機器を制御する制御システムから絶縁されていてもよい。例えば、高ワット数のモータは、本明細書に記載されたタイプの集積絶縁体デバイスによって、その動作を制御する制御システムから絶縁されてもよい。制御システムは、産業機器で使用される高ワットモータよりも低いワット数で動作することができる。絶縁体は、モータおよび／または制御機器に接続された様々な回路構成要素が含まれる回路基板上に配設されてもよい。
記載された例は非限定的なものであるため、本明細書に記載されている集積絶縁体デバイスの他の用途も可能である。
記載されるように、いくつかの態様は、１つ以上の方法として具体化され得る。方法の一部として実行される動作は、任意の適切な方法で順序付けられる。したがって、例示的な実施形態では連続的な動作として示されているが、いくつかの動作を同時に実行することを含むことができる、図示されていない順序で動作が実行される実施形態を構築することができる。
「約（ａｐｐｒｏｘｉｍａｔｅｌｙ）」および「およそ（ａｂｏｕｔ）」という用語は、いくつかの実施形態では目標値の±２０％以内、ある実施形態では目標値の±１０％内、ある実施形態では目標値の±５％以内、いくつかの実施形態では、目標値の±２％以内であることを意味するように使用することができる。「およそ（ａｐｐｒｏｘｉｍａｔｅｌｙ）」および「約（ａｂｏｕｔ）」という用語は、目標値を含むことができる。
請求範囲を以下に記載する。

Claims (20)

  1. 集積絶縁体デバイスであって、
    第１の半導体ダイであって、
    少なくとも１つの第１の回路と、
    前記第１の半導体ダイの第１の層に位置付けられた第１の絶縁体構成要素、および前記第１の半導体ダイの第２の層に位置付けられた第２の絶縁体構成要素を有する少なくとも１つの絶縁体と、を備える、第１の半導体ダイと、
    前記第１の半導体ダイ上に位置付けられた第２の半導体ダイであって、少なくとも１つの第２の回路を有する、第２の半導体ダイと、を備える、集積絶縁体デバイス。
  2. 前記第１の絶縁体構成要素が、第１の電圧で動作するように構成され、前記第２の絶縁体構成要素が、前記第１の電圧とは異なる第２の電圧で動作するように構成される、請求項１に記載の集積絶縁体デバイス。
  3. 前記少なくとも１つの第１の回路が、前記第１の電圧で動作するように構成され、前記少なくとも１つの第２の回路が、前記第２の電圧で動作するように構成される、請求項２に記載の集積絶縁体デバイス。
  4. 前記少なくとも１つの第１の回路が、送信機または受信機を含み、前記少なくとも１つの第２の回路が、送信機または受信機を含む、請求項１に記載の集積絶縁体デバイス。
  5. 前記集積デバイスが、リードフレームをさらに備え、前記第１の半導体ダイが前記リードフレーム上に取り付けられる、請求項１に記載の集積絶縁体デバイス。
  6. 前記少なくとも１つの絶縁体が変圧器を含み、前記第１の絶縁体構成要素および前記第２の絶縁体構成要素がコイルである、請求項１に記載の集積絶縁体デバイス。
  7. 前記第２の半導体ダイおよび前記絶縁体が、重ならない、請求項１に記載の集積絶縁体デバイス。
  8. 前記第２の半導体ダイが、前記絶縁体上に位置付けられる、請求項１に記載の集積絶縁体デバイス。
  9. 前記第２の半導体ダイを通る少なくとも１つのビアをさらに備え、前記少なくとも１つのビアが、前記第２の絶縁体構成要素を前記第２の半導体ダイの接点に電気的に結合する、請求項８に記載の集積絶縁体デバイス。
  10. 前記第１の半導体ダイと前記第２の半導体ダイとの間に位置付けられた少なくとも１つのピラーをさらに備え、前記少なくとも１つのピラーが、前記第２の絶縁体構成要素を前記第２の半導体ダイの接点に電気的に結合させる、請求項８に記載の集積絶縁体デバイス。
  11. 絶縁体を有する集積デバイスを製造する方法であって、
    第１の半導体ダイの第１の層に第１の絶縁体構成要素を形成することであって、前記第１の半導体ダイが、少なくとも１つの第１の回路を含む、形成することと、
    前記第１の半導体ダイの第２の層に第２の絶縁体構成要素を形成することと、
    前記第１の半導体ダイの上に第２の半導体ダイを位置付けることと、を含み、第２の半導体ダイが少なくとも１つの第２の回路を含む、方法。
  12. 前記第２の半導体ダイを前記第１の半導体ダイ上に位置付けることが、前記第１の半導体ダイの前記第２の絶縁体構成要素と重なるように前記第２の半導体ダイを位置付けることを含む、請求項１１に記載の方法。
  13. 前記第１の半導体ダイと前記第２の半導体ダイとの間にピラーを形成することをさらに含む、請求項１１に記載の方法。
  14. 前記ピラーを形成することが、前記ピラーを前記第２の絶縁体構成要素および前記第２の半導体ダイの接点に電気的に結合するように形成することを含む、請求項１３に記載の方法。
  15. 前記第２の半導体ダイの回路層を通ってビアを形成して、前記第２の絶縁体構成要素を前記第２の半導体ダイの接点に電気的に接続することをさらに含む、請求項１１に記載の方法。
  16. システムであって、
    第１の半導体ダイであって、
    第１の電圧領域で動作するように構成された少なくとも１つの第１の回路と、
    前記第１の半導体ダイの第１の層に位置付けられた第１の絶縁体構成要素、および前記第１の半導体ダイの第２の層に位置付けられた第２の絶縁体構成要素を有する少なくとも１つの絶縁体と、を備える、第１の半導体ダイと、
    前記第１の半導体ダイ上に位置付けられた第２の半導体ダイであって、前記第１の電圧領域とは異なる第２の電圧領域で動作するように構成された少なくとも１つの第２の回路を有する第２の半導体ダイと、を備えるシステム。
  17. 前記第１の半導体ダイが配設された第１のリードフレームをさらに備え、前記第１の半導体ダイ上の電気接点が、前記第１のリードフレーム上の電気接点に電気的に結合され、前記第２の半導体ダイ上の電気接点が、第２のリードフレーム上の電気接点に電気的に結合される、請求項１６に記載のシステム。
  18. 前記第２の半導体ダイが、前記絶縁体上に位置付けられる、請求項１６に記載のシステム。
  19. 前記第２の半導体ダイを通る少なくとも１つのビアをさら備え、前記少なくとも１つのビアが、前記第２の絶縁体構成要素を前記第２の半導体ダイの接点に電気的に結合する、請求項１８に記載のシステム。
  20. 前記第１の半導体ダイと前記第２の半導体ダイとの間に位置付けられた少なくとも１つのピラーをさらに備え、前記少なくとも１つのピラーが、前記第２の絶縁体構成要素を前記第２の半導体ダイの接点に電気的に結合する、請求項１８に記載のシステム。
JP2019148832A 2016-09-14 2019-08-14 単一リードフレーム積層ダイガルバニック絶縁体 Active JP6903721B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/265,138 US9978696B2 (en) 2016-09-14 2016-09-14 Single lead-frame stacked die galvanic isolator
US15/265,138 2016-09-14
JP2017175572A JP2018046280A (ja) 2016-09-14 2017-09-13 単一リードフレーム積層ダイガルバニック絶縁体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017175572A Division JP2018046280A (ja) 2016-09-14 2017-09-13 単一リードフレーム積層ダイガルバニック絶縁体

Publications (2)

Publication Number Publication Date
JP2019195110A true JP2019195110A (ja) 2019-11-07
JP6903721B2 JP6903721B2 (ja) 2021-07-14

Family

ID=61247242

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017175572A Pending JP2018046280A (ja) 2016-09-14 2017-09-13 単一リードフレーム積層ダイガルバニック絶縁体
JP2019148832A Active JP6903721B2 (ja) 2016-09-14 2019-08-14 単一リードフレーム積層ダイガルバニック絶縁体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017175572A Pending JP2018046280A (ja) 2016-09-14 2017-09-13 単一リードフレーム積層ダイガルバニック絶縁体

Country Status (4)

Country Link
US (1) US9978696B2 (ja)
JP (2) JP2018046280A (ja)
CN (1) CN107818966A (ja)
DE (1) DE102017120763B4 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190221502A1 (en) * 2018-01-17 2019-07-18 Microchip Technology Incorporated Down Bond in Semiconductor Devices
EP3963626B1 (en) * 2019-04-29 2024-06-12 Analog Devices, Inc. Miniaturized isolator modules for intrinsic safety applications
US11469223B2 (en) * 2019-05-31 2022-10-11 Analog Devices International Unlimited Company High precision switched capacitor MOSFET current measurement technique
DE102019117789B4 (de) * 2019-07-02 2023-06-01 Infineon Technologies Ag Halbleitervorrichtung mit galvanisch isolierten Halbleiterchips
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
US11387316B2 (en) * 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
US11476045B2 (en) 2020-05-29 2022-10-18 Analog Devices International Unlimited Company Electric field grading protection design surrounding a galvanic or capacitive isolator
US11621364B2 (en) * 2020-07-22 2023-04-04 Mpics Innovations Pte. Ltd Isolation device and method of transmitting a signal across an isolation material using wire bonds
CN115377085A (zh) * 2022-08-09 2022-11-22 中国科学院自动化研究所 一种无线互连装置及系统
EP4432317A1 (en) * 2023-03-16 2024-09-18 Infineon Technologies Austria AG Transformer arrangement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137090A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置
JP2011082212A (ja) * 2009-10-02 2011-04-21 Toyota Motor Corp マイクロトランス素子、信号伝達回路、及び半導体装置
JP2014022600A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体集積回路
JP2014533439A (ja) * 2011-11-14 2014-12-11 マイクロン テクノロジー， インク． 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
JP2015012614A (ja) * 2013-06-28 2015-01-19 フリースケール セミコンダクター インコーポレイテッド ダイ間に用いる誘導通信デバイス及び方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230287B2 (ja) * 1992-08-17 2001-11-19 富士電機株式会社 モノリシック電源装置
DE10232642B4 (de) 2002-07-18 2006-11-23 Infineon Technologies Ag Integrierte Transformatoranordnung
US7489526B2 (en) 2004-08-20 2009-02-10 Analog Devices, Inc. Power and information signal transfer using micro-transformers
US20080278275A1 (en) 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US9105391B2 (en) 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
JP5045219B2 (ja) 2007-04-27 2012-10-10 富士電機株式会社 マイクロトランスの製造方法
ITTO20070325A1 (it) 2007-05-11 2008-11-12 St Microelectronics Srl Isolatore galvanico integrato utilizzante trasmissione wireless
JP2009295750A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置
US8446243B2 (en) 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
JP5238562B2 (ja) * 2009-03-13 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2012204575A (ja) * 2011-03-25 2012-10-22 Panasonic Corp 半導体装置
JP5729485B2 (ja) 2012-05-29 2015-06-03 富士電機株式会社 アイソレータおよびアイソレータの製造方法
DE102013100622B4 (de) 2013-01-22 2018-03-01 Phoenix Contact Gmbh & Co. Kg Leiterplatte im Lagenaufbau
US9466413B2 (en) 2013-06-28 2016-10-11 Freescale Semiconductor, Inc. Die-to-die inductive communication devices and methods
US10992346B2 (en) * 2014-03-26 2021-04-27 Nxp Usa, Inc. Systems and devices with common mode noise suppression structures and methods
CN104022113B (zh) 2014-06-16 2018-09-11 中国科学院自动化研究所 一种基于微型变压器的堆叠式数字隔离器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010137090A1 (ja) * 2009-05-28 2010-12-02 パナソニック株式会社 半導体装置
JP2011082212A (ja) * 2009-10-02 2011-04-21 Toyota Motor Corp マイクロトランス素子、信号伝達回路、及び半導体装置
JP2014533439A (ja) * 2011-11-14 2014-12-11 マイクロン テクノロジー， インク． 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
JP2014022600A (ja) * 2012-07-19 2014-02-03 Renesas Electronics Corp 半導体集積回路
JP2015012614A (ja) * 2013-06-28 2015-01-19 フリースケール セミコンダクター インコーポレイテッド ダイ間に用いる誘導通信デバイス及び方法

Also Published As

Publication number Publication date
DE102017120763A1 (de) 2018-03-15
US9978696B2 (en) 2018-05-22
JP2018046280A (ja) 2018-03-22
CN107818966A (zh) 2018-03-20
US20180076154A1 (en) 2018-03-15
DE102017120763B4 (de) 2022-12-29
JP6903721B2 (ja) 2021-07-14

Similar Documents

Publication Publication Date Title
JP6903721B2 (ja) 単一リードフレーム積層ダイガルバニック絶縁体
CN101814480B (zh) 一种芯片封装结构及其封装方法
US11044022B2 (en) Back-to-back isolation circuit
US8093983B2 (en) Narrowbody coil isolator
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
CN107409469B (zh) 单层压体电流隔离体组件
US10510728B2 (en) Magnetic coupling package structure for magnetically coupled isolator with duo leadframes and method for manufacturing the same
JP2013538442A (ja) ガルバニック絶縁変圧器
US9871036B2 (en) Semiconductor device
US20100052839A1 (en) Transformers and Methods of Manufacture Thereof
KR20090021452A (ko) 반도체 패키지
JP2005203775A (ja) マルチチップパッケージ
US20200211934A1 (en) Leadframe for multichip devices with thinned die pad portions
TWI787679B (zh) 單片整合式隔離器裝置以及具有單片隔離器之系統
US10297538B2 (en) Signal transmission apparatus including semiconductor chips and signal isolator
CN109712793B (zh) 翻转式磁耦合封装结构及其引线架组件与制造方法
JP2019009353A (ja) アイソレータ
TWI517354B (zh) 內藏去耦合電容之半導體封裝構造
US11870341B2 (en) Isolated power converter package with molded transformer
US20210258045A1 (en) Circuit support structure with integrated isolation circuitry
TWI644603B (zh) 翻轉式磁耦合封裝結構及其引線架組件與製造方法
WO2020023558A1 (en) Compact isolated inductors
CN217544608U (zh) 半导体装置
TWI655698B (zh) 用於磁耦合隔離器的雙引線架磁耦合封裝結構及其製造方法
US20240332259A1 (en) Insulation chip and signal transmission device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190815

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190815

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210623

R150 Certificate of patent or registration of utility model

Ref document number: 6903721

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250