JP3230287B2 - モノリシック電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体基板、絶縁体基
板等に形成されるモノリシック電源装置の構成に関する
ものであり、特に、薄膜トランスを有するモノリシック
電源装置の構成に関するものである。

【０００２】

【従来の技術】近年、装置の小形、軽量化が進み、電源
装置に関しても小形軽量化が促進されている。この小形
化された電源装置として、図３に示すようなモノリシッ
ク電源装置が開発されており、このモノリシック電源装
置２０には薄膜トランス２５が一般に用いられる。薄膜
トランス２５は図４に示すような薄膜のスパイラルコイ
ルからなるトランスであり、フォトエッチング法等によ
り製造することができる。

【０００３】図３に示すモノリシック電源装置２０は、
ｎ型シリコンの半導体基板１を用いて形成されているも
のであり、半導体基板１の表面近傍にスイッチング用の
トランジスタ２１、ダイオード２２、２３、さらに、コ
ンデンサ２４を構成するための拡散層が形成されてい
る。そして、これらの拡散層の表面には酸化膜２を介し
てゲート電極４等の多結晶シリコン製の電極３、５が、
公知のＣＶＤおよびフォトエッチング等の技術により形
成される。この電極３は、薄膜トランス２５の１次側コ
イル６の一方の電極の取り出し部であり、また、電極５
は、コンデンサ２４の一方の電極である。酸化膜２の上
には、層間絶縁膜を介して第１層目金属配線３１が配置
され、この第１層目金属配線３１により、スイッチング
トランジスタ２１、ダイオード２２等を構成する拡散層
が接続され、種々の回路が構成される。もちろん、回路
を構成する素子は、図３に示すスイッチングトランジス
タ２１等に限られず、抵抗、ＣＭＯＳ、バイポーラトラ
ンジスタなども用いられ、これらの素子により基板１の
主面に平面的に広がった回路が形成される。１層目金属
配線３１の上には、さらに、層間絶縁膜を介して２層目
金属配線３２が形成され、薄膜トランス２５の２次側コ
イル７が形成される。また、この２層目金属配線層３２
の上に層間絶縁膜を介して３層目金属配線３３が形成さ
れ、これにより、２次側コイル７の一方の電極の取り出
し部８が形成される。従って、図３に示すモノリシック
電源装置２０は、半導体基板１の上に、制御回路等を構
成するトランジスタ２１等の素子と、電力回路を構成す
る薄膜トランス２５等の素子が１つとなって形成され、
１チップ化された小形軽量のモノリシック電源装置とな
る。

【０００４】

【発明が解決しようとする課題】このようなモノリシッ
ク電源装置は、トランスやその他の素子をハイブリッド
化した従来の電源装置と比較し、大幅な小形軽量化を図
ることができる。その一方で、薄膜トランス等の電力系
素子も半導体基板上に形成するため、スイッチングトラ
ンジスタ等と同様に微細素子用の製造プロセスで形成す
る必要がある。従って、微細プロセスで形成する必要の
ないダイオード、平滑コンデンサ、コイル、トランス等
の電力系素子を微細プロセスで形成するため、製造工程
が増え、コストアップの原因となる。

【０００５】また、薄膜コイルを形成するために、電源
装置の制御回路としては不要な２層あるいは３層の金属
配線を形成する必要があり、さらに、コイルの抵抗を低
減するためにコイルを形成する金属配線を厚くする必要
がある場合はこれらに加えて４層以上の金属配線が形成
されることもある。このような本来、制御回路の製造に
は不要な工程は、一層製造コストを増加させる原因とな
る。

【０００６】さらに、従来のモノリシック電源装置にお
いては、電源装置としては小形化されるが、１チップに
形成される素子数、あるいは素子の示す面積が大きいた
め、チップサイズは必然的に大きくなり、大口径基板を
用いる必要があり、それ専用の設備費用の増加等から、
さらに製造コストが増加する。

【０００７】そこで、本発明においては、上記の問題点
に鑑みて、廉価なモノリシック電源装置を供給するため
に、複数の基板を用いて、微細化の不要なものは微細化
せず、あるいは金属配線層の数を削減することにより、
製造コストの低減可能なモノリシック電源装置を実現す
ることを目的としている。

【０００８】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は、１次側コイルを具備する１次系回路部
と、２次側コイルを具備する２次系回路部とを有するモ
ノリシック電源装置においては、１次系回路部が主面上
に形成された第１の基板と、２次系回路部が主面上に形
成された第２の基板とを有し、この第１の基板と第２の
基板の主面同士が対峙するように絶縁手段を介して固定
し、１次系回路部と２次系回路部とが第１の基板と第２
の基板の少なくともいずれか一方に形成された接続手段
により接続し、さらに、１次側コイルと２次側コイルと
を対峙していることを特徴とする。特に、１次側コイル
および２次側コイルの少なくともいずれか一方の上層に
磁性体膜が形成されていることが望ましい。

【０００９】

【００１０】

【００１１】

【００１２】

【作用】上記のように、本発明では、製造工程の削減を
図ることができる。すなわち、第１の基板においては、
１次系回路部を構成する制御回路に必要な第１層目金属
配線層を用いて薄膜トランスの１次側コイルを形成し、
第２の基板においても、２次系回路部を構成する制御回
路に必要な第１層目金属配線層を用いて薄膜トランスの
２次側コイルを形成し、これらを絶縁手段を介して貼り
合わせることにより、モノリシック電源装置を構成され
ると同時に薄膜トランスも構成される。従って、従来の
モノリシック電源装置のように、制御回路を構成するた
めには不要である第２あるいは第３の金属配線層を形成
する必要はなく、製造工程の削減を図ることができる。

【００１３】

【００１４】

【００１５】

【実施例】以下に図面を参照して本発明の実施例を説明
する。

【００１６】〔実施例１〕図１に、本発明の実施例１に
係るモノリシック電源装置の構成を示してある。

【００１７】本モノリシック電源装置は、微細化が行な
われるスイッチングトランジスタ２１、ダイオード２
２、２３、およびコンデンサ２４等の素子が形成された
チップ９と、微細化を行なう必要のない薄膜トランス２
５等の素子が形成されたチップ１０の２つのチップが、
それぞれ素子の形成された主面９ａおよび１０ａを対峙
するように貼り合わされて構成されている。

【００１８】チップ９は、図３に基づき説明したよう
に、半導体基板１により構成されている。従って、本モ
ノリシック電源装置の制御回路等を形成する制御系素子
のスイッチングトランジスタ２１、ダイオード２２、２
３、およびコンデンサ２４等は先に説明したようにそれ
ぞれ半導体基板１上に形成された拡散層により構成さ
れ、１層目金属配線３１および１層目金属配線３１と接
続された多結晶シリコン３５により電極、配線等が形成
されている。そして、チップ９の表面には、これらの配
線等と接続されたバンプ１１が形成されている。本例の
チップ９上には、図３に示した従来のモノリシック電源
装置と異なり、薄膜トランスが形成されていないため、
多結晶シリコン３５による配線の活用等、微細化技術の
活用を自由に行なうことができる。従って、各素子の一
層の微細化を図ることが可能であり、スイッチングトラ
ンジスタ２１等の形成された面積自体を比較しても小形
化が図られている。また、金属配線層も従来のモノリシ
ック電源装置が３層程度必要であったのと比較し、本例
のモノリシック電源装置においては、１層で良い。従っ
て、チップ９の製造工程は従来のモノリシック電源装置
の工程と比較し、大幅に短縮できる。

【００１９】チップ１０は、電力回路等を形成する電力
系素子である薄膜トランス２５が形成されている。薄膜
トランス２５のコイル６、７用の配線幅は通常数十μｍ
以上であり、これらのコイル６、７を形成するために、
微細プロセスを適用する必要はない。従って、チップ１
０の製造には微細プロセスが使用されておらず、従来の
モノリシック電源装置と比較し、製造が容易であり、製
造工程の簡略化、製造コストの低減が可能である。さら
に、チップ１０は、薄膜トランス２５が形成されている
だけであるので、拡散層を形成する必要はなく、半導体
基板ではなく単なる絶縁体基板を用いることもできる。
もちろん、半導体基板であっても良い。

【００２０】また、チップ１０の表面には、チップ９上
に形成されたバンプ１１と接続可能な位置に、金属パッ
ト１１ａが形成されている。従って、チップ１０とチッ
プ９が貼り合わせれると、バンプ１１および金属パット
１１ａが接続されて、チップ９の上に形成された制御系
と、チップ１０の上に形成された電力系との接続を確保
でき、モノリシック電源装置としての機能を果たすこと
ができる。

【００２１】このように、本例のモノリシック電源装置
においては、微細化が容易で、微細化することが装置の
面積、電源消費等のメリットをもたらす制御系の素子を
第１の基板であるチップ９に形成している。一方、微細
化を行なうには製造工程、製造コスト的にディメリット
が大きく、性能的なメリットが薄い電力系の素子を第２
の基板であるチップ１０に分けて形成している。従っ
て、チップ９は微細プロセスを用いて効率良く、小形化
を図ることが可能となり、一方、チップ１０は微細プロ
セスを用いることなく、製造工程の短縮、製造コストの
低減を図ることができる。従って、本例のモノリシック
電源装置は、微細化の要否に着目してチップを分離する
ことにより、効率的な製造工程を選択可能とし、製造コ
ストの低減を実現している。

【００２２】さらに、本例のモノリシック電源装置にお
いては、チップ９およびチップ１０に搭載される素子の
数が削減されるため、チップ９および１０としては従来
のモノリシック電源装置に必要とされた大口径のチップ
を用いる必要はない。従って、大口径のチップを製造す
るための設備投資等も不要であり、一層製造コストの低
減を図ることが可能である。

【００２３】なお、本例においては、チップ９の基板に
半導体基板１を用いるが、絶縁体基板上に薄膜半導体層
が形成された基板を用いることももちろん可能である。
また、チップ９とチップ１０との絶縁性を確保するため
に、それぞれのチップの表面に絶縁膜３６を形成してい
るが、絶縁手段としては、気体絶縁体、液体絶縁体を封
じ込めることも可能である。さらに、チップ９とチップ
１０との接続にチップ９に形成されたバンプ１１を用い
ているが、バンプ１１はチップ１０に形成されていても
良く、また、バンプ以外に導電性ポリマー、導電性ゴム
等種々の接続手段を適用することができる。また、図１
には、制御系素子として、スイッチングトランジスタ２
１等を示しているが、ＣＭＯＳ、ＢｉＣＭＯＳ等の論理
素子などを用いる場合の同様であり、電力系素子として
平滑コンデンサ等をチップ１０に追加することも勿論可
能である。

【００２４】〔実施例２〕図２に、本発明の実施例２に
係るモノリシック電源装置の構造を示してある。

【００２５】本例のモノリシック電源装置も、実施例１
と同様に２つのチップ１４、１５をバンプ１１で接続可
能なように貼り合わせた装置である。本例のモノリシッ
ク電源装置において着目すべき点は、チップ１４にモノ
リシック電源装置の１次系回路１２が形成されており、
チップ１５にモノリシック電源装置の２次系回路１３が
形成されていることである。

【００２６】まず、チップ１４においては、チップ１４
は図３に示した従来のモノリシック電源装置と同様に半
導体基板１が用いられており、その主面１４ａの右側に
１次系回路１２の制御回路を構成するスイッチングトラ
ンジスタ２１が形成されており、左側には薄膜トランス
２５の１次側コイル６が形成されている。スイッチング
トランジスタ２１、薄膜トランス２５の構成、製造方法
等については図３に基づき説明したので省略する。しか
し、本例のモノリシック電源装置を構成するチップ１４
においては、薄膜トランス２５の内、１次側コイル６の
みが形成されているので、金属配線としては１層目金属
配線３１だけが製造されれば良く、チップ１４の製造工
程の短縮を図ることができる。

【００２７】チップ１５もチップ１４と同様に半導体基
板１が用いられており、チップ１５の主面には、スイッ
チングトランジスタ２１と対峙する位置に、２次系回路
１３の制御回路を構成するダイオード２２、２３および
コンデンサ２４が形成されており、また、１次側コイル
６と対峙する位置に２次側コイル７が形成されている。
従って、チップ１５においても、金属配線としては１層
目金属配線３１だけが製造されれば良く、製造工程の短
縮が図られる。

【００２８】このようなチップ１４およびチップ１５が
バンプ１１により１次系回路１２および２次系回路１３
が接続されるように貼り合わされると、従来のモノリシ
ック電源装置と同様の機能を有する回路を構成できる。
さらに、１次側コイル６と２次側コイル７がそれぞれの
チップ１４、１５の上に形成された絶縁膜３６を介して
対峙するので、薄膜トランス２５が構成できる。本例の
モノリシック電源装置においては、それぞれのチップ１
４、１５では１層目金属配線３１のみで形成されている
が、図２に示すように貼り合わせることにより、従来の
モノリシック電源装置では、３層あるいは４層以上の金
属配線を用いて形成された薄膜トランスを構成すること
が可能である。従って、個々のチップ１４、１５では２
層目以上の金属配線の製造が不要であることから大幅に
製造工程の短縮ができ、製造コストの削減を図ることで
きる。また、実施例１と同様にチップサイズの削減も図
ることができる。

【００２９】加えて、従来の多層の金属配線を用いて薄
膜トランスを構成するモノリシック電源装置において
は、１次側コイルと２次側コイルとの間に磁性体膜を挟
んでコイルの磁束の漏れを低減し、トランスの変換効率
の向上を図ることは不可能であった。しかし、本例のモ
ノリシック電源装置においては、１次側コイル６、ある
いは２次側コイル７の上部に磁性体膜を形成することは
容易であり、このような磁性体膜の形成されたチップを
貼り合わせてモノリシック電源装置を構成することによ
り、トランスの変換効率を向上することもできる。

【００３０】なお、実施例１と同様に、本例において
も、絶縁膜３６に変わり、ＳＦ₆ （６フッ化硫黄）等の
気体絶縁材料、鉱物油などの液体絶縁材料を充填するこ
とも可能である。バンプ１１に変わり導電性ポリマー等
を用いることも同様に可能であり、半導体基板に代わり
薄膜半導体を表面に形成した絶縁体の使用も可能であ
る。

【００３１】

【発明の効果】以上に説明したように、本発明に係るモ
ノリシック電源装置は、第１の基板の基板に１次系回路
を構成し、第２の基板に２次系回路を構成することによ
り、これらの基板を貼り合わせて装置を構成すると同時
に薄膜トランスも構成できる。このため、従来のモノリ
シック電源装置においては薄膜トランスを構成するため
に必要であった３層以上の金属配線を１層のみに削減す
ることが可能である。従って、制御回路等を構成するた
めには不要であった２層目以上の金属配線を形成する工
程を省くことが可能となるので、これによっても大幅に
製造工程の短縮を図り製造コストの削減が実現できる。
また、薄膜トランスを貼り合わせて構成できるので、磁
性体膜を１次側コイルと２次側コイルとの間に設置する
ことも可能となり、トランスの変換効率の向上を図るこ
とができる。

【００３２】

【図面の簡単な説明】

【図１】本発明の実施例１に係るモノリシック電源装置
の構成を示す断面図である。

【図２】本発明の実施例２に係るモノリシック電源装置
の構成を示す断面図である。

【図３】従来のモノリシック電源装置の構成を示す断面
図である。

【図４】モノリシック電源装置に用いられる薄膜トラン
スのコイルを示す平面図である。

【符号の説明】

１・・半導体基板 ２・・ゲート酸化膜 ３・・多結晶シリコン製の薄膜トランスの１次側電極 ４・・多結晶シリコン製のゲート電極 ５・・多結晶シリコン製のコンデンサの電極 ６・・薄膜トランスの１次側コイル ７・・薄膜トランスの２次側コイル ８・・薄膜トランスの２次側の電極 ９、１０、１４、１５・・チップ １１・・バンプ電極 １１ａ・・金属パット １２・・１次系回路 １３・・２次系回路 ２０・・モノリシック電源装置 ２１・・スイッチングトランジスタ ２２、２３・・ダイオード ２４・・コンデンサ ２５・・薄膜トランス ３１・・１層目金属配線 ３２・・２層目金属配線 ３３・・３層目金属配線 ３５・・多結晶シリコン製の配線 ３６・・絶縁膜

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/04 H01L 21/822

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 １次側コイルを具備する１次系回路部
   と、２次側コイルを具備する２次系回路部とを有するモ
   ノリシック電源装置において、前記１次系回路部が主面
   上に形成された第１の基板と、前記２次系回路部が主面
   上に形成された第２の基板とを有し、この第１の基板と
   第２の基板の主面同士が対峙するように絶縁手段を介し
   て固定され、前記１次系回路部と前記２次系回路部とが
   前記第１の基板と前記第２の基板の少なくともいずれか
   一方に形成された接続手段により接続され、前記１次側
   コイルと前記２次側コイルとが対峙していることを特徴
   とするモノリシック電源装置。
2. 【請求項２】 請求項１において、前記１次側コイルお
   よび前記２次側コイルの少なくともいずれか一方の上層
   に磁性体膜が形成されていることを特徴とするモノリシ
   ック電源装置。