JPH0786523A - 集積回路および形成方法 - Google Patents

集積回路および形成方法

Info

Publication number
JPH0786523A
JPH0786523A JP6229007A JP22900794A JPH0786523A JP H0786523 A JPH0786523 A JP H0786523A JP 6229007 A JP6229007 A JP 6229007A JP 22900794 A JP22900794 A JP 22900794A JP H0786523 A JPH0786523 A JP H0786523A
Authority
JP
Japan
Prior art keywords
material layer
conductive material
plate
capacitor
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6229007A
Other languages
English (en)
Inventor
Joseph Staudinger
ジョセフ・スタウディンガー
Warren L Seely
ワレン・エル・シーリー
Howard W Patterson
ハウワード・ダブリュ・パターソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH0786523A publication Critical patent/JPH0786523A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】 【目的】 誘導及び容量素子を含むと共に縮小した半
導体ダイ面積を有する集積回路及びその形成方法を提供
する。 【構成】 誘電体材料層（３６）により第２導電材料層
（３９）から分離される、第１導電材料層（３０）で、
集積回路を形成する。この第１導電材料層（３０）をパ
ターニングして、コンデンサ（２２，５０，６２，７
２）の第１プレート（３２，５９）を形成する。電気相
互接続部（３３，６３）をそれぞれ第１プレート（３
２，５９）内に形成する。誘電体材料層（３６）内に通
路（３７）を形成する。第２導電材料層（３９）をパタ
ーニングして、コンデンサ（２２，５０，６２，７２）
の第２プレート（４２，５６，６６，７６）及び平面螺
旋状インダクタ（２１，５１，６１，７１）を形成す
る。平面螺旋状インダクタ（２１，５１，６１，７１）
は、コンデンサ（２２，５０，６２，７２）の第２プレ
ート（４２，５６，６６，７６）によって包囲される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的に集積回路に関
し、更に特定すれば、誘導性および容量性素子を有する
集積回路およびその製造方法に関するものである。
【０００２】
【従来の技術】電気システムは多数の構成物で形成され
ており、この中にはトランジスタのような能動素子およ
びコンデンサ、インダクタ、および抵抗器のような受動
素子が含まれている。電気システムの性能を向上させる
べく、多くのシステム設計者が、サイズ、重さ、および
これら構成物を伝搬する電気信号の速度を最適化しよう
と試みている。システム設計者のサイズおよび重量の要
求に促されて、半導体素子製造業者は、能動および受動
回路素子の双方を１つの半導体基板に集積することによ
り、集積回路を形成するようになった。半導体素子製造
業者は能動回路素子のサイズを縮小するための優れた技
術を開発したが、コンデンサやインダクタのような受動
回路素子は未だに半導体ダイ面積の大部分を占めてい
る。
【０００３】
【発明が解決しようとする課題】したがって、誘導およ
び容量素子を含む集積回路、および典型的に必要とされ
るダイ面積を縮小させる集積回路の製造方法があれば有
利であろう。
【０００４】
【課題を解決するための手段】端的に述べれば、本発明
は、第１導電材料と第２導電材料とから成る集積回路を
提供する。前記第２導電材料は、第２領域を実質的に包
囲する第１領域を含む。更に、誘電体材料を前記第１導
電材料と第２導電材料との間に形成する。
【０００５】別の態様では、本発明は、第１導電材料層
を形成するステップと、前記第１導電材料層の一部を誘
電体材料層で被覆するステップから成る、集積回路を形
成する方法を提供する。前記方法は、その後に、前記誘
電体層上に第２導電材料層を形成するステップを含み、
ここで前記第２導電材料層を、第２領域を実質的に包囲
する第１領域を有するようにパターニングすると共に、
前記第２領域の一部を前記第１導電材料層に電気的に結
合する。
【０００６】
【実施例】図１は、従来技術による２端子受動回路網２
０の回路図であり、インダクタ２１とこれに直列な平行
板コンデンサ２２とから成るものである。ネットワーク
２０は、インダクタ２１の第１端子で形成されている第
１端子即ちポート２４と、平行板コンデンサ２２の第２
プレートで形成されている第２端子即ちポート２５とを
有する。インダクタ２１の第２端子は、ノード２３にお
いて、平行板コンデンサ２２の第１プレートに電気的に
結合されている。
【０００７】図２は、図１のネットワーク２０のような
２端子受動回路ネットワークを形成するために、本発明
の新規な方法にしたがって処理された半導体ダイ２８
の、図４の切断線２−２に沿って描いた高倍率拡大断面
図である。図面中同一要素を表わすために同一参照番号
を用いていることは理解されよう。半導体ダイ２８は、
第１受動回路素子領域１４と、実質的にこれに包囲され
た第２受動回路素子領域１５とを有する。半導体ダイ２
８は、例えば、ガリウム砒素、シリコン、ゲルマニウム
等のような半導体基板２９から成る。好ましくは、半導
体基板２９は、ガリウム砒素である。当技術において公
知の技術を用いて、半導体基板２９上にフィールド酸化
物の選択層２７を形成する。このフィールド酸化物の選
択層２７は、例えば、約０．２ミクロンおよび約０．４
ミクロンの間の範囲の厚さを有する。フィールド酸化物
の選択層２７の厚さは、本発明を限定するものではない
ことは、理解されよう。第１導電材料層３０（第１導電
層とも呼ぶ）をフィールド酸化物層２７上に形成し、そ
の後平行板コンデンサ２２（図１）の一方のプレートを
形成するようにパターニングする。導電材料層３０に
は、アルミニウム、チタニウム、タングステン、金等を
用いることができる。例として、導電材料層３０を、約
１．０ミクロンの厚さを有するアルミニウムとする。導
電材料層３０は導電材料の単一層として示されかつ扱わ
れているが、導電材料層３０は多数層の導電材料で構成
されてもよく、この場合、最初の導電材料層が、フィー
ルド酸化物層２７と接触するか、または半導体基板２９
と接触するオーミック接触層として機能する。
【０００８】ここで図３を参照すると、当業者には公知
の技術を用いてフィールド酸化物層２７上で導電材料層
３０をパターニングした後の、導電材料層３０の平面図
が示されている。より具体的には、導電材料層３０をパ
ターニングして、矩形状の閉環構造３２を形成する。電
気相互接続部３３が、環構造３２の一方側から環構造３
２の中央に向かって延在し、端部３４を終端とする。電
気相互接続部３３は、端部が中央部に配置された矩形状
構造として示されているが、電気相互接続部３３の形状
および端部３４の位置は本発明の限定とはならないこと
は理解されよう。言い換えれば、電気相互接続部３３
は、インダクタを平行板コンデンサと電気的に相互接続
するのに適するものであれば、どのような形状でもよ
い。以下に述べるように、 矩形状の閉環構造３２は、
図１に示すコンデンサ２２の第１プレートとして機能す
る。
【０００９】再び図２を参照して、誘電体材料層３６を
導電材料層３０上に形成する。より具体的には、誘電体
材料層３６（誘電体層とも呼ぶ）を、第１プレート３
２、電気相互接続部３３、およびフィールド酸化物層２
７の露出された部分の上に形成する。誘電体材料層３６
は、平行板コンデンサ２２の誘電体材料として機能し、
窒化シリコン、二酸化シリコン等で形成することができ
る。一例として、誘電体材料層３６を、約０．１ミクロ
ンおよび約１．０ミクロンの間の範囲の厚さを有する窒
化シリコンとする。誘電体材料層３６に選択された材料
の種類および厚さによって、コンデンサ２２の値が少な
くとも部分的に決定されることを、当業者であれば認め
よう。誘電体層３６の厚さの範囲は、単に一例として与
えられているだけであり、誘電体層３６の厚さを限定す
るものでないことは理解されよう。
【００１０】誘電体材料層３６を貫通する通路(via)３
７を形成し、電気相互接続部３３の端部３４を露出させ
る。通路３７は、コンデンサ２２の第１プレート３２を
インダクタ２１の第２端子と電気的に接続する手段を構
成する。通路３７のような通路を形成する方法は、当業
者には公知である。
【００１１】第２導電材料層３９（第２導電層とも呼
ぶ）を誘電体材料層３６および導電材料層３０の露出さ
れた部分の上に形成する。より具体的には、第２導電材
料層３９は通路３７および電気相互接続部３３の接触端
３４を塞ぐことによって、電気相互接続部３３を第２導
電材料層３９と結合させる。即ち、導電材料層３０の第
１部分を導電材料層３９の第２領域の第１部分と電気的
に結合させる。一例として、第２導電材料層３９は約
２．５ミクロンの厚さを有するものとする。好ましく
は、第２導電材料層３９をパターニングして、導電材料
層３９の第２領域内に平面螺旋状インダクタ２１、導電
材料層３９の第１領域内にコンデンサ２２の第２プレー
ト４２、第１端子２４、および導電面４３を形成する。
ここで、第２プレート４２は平面螺旋状インダクタ２１
を包囲する。当業者であれば認めるように、第１端子２
４が示されているのは、典型的に、誘電体材料層３６を
通じてこれを見ることができるからである。導電材料層
をパターニングする方法は、当業者には公知である。
【００１２】次に図４を参照すると、導電材料層３９を
パターニングした後の導電材料層３９の平面図が示され
ている。より具体的には、この平面図は、螺旋状インダ
クタ２１、コンデンサ２２の第２プレート４２、電気相
互接続部３３、導電面４３、および第１端子２４を示
す。第２導電材料層３９が通路３７（図２）を塞ぐと共
に、電気相互接続部３３と接触することによって、イン
ダクタ２１をコンデンサ２２の第１プレート３２と電気
的に接続する。当業者であれば認めるであろうが、電気
相互接続部３３は、螺旋状インダクタ２１の一部として
電気的に機能する。即ち、電気相互接続部３３はインダ
クタ２１の一部である。更に、電気相互接続部３３は、
典型的に、誘電体材料層３６を通じて目視可能であり、
そのために描かれている。更に、螺旋状インダクタ２１
の螺旋は矩形状に巻回する。即ち、螺旋状インダクタ２
１は、矩形型平面螺旋状インダクタである。ネットワー
ク２０を形成する構造および電気的接続の理解を助ける
ために、通路３７の位置を、通路３７の参照番号を付し
た矢印によって示すことにする。
【００１３】更に、第２プレート４２は、好ましくは第
１プレート３２に対応する形状を有する矩形状環構造と
なっている。ここで、好ましくは、第２プレートは上側
であり、誘電体材料層３６の部分だけ、第１プレート３
２から垂直方向に離間されている。一実施例では、第２
プレート４２は、ギャップ４４を有する開環構造であ
り、このギャップ４４をネットワーク２０の第１端子２
４が貫通する。このように、誘電体材料層３６を間に有
する第１プレート３２および第２プレート４２が平行板
コンデンサ２２（図１）を形成する。第２プレート４２
はギャップ４４を有するものとして示されているが、第
２プレート４２はギャップ４４を有さない閉環構造でも
よいことは理解されよう。更に、第２プレート４２はネ
ットワーク２０（図１）の第２端子２５として機能する
ことも理解されよう。当業者であればよく承知している
であろうが、導電材料層３９は、第２端子２５（図１）
が第２プレート４２から延在するように、パターニング
することができる。
【００１４】図５は、インダクタ５１とコンデンサ５２
とを並列に有する従来技術によるインダクタ−コンデン
サ・ネットワーク５０を示す回路図であり、ここでは、
並列なインダクタ−コンデンサ・ネットワーク５０は第
１端子５４と第２端子５５とを有する。ネットワーク５
０は、図１のネットワーク２０を形成するために用いら
れ図２−図４に示されたものと、同じ技術を用いて形成
される。ネットワーク２０およびネットワーク５０を形
成する方法間の相違は、第２導電材料層３９のパターン
にある。したがって、ネットワーク５０の断面図は、第
２導電材料層３９のパターンを除いて、図２に示すネッ
トワーク２０の断面図と同一である。言い換えれば、図
２に示す構造を用いてネットワーク５０が実現される
が、この場合、図２のパターニングされた第２導電材料
層３９が、図６に示すようなパターンを有する導電材料
層３９で置き換えられている。一例として、第２導電材
料層３９は、約２．５ミクロンの厚さを有するものとす
る。
【００１５】次に図６を参照すると、パターニングされ
た第２導電材料層３９の平面図が示されている。ここで
は、第２導電材料層３９は、当技術では公知の技術を用
いてパターニングされている。より具体的には、この平
面図は、本発明による螺旋状インダクタ５１、第２プレ
ート５６、電気相互接続部３３、および導電面４３を示
す。図２に示した構造と同様、第２導電材料層３９は通
路３７を塞ぐことによって、電気相互接続部３３に接触
すると共に、インダクタ５１をコンデンサ５２（図５）
の第１プレート３２（図２および３に示す）と電気的に
接続する。ネットワーク５０を形成する構造および電気
接続の理解を助けるために、通路３７の位置を、通路３
７の参照番号を付した矢印で示す。
【００１６】第２プレート５６は、第１プレート３２に
対応する形状を有する矩形状の閉環構造であり、ここで
は第２プレート５６が上側となり、誘電体材料層３６の
部分だけ、第１プレート３２から垂直方向に離間されて
いる。螺旋状インダクタ５１の第１端子を第２プレート
５６に電気的に接続するように、第２導電材料層３９を
パターニングする。言い換えれば、螺旋状インダクタ５
１の第１端子と第２プレート５６の一部は、第２導電材
料層３９の同一部分で形成されているのである。このよ
うに、インダクタ５１の第２端子をコンデンサ５２の第
１プレート３２に電気的に結合すると共に、コンデンサ
５２の第２プレート５６を螺旋状インダクタ５１の第１
端子に電気的に結合することによって、並列インダクタ
−コンデンサ・ネットワーク５０を形成する。図５に示
すように、第２プレート５６はネットワーク５０の第１
端子５４として機能し、一方第２プレート３２はネット
ワーク５０の第２端子５５として機能する。
【００１７】図７は、コンデンサ６２と並列なインダク
タ６１を有する、従来技術のインダクタ−コンデンサ・
ネットワーク６０の回路図を示すものである。この場
合、並列なインダクタ−コンデンサ・ネットワーク６０
は、第１端子６４と第２端子６５とを有する。第２端子
６５は接地電位に結合されている。即ち、第２端子６５
は接地されている、または接地電位に短絡されている。
本発明の方法によって処理された半導体ダイ６８の、切
断線８−８に沿って描いた高倍率拡大断面図を図８に示
す。半導体ダイ６８は、第１受動回路素子領域１４とそ
れに包囲された第２受動回路素子領域１５とを有し、フ
ィールド酸化物層２７と第１導電材料層３０とを有する
半導体基板２９で構成されている。この場合の半導体基
板２９およびフィールド酸化物層２７は、図２に関して
論じたものと同一である。
【００１８】次に図９を参照すると、導電材料層３０を
フィールド酸化物層２７上でパターニングした後の、導
電材料層３０の平面図が示されている。導電材料層３０
をパターニングして、矩形の形状またはパターンを有す
る閉環構造５９を形成する。環状構造５９は電気相互接
続部６３を包囲するが、これとは電気的に絶縁されてお
り、第１端部６４と第２端部６９とを有する。電気相互
接続部６３は矩形状構造として示されているが、電気相
互接続部６３の形状は本発明を限定するものではなく、
電気相互接続部６３は、螺旋状インダクタを平行板コン
デンサと電気的に相互接続するのに適した形状であれ
ば、どのような形状を有してもよいことは理解されよ
う。矩形状閉環構造５９は、図７に示すコンデンサ６２
の第１プレートとして機能する。
【００１９】再び図８を参照する。誘電体材料層３６を
導電材料層３０上に形成する。誘電体材料層３６の形成
は、図２に関連して既に論じた。誘電体材料層３６を貫
通する第１通路３７を形成し、電気相互接続部６３の第
１端部１４を露出させる。また、誘電体材料層３６を貫
通して通路６７を形成し、電気は接続部６３の第２端部
６９を露出させる。誘電体材料層３６を介して通路６８
を形成し、コンデンサ６２の第１プレート５９の一部を
露出させる。
【００２０】第２導電体材料層３９を、誘電体材料層３
６、電気相互接続部６３の端部６４，６９、およびコン
デンサ６２の第１プレート５９の露出された部分の上に
形成する。より具体的には、第２導電材料層３９は、通
路３７，６７，６８を塞ぐ。通路６８は、コンデンサ６
２の第１プレート５９を螺旋状インダクタ６１の第２端
子と、電気的に接続する手段を形成する。一例として、
第２導電材料層３９は、約２．５ミクロンの厚さを有す
るものとする。第２導電材料層３９をパターニングし
て、図７の螺旋状インダクタ６１とコンデンサ６２の第
２プレート６６とを形成する。
【００２１】次に図１０を参照すると、第２導電材料層
３９をパターニングした後の導電材料層３９の平面図が
示されている。より具体的には、この平面図は、螺旋状
インダクタ６１とコンデンサ６２の第２プレート６６と
を示している。ネットワーク６０を形成する構造および
電気接続の理解を助けるために、通路３７，６７，６８
の位置を、それぞれ通路３７，６７，６８の参照番号を
付した矢印で示す。第２導電材料層３９は、通路３７，
６７を塞ぐことによって、螺旋状インダクタ６１の第２
端子を、電気相互接続部６３を通じて、コンデンサ６２
の第２プレート６６に結合する。螺旋状インダクタ６１
の第２端子をコンデンサ６２の第２プレート６６に結合
することにより、図７に示したネットワーク６０の第２
端子６５と等価な回路が形成される。更に、第２プレー
ト６６は、第２導電材料層３９によって形成された導電
面の一部であり、螺旋状インダクタ６１とは電気的に絶
縁されている。図７のネットワーク６０にしたがって、
第２プレート即ち導電面を、接地電位に結合する。言い
換えれば、ネットワーク６０の第２端子６５を接地す
る。
【００２２】加えて、第２導電材料層３９は通路６８を
塞ぎ、これによって螺旋状インダクタ６１の第１端子を
コンデンサ６２の第１プレート５９に電気的に接続す
る。螺旋状インダクタ６１の第１端子をコンデンサ６２
の第１プレート５９に接続することによって、図７に示
したネットワーク６０の第１端子６４に等価な回路を形
成する。
【００２３】第１１図は平行板コンデンサ７２に接続さ
れたインダクタ７１を備えた、従来技術のインダクタ−
コンデンサ・ネットワーク７０の回路図を示す。ネット
ワーク７０は、インダクタ７１の第１端子で構成された
第１端子即ちポート７３、平行板コンデンサ７２の第１
プレートをインダクタ７１の第２端子に接続するノード
に形成された第２端子即ちポート７４、および平行板コ
ンデンサ７２の第２プレートで形成された第３端子即ち
ポート７５を有する。第３端子７５は、接地電位に結合
されている。
【００２４】本発明にしたがって処理された半導体ダイ
７８の（図１３の切断線１２−１２に沿って描いた）高
倍率拡大断面図を図１２に示す。半導体ダイ７８は、第
１受動回路素子領域１４と、これに包囲された第２受動
回路素子領域１５とを有し、例えば、ガリウム砒素、シ
リコン、ゲルマニウム等のような半導体基板で構成され
ている。半導体ダイ７８は、半導体基板２９上のフィー
ルド酸化物層２７、第１導電材料層３０、誘電体材料層
３６、および通路３７を有する。この場合、半導体基板
２９、フィールド酸化物層２７、導電材料層３０、誘電
体材料層３６、および通路３７は、図３および図４を参
照して論じたものと同一である。
【００２５】更に図１２を参照すると、第２導電材料層
３９が、誘電体材料層３６と電気相互接続部３３の端部
３４との上に形成されている。第２導電材料層３９は、
例えば、約２．５ミクロンの厚さを有する。第２導電材
料層３９は通路３７を塞ぎ、この場合、通路３７はコン
デンサ７２の第１プレート３２をインダクタ７１の第２
端子と電気的に接続するための手段を形成する。第２導
電材料層３９をパターニングして、螺旋状インダクタ７
１、平行板コンデンサ７０の第２プレート、およびネッ
トワーク７０の第１端子７４を形成する。
【００２６】次に図１３を参照すると、当業者には公知
の技術を用いて導電材料層３９をパターニングした後
の、導電材料層３９の平面図が示されている。この平面
図は、螺旋状インダクタ７１と平行板コンデンサ７２
（図１１）の第２プレート７６とを示している。一実施
例では、第２プレート７６はギャップ７７を有する開環
構造であり、このギャップを貫通してネットワーク７０
の第１端子７４が延在している。したがって、第１プレ
ート３２および第２プレート７６は、それらの間に誘電
体材料層３６を有し、平行板コンデンサ７２（図１１）
を形成する。更に、第２プレート７６は、螺旋状インダ
クタ７１とは電気的に絶縁されている第２導電材料層３
９の一部によって形成された、導電面の一部である。図
１１のネットワーク７０にしたがって、第２プレート７
６、したがって導電面を接地電位に結合する。平行板コ
ンデンサ７２の第２プレート７６はギャップ７７を有す
るものとして示されているが、第１プレート７６はギャ
ップ７７を有さない閉環構造でもよいことは理解されよ
う。
【００２７】図１４は、導電材料層３９の平面図であ
り、ここでは、導電材料層３９は既にパターニングされ
たものである。この平面図は、円形平面螺旋状インダク
タ８１と、平行板コンデンサの第１プレート８３とを示
している。より具体的には、平面螺旋状インダクタ８１
は、円形の螺旋状インダクタである。第１プレート８３
は矩形形状を有するものとして示されているが、第１プ
レート８３および第２プレート（図示せず）は、円形ま
たは多角形でもよいことは、当業者には理解できよう。
【００２８】図１５は導電材料層３９の平面図を示し、
ここでは、平面螺旋状インダクタ９１が八角形となるよ
うに、導電材料層３９をパターニングする。言い換えれ
ば、螺旋状インダクタ９１は八角形螺旋状インダクタで
ある。第２導電材料層３９を更にパターニングして、平
行板コンデンサ（図示せず）の第１プレート９３を形成
する。図１４の第１プレート８３と同様、第１プレート
９３は円形または八角形のような多角形を有してもよ
い。
【００２９】以上、全く新しい構造およびインダクタ−
コンデンサ・ネットワークを有する集積回路を形成する
ための方法が説明された。このインダクタ−コンデンサ
・ネットワークは、誘電体材料層によって分離された２
層の導電材料層で形成された受動回路構造である。第２
導電材料層は、第１受動回路素子領域１４と、これに包
囲された第２受動回路素子領域１５とを有し、第２受動
回路素子領域１５は第１端子と第２端子とを有する。更
に、第１受動回路素子領域１４は、第２受動回路素子領
域１５および第１導電材料層と共動して、受動電気ネッ
トワークを形成する。
【００３０】一実施例では、第２受動回路素子領域は平
面螺旋状インダクタを備えると共に、第２受動回路素子
領域はコンデンサを形成する２つの並列環状構造を備え
ている。螺旋状インダクタをコンデンサとして機能する
２つの平行環構造内に配置することにより、コンデンサ
を半導体基板(solid plate)で形成しインダクタをこれ
ら半導体基板の横に配置する従来方法よりも、用いる半
導体ダイ面積が少なくて済む、インダクタ−コンデンサ
・ネットワークを実現する手段が設けられる。本発明の
インダクタ−コンデンサ・ネットワークは平面螺旋状イ
ンダクタを含むが、インダクタ−コンデンサ・ネットワ
ークは比較的平坦な構造である。言い換えれば、このイ
ンダクタ−コンデンサ構造の厚さ（約３０ミクロン）
は、半導体基板とフィールド酸化物層とを組み合せた厚
さ（約６２６ミクロン）に比較して薄く、したがってイ
ンダクタ−コンデンサ構造は本質的に平坦なものであ
る。
【００３１】当業者であれば承知のように、螺旋状イン
ダクタは、第１または第２導電材料層のいずれにも形成
することができる。更に、平行板コンデンサのいずれの
プレートを接地電位に設定してもよく、また導電層とし
て機能することもできる。
【図面の簡単な説明】
【図１】従来技術の２端子ネットワークを示す回路図。
【図２】本発明の第１実施例にしたがって処理された半
導体ダイの、図４の２−２切断線に沿って描いた拡大断
面図。
【図３】中間処理ステップ中における図２の半導体ダイ
の一部の平面図。
【図４】図２の半導体ダイの一部の平面図。
【図５】従来技術によるインダクタ−コンデンサ・ネッ
トワークを示す回路図。
【図６】本発明の第２実施例による図５のネットワーク
の形成に用いられる半導体ダイの一実施例の部分平面
図。
【図７】別の従来技術によるインダクタ−コンデンサネ
ットワークを示す回路図。
【図８】本発明の第３実施例にしたがって処理された別
の半導体ダイの、図１０の８−８切断線に沿って描いた
拡大断面図。
【図９】中間処理ステップ中における図８の半導体ダイ
の一部の平面図。
【図１０】図８の半導体ダイの一部の平面図。
【図１１】更に別の従来技術によるインダクタ−コンデ
ンサ・ネットワークを示す回路図。
【図１２】本発明の第４実施例にしたがって処理された
更に別の半導体ダイの、図１３の切断線１２−１２に沿
って描いた拡大断面図。
【図１３】図１２の半導体ダイの処理における一ステッ
プを示す平面図。
【図１４】本発明の第５実施例による円形に形成された
螺旋状インダクタの平面図。
【図１５】本発明の第６実施例による八角形に形成され
た螺旋状インダクタの平面図。
【符号の説明】
１４ 第１受動回路素子領域 １５ 第２受動回路素子領域 ２０，５０，７０ ２端子受動回路ネットワーク ２１，５１，６１，７１ インダクタ ２２，５２，６２，７２ 平行板コンデンサ ２８，６８，７８ 半導体ダイ ２７ フィールド酸化物の選択層 ２９ 半導体基板 ３０ 第１導電材料層 ３２ 閉環構造 ３３ 電気相互接続部 ３９ 第２導電材料層 ３７ 通路 ４３ 導電面
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8832−4Ｍ Ｈ０１Ｌ 27/04 Ｃ (72)発明者 ハウワード・ダブリュ・パターソン アメリカ合衆国アリゾナ州フェニックス、 サウス・28番・プレイス15809

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】第１導電材料（３０）；第１領域（１４）
    と第２領域（１５）とから成り、前記第１領域（１４）
    が実質的に前記第２領域（１５）を包囲する第２導電材
    料（３９）；および前記第１導電材料（３０）と前記第
    ２導電材料（３９）との間に形成された誘電体材料（３
    ６）；から成ることを特徴とする集積回路。
  2. 【請求項２】第１（３２，５９）および第２（４２，５
    ６，６６，７６）導電層から成り、それらの間に配置さ
    れる誘電体層（３６）を有するコンデンサ（２２，５
    ０，６２，７２）；および前記誘電体層（３６）上に形
    成され、前記第２導電層（４２，５６，６６，７６）に
    よって実質的に包囲されているインダクタ（２１，５
    １，６１，７１，８１）；から成ることを特徴とする集
    積回路。
  3. 【請求項３】集積回路を形成する方法であって：第２導
    電材料層（３０）を形成するステップ；前記第１導電材
    料層（３０）の一部を誘電体材料層（３６）で被覆する
    ステップ；および前記誘電体材料層（３６）上に第２導
    電材料層（３９）を形成するステップであって、前記第
    ２導電材料層は、第１領域（１４）が第２領域（１５）
    を実質的に包囲し、前記第２領域（１５）の一部が前記
    第１導電材料層（３０）に電気的に結合されるパターン
    を有する、第２導電材料層を形成するステップ；から成
    ることを特徴とする方法。
JP6229007A 1993-09-03 1994-08-31 集積回路および形成方法 Pending JPH0786523A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/115,833 US5416356A (en) 1993-09-03 1993-09-03 Integrated circuit having passive circuit elements
US115833 1993-09-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003141664A Division JP4485145B2 (ja) 1993-09-03 2003-05-20 集積回路

Publications (1)

Publication Number Publication Date
JPH0786523A true JPH0786523A (ja) 1995-03-31

Family

ID=22363667

Family Applications (2)

Application Number Title Priority Date Filing Date
JP6229007A Pending JPH0786523A (ja) 1993-09-03 1994-08-31 集積回路および形成方法
JP2003141664A Expired - Lifetime JP4485145B2 (ja) 1993-09-03 2003-05-20 集積回路

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2003141664A Expired - Lifetime JP4485145B2 (ja) 1993-09-03 2003-05-20 集積回路

Country Status (3)

Country Link
US (2) US5416356A (ja)
JP (2) JPH0786523A (ja)
CN (1) CN1040380C (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0741413A2 (en) * 1995-05-01 1996-11-06 Motorola, Inc. Monolithic high frequency integrated circuit structure and method of manufacturing the same
JP2001044778A (ja) * 1999-07-27 2001-02-16 Fuji Electric Co Ltd 複合電子部品
JP2007526642A (ja) * 2004-03-03 2007-09-13 テレフオンアクチーボラゲット エル エム エリクソン（パブル） Ｖｃｏ結合を低減する方法およびインダクタのレイアウト
JP2009081463A (ja) * 2005-07-27 2009-04-16 Seiko Epson Corp 半導体装置、及び発振器
WO2009139372A1 (ja) * 2008-05-14 2009-11-19 学校法人 慶應義塾 インダクタ素子、集積回路装置、及び、三次元実装回路装置
JP2010153178A (ja) * 2008-12-25 2010-07-08 Shizuki Electric Co Inc 誘導加熱用ｌｃモジュール
US8872609B2 (en) 2009-02-25 2014-10-28 Keio University Inductor element and integrated circuit device
US10320356B2 (en) 2015-10-16 2019-06-11 Murata Manufacturing Co., Ltd. LC composite electronic component, and mounting structure for LC composite electronic component
JP2019096912A (ja) * 2012-09-13 2019-06-20 株式会社半導体エネルギー研究所 電子機器
JP2021174803A (ja) * 2020-04-20 2021-11-01 株式会社村田製作所 集積受動部品

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745468A (ja) * 1993-06-29 1995-02-14 Murata Mfg Co Ltd セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements
GB2290913B (en) * 1994-06-30 1998-03-11 Plessey Semiconductors Ltd Multi-chip module inductor structure
US5541442A (en) * 1994-08-31 1996-07-30 International Business Machines Corporation Integrated compact capacitor-resistor/inductor configuration
DE4432727C1 (de) * 1994-09-14 1996-03-14 Siemens Ag Integrierte Schaltungsstruktur mit einem aktiven Mikrowellenbauelement und mindestens einem passiven Bauelement
US5849355A (en) * 1996-09-18 1998-12-15 Alliedsignal Inc. Electroless copper plating
US6563192B1 (en) 1995-12-22 2003-05-13 Micron Technology, Inc. Semiconductor die with integral decoupling capacitor
US6285070B1 (en) * 1995-12-22 2001-09-04 Micron Technology, Inc. Method of forming semiconductor die with integral decoupling capacitor
KR100476920B1 (ko) * 1996-12-30 2005-05-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 기판상에집적화된코일을포함하는장치
US5844299A (en) * 1997-01-31 1998-12-01 National Semiconductor Corporation Integrated inductor
SE516249C2 (sv) 1997-02-19 2001-12-10 Ericsson Telefon Ab L M Flödeskontroll vid switching
DE69737411T2 (de) * 1997-02-28 2007-10-31 Telefonaktiebolaget Lm Ericsson (Publ) Verbesserter q-Induktor mit mehreren Metallisierungsschichten
US5936299A (en) * 1997-03-13 1999-08-10 International Business Machines Corporation Substrate contact for integrated spiral inductors
US5872489A (en) * 1997-04-28 1999-02-16 Rockwell Science Center, Llc Integrated tunable inductance network and method
US5969590A (en) * 1997-08-05 1999-10-19 Applied Micro Circuits Corporation Integrated circuit transformer with inductor-substrate isolation
US6160303A (en) * 1997-08-29 2000-12-12 Texas Instruments Incorporated Monolithic inductor with guard rings
US6326314B1 (en) 1997-09-18 2001-12-04 National Semiconductor Corporation Integrated inductor with filled etch
KR100279753B1 (ko) * 1997-12-03 2001-03-02 정선종 반도체 집적회로 제조공정을 이용한 인덕터 제조방법
US6075427A (en) * 1998-01-23 2000-06-13 Lucent Technologies Inc. MCM with high Q overlapping resonator
DE69840827D1 (de) * 1998-06-30 2009-06-25 Asulab Sa Induktiver Sensor
US6555913B1 (en) * 1998-07-17 2003-04-29 Murata Manufacturing Co., Ltd. Electronic component having a coil conductor with photosensitive conductive paste
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
US6869870B2 (en) * 1998-12-21 2005-03-22 Megic Corporation High performance system-on-chip discrete components using post passivation process
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US8421158B2 (en) * 1998-12-21 2013-04-16 Megica Corporation Chip structure with a passive device and method for forming the same
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US7381642B2 (en) * 2004-09-23 2008-06-03 Megica Corporation Top layers of metal for integrated circuits
US7105420B1 (en) * 1999-10-07 2006-09-12 Chartered Semiconductor Manufacturing Ltd. Method to fabricate horizontal air columns underneath metal inductor
US6404615B1 (en) 2000-02-16 2002-06-11 Intarsia Corporation Thin film capacitors
US6539253B2 (en) 2000-08-26 2003-03-25 Medtronic, Inc. Implantable medical device incorporating integrated circuit notch filters
TW531806B (en) * 2000-10-04 2003-05-11 Infineon Technologies Ag Method for fabricating a micorelectronic circuit having at least one monolithically integrated coil and micorelectonic circuit having at least one monolithically integrated coil
US6486530B1 (en) 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US7372161B2 (en) * 2000-10-18 2008-05-13 Megica Corporation Post passivation interconnection schemes on top of the IC chips
US6567703B1 (en) * 2000-11-08 2003-05-20 Medtronic, Inc. Implantable medical device incorporating miniaturized circuit module
US6362012B1 (en) 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US6373121B1 (en) * 2001-03-23 2002-04-16 United Microelectronics Corp. Silicon chip built-in inductor structure
US7038294B2 (en) * 2001-03-29 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Planar spiral inductor structure with patterned microelectronic structure integral thereto
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US6759275B1 (en) 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) * 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
JP3886413B2 (ja) * 2002-05-17 2007-02-28 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US20030231093A1 (en) * 2002-06-13 2003-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic inductor structure with annular magnetic shielding layer
US7268579B2 (en) * 2002-08-23 2007-09-11 Samsung Electronics Co., Ltd. Semiconductor integrated circuit having on-chip termination
US6798039B1 (en) 2002-10-21 2004-09-28 Integrated Device Technology, Inc. Integrated circuit inductors having high quality factors
US7514359B2 (en) * 2003-01-14 2009-04-07 Alcatel-Lucent Usa Inc. Adhering layers to metals with dielectric adhesive layers
US7319277B2 (en) * 2003-05-08 2008-01-15 Megica Corporation Chip structure with redistribution traces
TWI236763B (en) * 2003-05-27 2005-07-21 Megic Corp High performance system-on-chip inductor using post passivation process
DE60317905T2 (de) * 2003-05-29 2008-11-13 Mitsubishi Denki K.K. Halbleiterbauelement
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips
TWI300575B (en) * 2003-11-18 2008-09-01 Via Tech Inc Coplanar transformer
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
KR100593659B1 (ko) * 2004-07-21 2006-06-28 삼성전자주식회사 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
KR100611072B1 (ko) * 2004-08-11 2006-08-10 삼성전자주식회사 원자층 적층 방법과 이를 이용한 게이트 구조물의 제조방법 및 커패시터의 제조 방법
US7423346B2 (en) * 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7521805B2 (en) * 2004-10-12 2009-04-21 Megica Corp. Post passivation interconnection schemes on top of the IC chips
JP4762531B2 (ja) * 2004-11-30 2011-08-31 太陽誘電株式会社 電子部品及びその製造方法
US8384189B2 (en) 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
TWI330863B (en) 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
CN1901163B (zh) 2005-07-22 2011-04-13 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
JP4907292B2 (ja) * 2005-10-14 2012-03-28 株式会社半導体エネルギー研究所 半導体装置及び前記半導体装置を用いた通信システム
EP1952312B1 (en) * 2005-10-14 2012-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
US20080122029A1 (en) * 2006-11-03 2008-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor utilizing pad metal layer
US8749021B2 (en) * 2006-12-26 2014-06-10 Megit Acquisition Corp. Voltage regulator integrated with semiconductor chip
FR2911992A1 (fr) * 2007-01-30 2008-08-01 St Microelectronics Sa Inductance multiniveaux
CN100511640C (zh) * 2007-03-21 2009-07-08 威盛电子股份有限公司 具有多重导线结构的螺旋电感元件
CN101556860B (zh) * 2008-04-10 2011-10-12 财团法人工业技术研究院 含有电感与电容并联的电路元件
US7935549B2 (en) 2008-12-09 2011-05-03 Renesas Electronics Corporation Seminconductor device
CN102265716B (zh) 2008-12-26 2015-04-01 高通股份有限公司 具有功率管理集成电路的芯片封装和相关技术
US8624353B2 (en) * 2010-12-22 2014-01-07 Stats Chippac, Ltd. Semiconductor device and method of forming integrated passive device over semiconductor die with conductive bridge and fan-out redistribution layer
CN103196958A (zh) * 2013-04-08 2013-07-10 东南大学 一种基于有机基板的无源无线电容式湿度传感器封装结构
US10163779B2 (en) * 2014-06-12 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with guard ring
US10110166B1 (en) * 2017-06-07 2018-10-23 Psemi Corporation LNA with variable gain and switched degeneration inductor
TWI670820B (zh) * 2018-06-12 2019-09-01 世界先進積體電路股份有限公司 半導體結構
US10714410B1 (en) * 2019-01-15 2020-07-14 Vanguard International Semiconductor Corporation Semiconductor structure
CN114866066A (zh) * 2022-05-11 2022-08-05 中国电子科技集团公司第二十六研究所 一种声表面波宽带带阻滤波器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL251302A (ja) * 1959-05-06
JPS4921984B1 (ja) * 1969-05-28 1974-06-05
JPS5338274A (en) * 1976-09-21 1978-04-08 Oki Electric Ind Co Ltd Lc compound circuit
FR2563050B1 (fr) * 1984-04-13 1987-01-16 Thomson Csf Combineur compact de dispositifs semiconducteurs, fonctionnant en hyperfrequences
US4745104A (en) * 1985-04-15 1988-05-17 The Regents Of The University Of California Pseudopterosin and synthetic derivatives thereof
US4801883A (en) * 1986-06-02 1989-01-31 The Regents Of The University Of California Integrated-circuit one-way isolation coupler incorporating one or several carrier-domain magnetometers
JPS63140560A (ja) * 1986-12-02 1988-06-13 Mitsubishi Electric Corp 半導体モノリシツクバイアス給電回路
US4969032A (en) * 1988-07-18 1990-11-06 Motorola Inc. Monolithic microwave integrated circuit having vertically stacked components
US5223735A (en) * 1988-09-30 1993-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same
JPH0389548A (ja) * 1989-08-31 1991-04-15 Fujitsu Ltd 半導体集積回路
US5116776A (en) * 1989-11-30 1992-05-26 Sgs-Thomson Microelectronics, Inc. Method of making a stacked copacitor for dram cell
CA2072277A1 (en) * 1991-07-03 1993-01-04 Nobuo Shiga Inductance element
US5283462A (en) * 1991-11-04 1994-02-01 Motorola, Inc. Integrated distributed inductive-capacitive network
US5177381A (en) * 1991-12-06 1993-01-05 Motorola, Inc. Distributed logarithmic amplifier and method
JP3257813B2 (ja) * 1992-01-30 2002-02-18 テルモ株式会社 光電変換器
US5416356A (en) * 1993-09-03 1995-05-16 Motorola, Inc. Integrated circuit having passive circuit elements

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0741413A2 (en) * 1995-05-01 1996-11-06 Motorola, Inc. Monolithic high frequency integrated circuit structure and method of manufacturing the same
EP0741413A3 (en) * 1995-05-01 1998-12-23 Motorola, Inc. Monolithic high frequency integrated circuit structure and method of manufacturing the same
JP2001044778A (ja) * 1999-07-27 2001-02-16 Fuji Electric Co Ltd 複合電子部品
JP2007526642A (ja) * 2004-03-03 2007-09-13 テレフオンアクチーボラゲット エル エム エリクソン（パブル） Ｖｃｏ結合を低減する方法およびインダクタのレイアウト
JP2009081463A (ja) * 2005-07-27 2009-04-16 Seiko Epson Corp 半導体装置、及び発振器
JP2009277842A (ja) * 2008-05-14 2009-11-26 Keio Gijuku インダクタ素子、集積回路装置、及び、三次元実装回路装置
WO2009139372A1 (ja) * 2008-05-14 2009-11-19 学校法人 慶應義塾 インダクタ素子、集積回路装置、及び、三次元実装回路装置
US8704627B2 (en) 2008-05-14 2014-04-22 Keio University Inductor element, integrated circuit device, and three-dimensional circuit device
JP2010153178A (ja) * 2008-12-25 2010-07-08 Shizuki Electric Co Inc 誘導加熱用ｌｃモジュール
US8872609B2 (en) 2009-02-25 2014-10-28 Keio University Inductor element and integrated circuit device
JP2019096912A (ja) * 2012-09-13 2019-06-20 株式会社半導体エネルギー研究所 電子機器
US10320356B2 (en) 2015-10-16 2019-06-11 Murata Manufacturing Co., Ltd. LC composite electronic component, and mounting structure for LC composite electronic component
JP2021174803A (ja) * 2020-04-20 2021-11-01 株式会社村田製作所 集積受動部品

Also Published As

Publication number Publication date
US5416356A (en) 1995-05-16
CN1040380C (zh) 1998-10-21
CN1109202A (zh) 1995-09-27
US5481131A (en) 1996-01-02
JP4485145B2 (ja) 2010-06-16
JP2004031936A (ja) 2004-01-29

Similar Documents

Publication Publication Date Title
JPH0786523A (ja) 集積回路および形成方法
US5939766A (en) High quality capacitor for sub-micrometer integrated circuits
US5478773A (en) Method of making an electronic device having an integrated inductor
US5272101A (en) Electrically programmable antifuse and fabrication processes
EP0700091B1 (en) Integrated compact capacitor-resistor/inductor configuration
US6943452B2 (en) Coaxial wiring within SOI semiconductor, PCB to system for high speed operation and signal quality
US5900668A (en) Low capacitance interconnection
JP2971280B2 (ja) キャパシタとその製造方法
US6027980A (en) Method of forming a decoupling capacitor
JPH05274993A (ja) 電気的にプログラム可能なアンチヒューズ素子
TWI278983B (en) A device and method for providing shielding in radio frequency integrated circuits to reduce noise coupling
JPH03179763A (ja) アンチヒューズ構造とそれを形成する方法
KR20010082647A (ko) 집적 회로에 사용하기 위한 서로 맞물린 커패시터 구조체
JPH06283665A (ja) 自己保護型デカップリング・コンデンサ
KR100742023B1 (ko) 반도체 소자 및 그 제조 방법
US5915188A (en) Integrated inductor and capacitor on a substrate and method for fabricating same
KR100890716B1 (ko) 반도체 부품을 제조하는 방법 및 그 반도체 부품
EP0495974A1 (en) Trench conductors and crossover architecture
US5731747A (en) Electronic component having a thin-film structure with passive elements
US6284619B1 (en) Integration scheme for multilevel metallization structures
TW200539200A (en) Topographically elevated microelectronic capacitor structure
US11574880B2 (en) Electronic device with an integral filtering component
JPH04291944A (ja) 半導体装置
JPH04268758A (ja) ジョセフソン集積回路の製造方法
JPS63133652A (ja) 容量性結合による電気的干渉を抑制する構造及び方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040927