JPH04291944A

JPH04291944A - 半導体装置

Info

Publication number: JPH04291944A
Application number: JP5746791A
Authority: JP
Inventors: Koichi Hashimoto; 浩一橋本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-03-20
Filing date: 1991-03-20
Publication date: 1992-10-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、絶縁ゲート型電界効果トランジスタに繋が
る多層配線構造を備えた半導体装置に関する。

【０００２】ＬＳＩの微細化に伴ってパターン転写精度
を向上させる必要があるために、配線等を加工・形成す
るエッチング方法としてＲＩＥ（ｒｅａｃｔｉｖｅ　ｉ
ｏｎ　ｅｔｃｈｉｎｇ）　法等の異方性ドライエッチン
グが多用されている。

【０００３】また、エッチングマスクとして使用したレ
ジストを除去する場合に、酸素を主とするプラズマを用
いるプラズマアッシング法が多用されている。

【０００４】これらはイオンやプラズマを利用している
が、半導体集積回路の製造工程においては他にもイオン
注入やスパッタエッチング等、多くのプラズマプロセス
、イオンプロセスを経ることになる。

【０００５】

【従来の技術】図１６（Ａ），（Ｂ）　は、半導体装置
におけるＭＯＳトランジスタＴｒ及びその周辺の配線層
の平面構造及び断面図を示すもので、ゲート電極ａの両
側の半導体層ｂにはソース、ドレイン用の不純物拡散層
ｃが形成され、また、ゲート電極ａの上には、層間絶縁
膜ｅのコンタクトホールｆを通して第１の配線層ｄが接
続され、さらに第１の配線層ｄの上には、層間絶縁膜ｈ
のコンタクトホールｉを通して第２の配線層ｇが接続さ
れている。

【０００６】このように配線層ｄ、ｇを多層構造にして
いるのは、回路形成に必要な配線を流れる電流、配線抵
抗による電圧降下の許容量や、配線の浮遊容量と抵抗に
よる信号遅延、過渡特性の回路設計的な要求を満たしつ
つ、複雑な回路の配線をトポロジー的に形成するためで
あり、あるいはＡＳＩＣのような短手番品の配線を自動
化するためである。

【０００７】

【発明が解決しようとする課題】ところで、ＬＳＩの高
集積化にともなってＭＯＳトランジスタＴｒは微細化さ
れてきており、ゲート電極ａと半導体層ｂの間に設けら
れるのゲート絶縁膜ｊも比例縮小的に薄くなっている。

【０００８】このため、図１６（Ｂ）　に示すように、
面積が大きい第２の配線層ｇの上に例えばプラズマＣＶ
Ｄ法によって絶縁膜ｋを形成すると、プラズマによる電
荷が配線層ｄ、ｇ及びゲート電極ａを伝達してゲート絶
縁膜ｊに到達し、これにより加わる電気的ストレスによ
って薄いゲート絶縁膜ｊが劣化したり、最悪の場合には
破壊することがある。

【０００９】また、第２の配線層ｇをパターニングする
際に図１６（Ｃ）　に示すように、エッチング後に酸素
プラズマを用いたアッシングによりレジストｎを除去す
ると、イオンのもつ電荷がその下の第１の配線層ｄを通
ってゲート電極ａに到達し、薄いゲート絶縁膜ｊに劣化
や絶縁破壊を生じさせる原因となる。

【００１０】さらに、その第２の配線層ｇが、図１７に
示すような最上層の配線パッドｌに該当する場合には、
配線パッドｌの上にＣＶＤ法等によりパッシベーション
膜ｍが形成されるが、この膜の形成の際に、面積の大き
な配線パッドｌがプラズマやイオンを受けるため、その
下の配線層を介して多量の電荷がゲート電極に移動する
ことになる。

【００１１】このような問題は、膜の形成やアッシング
の際に生じるだけでなく、配線導体パターンのエッチン
グやパッシベーション膜にボンディング窓を開口する工
程等にも発生し、電気的ストレスは、アンテナ比（ゲー
ト電極に導通する配線導体の面積／ゲート電極の面積）
が大きくなるほど強くなることがわかってきた。

【００１２】これに対して、プラズマやイオンの発生量
を少なくして電気的ストレスを低減することもある程度
可能であるが、パターン形状の悪化、エッチング残渣又
はアッシング残渣が生じるといった不都合がある。

【００１３】本発明はこのような問題に鑑みてなされた
ものであって、半導体装置の形成工程においてゲート絶
縁膜を良好な状態に保持できる配線構造を有する半導体
装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記した課題は、図１に
例示するように、ゲート電極６に連絡する配線層１４を
有し、該配線層１４は、該ゲート電極６に連絡する端部
近傍にて分割されるとともに、各分割領域の相互が該分
割領域よりも上層に形成されている短絡用配線層１７を
介して接続されてなる絶縁ゲート型電界効果トランジス
タを備えたことを特徴とする半導体装置によって達成す
る。

【００１５】または、前記ゲート電極６と前記配線層１
４は、該配線層１４とは異なる配線層１０を介して接続
されてなることを特徴とする前記半導体装置によって達
成する。

【００１６】または、図８、１１に例示するように、最
上層に形成された配線層３４であって、ゲート電極６に
連絡するとともに、一端に外部回路接続用のパッド３１
が形成された配線層３４を有し、該配線層３４は、該パ
ッド３１の近傍にて分割されるとともに、各分割領域の
相互が短絡用配線層３６にて上から接続されてなる絶縁
ゲート型電界効果トランジスタを備えたことを特徴とす
る半導体装置によって達成する。

【００１７】または、図３（ｆ）　、図１１（ｂ）　に
例示するように、前記配線層１４，３４は、隣接する複
数の溝により複数箇所にて分割され、該複数の溝に跨が
って該溝を被覆する絶縁膜１５と、該絶縁膜１５を被覆
するとともに、分割領域の相互を上から接続する短絡用
配線層１７，３６とを有することを特徴とする前記半導
体装置によって達成する。

【００１８】または、図１５に例示するように、複数の
前記配線層１４，３４が互いに平行に形成されてなり、
各配線層１４，３４は、その分割箇所が互いに隣接しな
いように各々分割されていることを特徴とする前記半導
体装置により達成する。

【００１９】

【作　　用】第１の発明によれば、分割された配線層１
４を、その上の層に形成される短絡用配線層１７によっ
て接続するようにしているために、その配線層１４のう
ちアンテナ比に寄与する領域はゲート電極６に繋がって
いる部分だけとなり、この層におけるプラズマ／イオン
処理の際にゲート電極６に入り込む電荷量は少なくなり
、ゲート絶縁膜５の劣化や絶縁破壊は抑制される。

【００２０】この場合、配線層１４の上に形成する短絡
用配線層１７は、分割された配線層１４を繋ぐだけであ
って、その面積を狭くしてアンテナ比を小さくすること
が可能になり、その面上におけるプラズマ／イオン処理
による影響は少なくできることが重要である。

【００２１】また、第２の発明によれば、複数の配線層
１４を介してゲート電極６と所定の配線層とを接続する
ようにしているために、アンテナ比がさらに小さくなる
。

【００２２】また、第３の発明によれば、パッド３１に
接続される最上層の配線層１７を分割しているために、
広い面積のパッド３１によるアンテナ比は小さくなって
、プラズマ／イオン処理によるゲート絶縁膜５の劣化、
絶縁破壊は抑制される。

【００２３】また、第４の発明によれば、配線層１４を
複数に分割し、その上層に設けた短絡用配線１７によっ
て接続するようにしているために、複数のトランジスタ
に繋がる配線層を形成する場合に、各トランジスタのア
ンテナ比は小さくなる。

【００２４】第５の発明によれば、平行に形成された配
線層の分割領域が隣接しないようにしているために、短
絡配線相互の間隔を広くとれることになり、平行配線層
の間隔を広げる必要はなくなる。

【００２５】

【実施例】（ａ）本発明の第１の実施例の説明図１は、
本発明の第１の実施例を示す平面図、図４（ｉ）　は、
そのＡ−Ａ線断面図である。

【００２６】図において符号１は、フィールド酸化膜２
に囲まれた一導電型半導体基板３の活性領域（素子形成
領域）４に形成されたＭＯＳトランジスタで、このＭＯ
Ｓトランジスタ１は、半導体基板３の上にゲート絶縁膜
５を介して形成されたゲート電極６と、その両側に形成
されたソース／ドレイン用の反対導電型不純物拡散層７
、８とから構成されている。

【００２７】そして、ＳｉＯ２等の層間絶縁膜９に覆わ
れた２つのＭＯＳトランジスタ１のゲート電極６の接続
領域には、その層間絶縁膜９上の第一の配線層１０が第
一のコンタクトホール１１を通して接続されている。

【００２８】１２は、第一の配線層１０の上に形成され
たＳｉＯ２等よりなる第二の層間絶縁膜で、この上には
、第二のコンタクトホール１３を通して第一の配線層１
０と接続する第二の配線層１４が形成され、この第二の
配線層１４は第二のコンタクトホール１３の近傍で分割
されている。

【００２９】１５は、第二の配線層１２を覆う第三の層
間絶縁膜で、この層間絶縁膜１５には、分割された第二
の配線層１４の各領域１４ａ、１４ｂを個々に露出する
第三、四のコンタクトホール１６ａ、１６ｂが形成され
、これらのコンタクトホール１６ａ、１６ｂには第三の
層間絶縁膜１５の上を通る短絡用配線層１７が形成され
ており、この短絡用配線層１７によって第二の配線層１
４の分割された領域１４ａ、１４ｂを導通するように構
成されている。

【００３０】次に、上記した実施例の作用を、形成工程
とともに説明する。

【００３１】まず、図２（ａ）　に示すように、フィー
ルド酸化膜２に囲まれた半導体基板３の活性領域４の上
にゲート絶縁膜５を介してゲート電極６を形成した後に
、ゲート電極６の両脇にイオン注入法を用いて不純物拡
散層７、８を形成する。この上に、ＳｉＯ２、ＰＳＧ等
よりなる第一の層間絶縁膜９を形成し、ついで、ゲート
電極６の上の領域にフォトリソグラフィー法により第一
のコンタクトホール１１を形成する。

【００３２】さらに、不純物を含む多結晶シリコン膜を
積層してこれをフォトリソグラフィー法によりパターニ
ングし、これにより第一のコンタクトホール１１内を通
る第一の配線層１０を形成する。なお、多結晶シリコン
膜のかわりにポリサイド膜、アルミニウム合金膜などで
もよい。

【００３３】この後に、第二の層間絶縁膜１２を積層し
、そのうちの第一の配線層１０の上に第二のコンタクト
ホール１３を形成し、ついで、蒸着法によってアルミニ
ウム膜１８を全体に積層する。

【００３４】次に、図２（ｂ）　に示すように、フォト
レジスト１９を塗布してこれを露光、現像し、第二のコ
ンタクトホール１３の周りを囲む環状の窓２０を形成す
る。

【００３５】この後に、窓２０から露出したアルミニウ
ム膜１８を反応性イオンエッチング（ＲＩＥ）法により
除去して平面環状の溝２１を形成すると（図２（ｃ））
、第二のコンタクトホール１３内及びその周辺にあるア
ルミニウム膜１８はその溝２１によって他の領域から絶
縁分離された状態となる。この場合、窓２０を通してア
ルミニウム膜１８が受けるイオンは僅かであり、ゲート
電極６に到る電荷は少ない。

【００３６】続いて、フォトレジスト１９を酸素プラズ
マによって灰化すると、アルミニウム膜１８がプラズマ
に曝されることになるが、第二のコンタクトホール１３
周辺のアルミニウム膜１８は環状の溝２１により他の領
域から分離し、アンテナ比が小さくなっているために、
ここから入る電荷の量も少なく、ゲート電極６の電荷量
は僅かである。

【００３７】次に、再びフォトレジスト２２を塗布して
これを露光、現像し、第二のコンタクトホール１３及び
その周辺を含む配線領域をフォトレジスト２２によって
覆うとともに、その他の領域を露出させる（図３（ｄ）
）。

【００３８】この後に、フォトレジスト２２から露出し
たアルミニウム膜１８を、ＲＩＥ法やプラズマエッチン
グ法により除去するが、第二のコンタクトホール１３に
接続するアルミニウム膜１８のアンテナ比が小さいため
、そのイオンやプラズマによってコンタクトホール１３
に侵入する電荷量は少なく、ゲート絶縁膜５の劣化は殆
ど生じない。

【００３９】これによりパターニングされたアルミニウ
ム膜１８は第三の配線層１４として使用される。この配
線層１４は、溝２１により複数に分割されて未完成の状
態となっているが、アンテナ比は小さくなる（図３（ｅ
））。

【００４０】したがって、フォトレジスト２２を酸素プ
ラズマにより灰化したり、或いは、プラズマＣＶＤ法に
よって第三の配線層１４の上にＳｉＯ２等よりなる第三
の層間絶縁膜１５を積層する際に、プラズマによるゲー
ト絶縁膜５の劣化は防止される。

【００４１】次に、第二のコンタクトホール１３と同様
な形成方法によって、第三の層間絶縁膜１５に第三、四
のコンタクトーホール１６ａ、１６ｂを形成する。これ
らのコンタクトホール１６ａ、１６ｂの形成位置は、第
三の配線層１４の分離された各領域１４ａ、１４ｂの上
とする。

【００４２】これに続いて、蒸着法によって第二のアル
ミニウム膜２３を全体に形成した後に、この上にフォト
レジスト２４を塗布して、これを露光、現像し、隣設す
る２つの第三、四のコンタクトホール１６ａ、１６ｂを
含む領域の周囲に環状の窓２５を形成する（図４（ｇ）
）。

【００４３】そして、その窓２５から露出した第二のア
ルミニウム膜２３をＲＩＥ法等によりエッチングして環
状の溝２６を形成するが、この場合のアルミニウム２３
に照射されるイオンの量は少ない。

【００４４】ついで、フォトレジスト２４を酸素プラズ
マにより灰化するが、この工程においても、コンタクト
ホール１６ａ、１６ｂに繋がる第二のアルミニウム膜２
３の面積は狭く、アンテナ比が小さくなる。

【００４５】この後に、図４（ｈ）　に示すように、環
状の溝２６に囲まれた領域だけを新たなフォトレジスト
２７により覆い、その他の領域をＲＩＥ法等によりエッ
チングして除去し、残存したアルミニウム膜２３を短絡
用配線層１７として用いる。　　この結果、分割された
第二の配線層１４ａ、１４ｂは、短絡用配線層１７によ
り導通されて完成されたことになり、また、ゲート電極
６は第一の配線層１０を介して第二の配線層１７の全域
と導通状態になる。

【００４６】この後に、プラズマＣＶＤ法により絶縁膜
を形成しても、短絡用配線層１７の面積は小さいために
アンテナ比は小さく、プラズマに曝される量は少ない。

【００４７】（ｂ）本発明の第２実施例の説明第１実施
例と同じ構造の装置を形成する場合に、異なる工程を経
ることもでき、次にその実施例を説明する。

【００４８】第１実施例の工程では、第一及び第二のア
ルミニウム膜に、それぞれ環状の溝２１、２６を一旦形
成してその後それぞれ第三の配線層１４と短絡用配線層
１７のパターンに加工する方法をとったが、各１回のパ
ターニングで配線層ないし短絡用配線層のパターンを形
成するようにしてもよい。

【００４９】即ち、まず前記形成工程と同様にして図６
（ａ）　に示すように、第一のアルミニウム膜１８を全
体に積層したものを形成する。

【００５０】次に、図６（ｂ）　に示すように、フォト
レジスト１２２を塗布してこれを露光、現像し、間隙１
２３で分離された配線領域をフォトレジスト１２２によ
って覆うとともに、その他の領域を露出させる。

【００５１】この後に、フォトレジスト１２２から露出
したアルミニウム膜１８をＲＩＥ法やプラズマエッチン
グ法により除去するが、露出部分が受けるイオンやプラ
ズマの電荷が膜１８を通じてウェハ周辺部へ逃げるため
、その影響は小さい。

【００５２】次に、図６（ｃ）　に示すように、アッシ
ングによってフォトレジスト１２２を除去する。このア
ッシング以降は前記工程と同様にしてゲート酸化膜５の
劣化は防止される。

【００５３】つづいて、前記形成工程と同様にして図７
（ｄ）　に示すように、層間絶縁膜１５及びコンタクト
ホール１６ａ，１６ｂを形成する。

【００５４】次に、図７（ｅ）　に示すように、第二の
アルミニウム膜２３を全体に形成後、フォトレジスト１
２７を塗布、露光、現像し、複数のコンタクトホール１
６ａ，１６ｂを一体的に覆う短絡配線用レジストパター
ンを形成する。

【００５５】この後に、アルミニウム膜２３をエッチン
グするが、アルミニウム膜１８のエッチングの際と同様
に、その影響は小さい。

【００５６】次に、図７（ｆ）　に示すように、アッシ
ングによってフォトレジスト１２７を除去する。

【００５７】なお、第１、第２の実施例では第二の配線
層１４をコンタクトホール１３の近傍の一箇所だけ分離
する場合について説明したが、図７に示すように所望の
領域で複数に分離して、分割された配線層２７の各領域
２７ｃ、２７ｄ、２７ｅを、その上の複数の短絡用配線
層１７ａ、１７ｂ、１７ｃにより導通させることもでき
る。

【００５８】これにより、アンテナ比を充分に小さくで
き、かつ集積度を犠牲にすることがなくなる。

【００５９】（ｃ）本発明の第３実施例の説明上記した
実施例は層間絶縁膜の上に形成する配線層を複数に分割
する場合について説明したが、その分割を最上層の配線
層に適用することもでき、次にこの実施例について説明
する。

【００６０】図８は、本発明の第２実施例装置を示す平
面図であり、図１０（ｇ）　はそのＢ−Ｂ線断面図であ
る。

【００６１】図において符号３１は、半導体基板３２を
覆う絶縁膜３３の上に形成された配線パッドである。

【００６２】３４は、絶縁膜３３の上に配置された配線
層で、この配線層３４は配線パッド３１の近傍で複数に
分離されており、その一部の領域は配線パッド３１と一
体となっている。そして、分割された配線層３４の各領
域は、配線パッド３１及び配線層３４を覆う保護膜３５
の上の短絡用配線層３６によって導通されている。

【００６３】なお、符号３７は、配線パッド３１の上の
保護膜３５に形成された開口部、３８は、開口部３７か
ら露出した配線パッド３１を覆う導電膜を示している。

【００６４】次に、この実施例の作用を製造工程ととも
に説明する。

【００６５】図９、１０は、本発明の第２実施例装置の
製造工程を示す断面図である。

【００６６】まず、図９（ａ）　に示すように、絶縁膜
３３の上に蒸着法によりアルミニウム膜４０を積層した
後に、フォトレジスト４１を塗布してからこれを露光・
現像し、パッド形成領域及びこれと一体化する配線層形
成領域を覆うとともに、配線層形成領域の一部を露出す
る窓４３を形成する。

【００６７】次に、フォトレジスト４１から露出したア
ルミニウム膜４０を燐酸含有液によりウェットエッチン
グすると、配線パッド３１とこれに繋がる配線層３４の
パターンが形成される。この場合の配線層３４は、窓４
３から露出した領域において切断され、切断用溝４４が
形成されることになる（図９（ｂ））。

【００６８】この後に、フォトレジスト４１を溶剤によ
り除去した後に、図９（ｃ）　に示すように、ＳｉＯ２
等よりなる保護膜３５をプラズマＣＶＤ法により全体に
積層する。この場合、配線パッド３１は面積が大きく、
プラズマに曝される量は多くなるが、これに接続された
配線層３４は切断用溝４４によって電気的に遮断される
ために、アンテナ比が小さくなって内部回路に影響を与
えることはない。

【００６９】次に、図９（ｄ）　に示すように、フォト
レジスト４５を塗布してこれを露光、現像し、配線パッ
ド３１と配線層３４の切断用溝４４周辺を露出する窓４
６、４７を形成する。そして、窓４６、４７から露出し
た保護膜３５をＲＩＥ法、プラズマエッチング法等によ
って除去し、窓４５、４６の下に開口部３７　、３９を
形成した後に、フォトレジスト４４を酸素プラズマによ
り灰化する（図１０（ｅ））。

【００７０】ここで配線パッド３１はエッチングの際に
イオンやプラズマに曝され、また、レジスト灰化の際に
酸素プラズマに曝されるが、配線層３４の切断用溝４４
によってアンテナ比が小さくなり、内部回路への電荷の
侵入が阻止される。

【００７１】次に、第二のアルミニウム膜４８を蒸着法
により形成した後に、フォトレジスト４９を塗布し、こ
れを露光・現像して２つの開口部３７、３９を覆う（図
１０（ｆ））。ついで、露出した領域のアルミニウム膜
４８をウェットエッチング法により除去した後に、フォ
トレジスト４９を溶剤により除去する。

【００７２】これにより、図１０（ｇ）　に示すように
、配線層３４の切断用溝４４の上に残されたアルミニウ
ム膜４７は短絡用配線層３６として使用され、分割され
た配線層３４を短絡用配線層３６によって電気的に接続
する。

【００７３】また、配線パッド３１の上に残存したアル
ミニウム４８を導電膜３８として、この上にワイヤをボ
ンディングする。

【００７４】（ｄ）本発明の第４実施例の説明第３の実
施例では、配線パッド３１に繋がる配線層３４を覆う層
間絶縁膜３５に、配線層３４の分割領域及び周辺を露出
する１つの開口部３９を形成しているが、図＊に示すよ
うに、分割された配線層３４の各領域を個々に露出する
コンタクトホール３９ａ、３９ｂを形成し、その間の切
断用溝４４を跨いで短絡用配線層３６を形成して、分割
された配線層３４を接続してもよい。

【００７５】なお、配線パッド３１を露出する開口部３
７は、短絡用配線層３６を形成し、全体を保護膜１３５
で覆った後に形成することになる。

【００７６】（ｅ）本発明のその他の実施例の説明上記
した実施例では、直線状の配線層を複数に分割した場合
について説明したが、図１２（Ａ）　に示すように、複
数に分岐する領域で配線層５０を切断する場合には、分
岐する領域及びその周辺を露出する１つの開口部５１を
層間絶縁膜（不図示）に形成し、この上に短絡用配線層
５２を形成することもできる。

【００７７】また、図１２（Ｂ）　に示すように、配線
層５０ａの分岐された各領域の上の層間絶縁膜の上に個
々にコンタクトホール５１ａを形成し、これらの上に短
絡用配線層５２ａを形成してもよい。

【００７８】また、上記した実施例では、分岐した配線
層を上から短絡する場合について説明したが、図１３に
示すように、開口部３９ａを形成する場合に配線層３４
の切断用溝４４と大きさを一致させて、その開口部３９
ａ内に形成する短絡用配線層３６を配線層３４の側部に
接触させるようにしてもよい。

【００７９】さらに、第１実施例において、配線層１４
の分割領域を広くすると、配線層３４を覆う層間絶縁膜
１５はその領域で窪むことになり、凹凸発生の原因とな
る。

【００８０】そこで、図１４に示すように、配線層１４
の分割領域に、導電膜１４ｃを絶縁状態で存在させるこ
ともでき、これによれば、導電膜１４ｃによって層間絶
縁膜１５及び短絡用配線層１７が持ち上げられて平坦化
されることになる。この場合の導電膜１４ｃには電流を
流さないようにする。

【００８１】また、上記した実施例では、分割した配線
層１４、３４を短絡用配線層１７、３６により接続する
場合に、配線層１４、３４の上に層間絶縁膜を一層形成
し、この後に溝２１、３９及び短絡用配線層１７、３６
を形成したが、配線層１４、３４の上に絶縁膜を複数層
形成した後に、開口部及び短絡用配線層を形成すること
も可能である。

【００８２】さらに、配線層を同一平面で複数平行に形
成する場合には、図１５（Ａ），（Ｂ）　に示すように
、分割する位置を互いにずらしておくと、配線ピッチを
変えずに充分な幅の接続パターンを形成できる。

【００８３】なお、図１５（Ａ）　において、符号５３
〜５５は、平行に設けた配線層、５３ａ〜５５ａは、配
線層５３〜５５の分割領域を露出する開口部を示してい
る。同図（Ｂ）　において、５６〜５８は、平行に形成した
配線層、５６ａ〜５８ａ，５６ｂ〜５８ｂは、分割され
た配線層の各領域に形成されたコンタクトホール、５６
ｃ〜５８ｃは分割された配線層を接続する配線を示して
いる。

【００８４】また、第１実施例では、分割された配線層
の各領域の上に、コンタクトホールを１つずつ形成した
が、これを複数形成することで、接触領域の電流密度を
低減でき、マイグレーション等の対策が施せる。

【００８５】また、第１実施例では、短絡用配線層を短
絡のみに使用したが、他の配線パターンを共用すること
もできる。

【００８６】なお、分割領域を多く設けるとアンテナ比
は減少するが、接続構造によって配線の占める面積が増
大して集積度が低下する場合があるので、使用するプラ
ズマ／イオンプロセス、ゲート絶縁膜の膜厚、膜質など
によって最適化するとよい。

【００８７】また、上記配線構造を有する半導体装置の
製造工程において、最上層の配線形成とボンディング窓
の開口の少なくとも一部を湿式ないしラジカル処理を適
宜調整すると、さらにゲート絶縁膜の劣化ないし破壊を
防止できる。

【００８８】なお、上述の実施例では２つのＭＯＳトラ
ンジスタが形成された半導体装置について述べたが、Ｍ
ＯＳトランジスタの数は２つに限るものではないことは
ゆうまでもない。

【００８９】

【発明の効果】以上述べたように第１の発明によれば、
分割された配線層を、その上の層に形成される短絡用配
線層によって接続するようにしているので、その配線層
のうちアンテナ比に寄与する領域はゲート電極に繋がっ
ている部分だけとなり、この層におけるプラズマ／イオ
ン処理の際にゲート電極に入り込む電荷量は少なくなり
、ゲート絶縁膜の劣化や絶縁破壊を抑制することができ
る。

【００９０】この場合、配線層の上に形成する短絡用配
線層は、分割された配線層を繋ぐだけであって、その面
積を狭くしてアンテナ比を小さくすることが可能になり
、その面上におけるプラズマ／イオン処理による影響は
少なくできる。

【００９１】また、第２の発明によれば、複数の配線層
を介してゲート電極と所定の配線層とを接続するように
しているために、アンテナ比をさらに小さくすることが
できる。

【００９２】また、第３の発明によれば、パッドに接続
される最上層の配線層を分割しているために、広い面積
のパッドによるアンテナ比は小さくなって、プラズマ／
イオン処理によるゲート絶縁膜の劣化、絶縁破壊を抑制
することができる。

【００９３】また、第４の発明によれば、配線層を複数
に分割し、その上層に設けた短絡用配線によって接続す
るようにしているために、複数のトランジスタに繋がる
配線層を形成する場合に、各トランジスタのアンテナ比
を小さくすることができる。

【００９４】第５の発明によれば、平行に形成された配
線層の分割領域が隣接しないようにしているために、短
絡配線相互の間隔を広くとれることになり、平行配線層
の間隔の拡大が防止できる。

【図面の簡単な説明】

【図１】本発明の第１実施例装置を示す平面図である。

【図２】本発明の第１実施例装置の製造工程を示す断面
図（その１）である。

【図３】本発明の第１実施例装置の製造工程を示す断面
図（その２）である。

【図４】本発明の第１実施例装置の製造工程を示す断面
図（その３）である。

【図５】本発明の第２実施例装置の製造工程を示す断面
図（その１）である。

【図６】本発明の第２実施例装置の製造工程を示す断面
図（その２）である。

【図７】本発明の第１実施例装置の他の領域を示す平面
図である。

【図８】本発明の第３実施例装置を示す平面図である。

【図９】本発明の第３実施例装置の製造工程を示す断面
図（その１）である。

【図１０】本発明の第３実施例装置の製造工程を示す断
面図（その２）である。

【図１１】本発明の第４実施例装置を示す平面図及び断
面図である。

【図１２】本発明の第５実施例装置を示す平面図である
。

【図１３】本発明の第６実施例装置を示す断面図である
。

【図１４】本発明の第７実施例装置を示す断面図である
。

【図１５】本発明の第８実施例装置を示す平面図である
。

【図１６】従来装置の第１例を示す平面図及びそのＸ−
Ｘ線断面図である。

【図１７】従来装置の第２例を示す平面図及びそのＹ−
Ｙ線断面図である。

【符号の説明】

１　　　　ＭＯＳトランジスタ２　　　　フィールド酸化膜３　　　　半導体基板４　　　　活性領域５　　　　ゲート絶縁膜６　　　　ゲート電極７、８　　　　不純物拡散層９、１２、１５　　　　層間絶縁膜１０、１４　　配線層１１、１３　　　　コンタクトホール１７　　　　短絡用配線層２１、２６　　　　溝３１　　　　配線パッド３２　　　　半導体基板３３　　　　絶縁膜３４　　　　配線層３５　　　　保護膜３６　　　　短絡用配線層３７　　　　開口部４４　　　　切断用溝

Claims

【特許請求の範囲】

【請求項１】ゲート電極（６）に連絡する配線層（１４
）を有し、該配線層（１４）は、該ゲート電極（６）に
連絡する端部近傍にて分割されるとともに、各分割領域
の相互が該分割領域よりも上層に形成されている短絡用
配線層（１７）を介して接続されてなる絶縁ゲート型電
界効果トランジスタを備えたことを特徴とする半導体装
置。
【請求項２】前記ゲート電極（６）と前記配線層（１４
）は、該配線層（１４）とは異なる配線層（１０）を介
して接続されてなることを特徴とする請求項１記載の半
導体装置。
【請求項３】最上層に形成された配線層（３４）であっ
て、ゲート電極（６）に連絡するとともに、一端に外部
回路接続用のパッド（３１）が形成された配線層（３４
）を有し、該配線層（３４）は、該パッド（３１）の近
傍にて分割されるとともに、各分割領域の相互が短絡用
配線層（３６）にて上から接続されてなる絶縁ゲート型
電界効果トランジスタを備えたことを特徴とする半導体
装置。
【請求項４】前記配線層（１４、３４）は、隣接する複
数の溝により複数箇所にて分割され、該複数の溝に跨が
って該溝を被覆する絶縁膜（１５）と、該絶縁膜（１５
）を被覆するとともに、分割領域の相互を上から接続す
る短絡用配線層（１７、３６）とを有することを特徴と
する請求項１乃至３記載の半導体装置。
【請求項５】複数の前記配線層（１４、３４）が互いに
平行に形成されてなり、各配線層（１４、３４）は、そ
の分割箇所が互いに隣接しないように各々分割されてい
ることを特徴とする請求項１乃至４記載の半導体装置。