TWI670820B - 半導體結構 - Google Patents

Abstract

一種半導體結構，包括一基底、一第一井區、一場氧化層、一第一導線以及一第二導線。基底具有一第一導電型。第一井區形成在基底中，並具有一第二導電型。場氧化層設於第一井區上。第一導線形成在場氧化層上，並直接接觸場氧化層。第二導線形成在場氧化層上，並直接接觸場氧化層。第一及第二導線在空間上彼此分隔。

Description

半導體結構

本發明係有關於一種半導體結構。

一般而言，積體電路通常包括許多電子元件。電子元件包括主動元件及被動元件。主動元件包括電晶體。另外，被動元件包括電阻、電容及電感。在習知的積體電路中，係利用金屬線連接多個獨立的電子元件，但卻造成電路所需的面積增加。另外，在封裝時，需要一條導線連接兩元件，因而造成成本增加。

本發明提供一種半導體結構，包括一基底、一第一井區、一場氧化層、一第一導線以及一第二導線。基底具有一第一導電型。第一井區形成在基底中，並具有一第二導電型。場氧化層設於第一井區上。第一導線形成在場氧化層上，並直接接觸場氧化層。第二導線形成在場氧化層上，並直接接觸場氧化層。第一及第二導線在空間上彼此分隔。

100、600、700、800‧‧‧半導體結構

110、610、711、811‧‧‧基底

130、620、630、720、730、732、820、830、832‧‧‧井區

150、650、750、850‧‧‧場氧化層

160、660、690、760、790、860、890‧‧‧絕緣層

171、172、210、230、310、320、330、350、410、420、430、440、450、460、470、480、510、520、530、540、671、672、771、772、871~874‧‧‧導線

S1~S3‧‧‧表面

211~215、231~235、331~335、411~413、421~423、431~434、441~444‧‧‧彎曲部分

221~224、241~244、341~344、414、415、424、425、435~437、445~447‧‧‧連接部分

ST1~ST14‧‧‧起始端

ED1~ED14‧‧‧結束端

G1~G8‧‧‧間隔

621、631、721、722、731、821、822、831‧‧‧摻雜區

681~686、781~788、880~889‧‧‧走線

V1~V16‧‧‧貫孔

R1~R7‧‧‧電阻

D1、D2‧‧‧二極體

HV‧‧‧高電壓

GND‧‧‧低電壓

712、812‧‧‧磊晶層

773、873‧‧‧閘極

Q1、Q2‧‧‧電晶體

第1圖為本發明之半導體結構的示意圖。

第2圖為本發明之場氧化層與導線的一可能俯視圖。

第3A及3B圖為本發明之場氧化層與導線的另一可能俯視 圖。

第4A及4B圖為本發明之場氧化層與導線的另一可能俯視圖。

第5圖為本發明之場氧化層與導線的另一可能俯視圖。

第6A圖為本發明之半導體結構的另一可能示意圖。

第6B圖為第6A圖的半導體結構的一可能等效電路示意圖。

第7A圖為本發明之半導體結構的另一可能示意圖。

第7B圖為第7A圖的半導體結構的一可能等效電路示意圖。

第8A圖為本發明之半導體結構的另一可能示意圖。

第8B圖為第8A圖的半導體結構的一可能等效電路示意圖。

為以下針對本發明一些實施例之半導體結構及其製造方法作詳細說明。應了解的是，以下之敘述提供許多不同的實施例或例子，用以實施本發明一些實施例之不同樣態。以下所述特定的元件及排列方式僅為簡單清楚描述本發明一些實施例。當然，這些僅用以舉例而非本發明之限定。此外，在不同實施例中可能使用重複的標號或標示。這些重複僅為了簡單清楚地敘述本發明一些實施例，不代表所討論之不同實施例及/或結構之間具有任何關連性。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形。或者，亦可能間隔有一或更多其他材料層之 情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。

第1圖為本發明之半導體結構的示意圖。如圖所示，半導體結構100包括一基底110、一井區130、一場氧化層150、一絕緣層160以及導線171、172。基底110具有一第一導電型。在一可能實施例中，基底110係為一矽基底或絕緣層上覆矽(silicon on insulator；SOI)基底或其它適當的半導體基底。

井區130形成在基底110之中，並具有一第二導電型。在一些實施例中，井區130可藉由離子佈植步驟形成。例如，當第二導電型為N型時，可於預定形成井區130之區域佈植磷離子或砷離子以形成井區130。然而，當第二導電型為P型時，可於預定形成井區130之區域佈植硼離子或銦離子以形成井區130。在一可能實施例中，井區130係為一高壓井區。在另一可能實施例中，第二導電型與第一導電型相異。舉例而言，當第一導電型為P型，第二導電型為N型。然而，當第一導電型為N型，第二導電型為P型。在其它實施例中，第一導電型相同於第二導電型。在此例中，井區130的摻雜濃度高於基底110的摻雜濃度。

場氧化層150設於井區130上。在本實施例中，場氧化層150延伸進入井區130。在一可能實施例中，場氧化層150係為一矩形結構，往一直線路徑向延伸。在另一可能實施例中，場氧化層150係為一環形結構。

導線171及172形成在場氧化層150上。如圖所示，導線171及172直接接觸場氧化層150。導線171及172材料為 SiCr、金屬或Poly。在本實施例中，導線171及172在空間上彼此分隔(spaced apart)。如圖所示，導線171的下表面S1及導線172的下表面S2直接接觸場氧化層150的上表面S3。在一可能實施例中，導線171不重疊導線172。在本實施例中，導線171及172分別作為兩被動元件。本發明並不限定導線171及172的形狀。導線171的形狀可能相同或不同於導線172的形狀。在一可能實施例中，導線171作為一電感元件。在此例中，導線171沿著一螺旋狀路徑延伸。

另外，本發明並不限定導線171及172的長度。導線171的長度可能相同或不同於導線172的長度。在其它實施例中，導線171的寬度可能相同或不同於導線172的寬度。在一些實施例中，導線171及172之至少一者係作為一電阻元件。在此例中，藉由控制導線的長度或寬度，便可控制導線的阻值。在其它實施例中，導線171及172之至少一者係作為一電感元件。在此例中，藉由控制導線的長度或寬度，便可控制導線的感值。本發明並不限定導線的數量。在其它實施例中，半導體結構100具有更多的導線。在此例中，每一導線直接接觸場氧化層150，並且所有導線在空間上彼此分隔。

絕緣層160形成於井區130、場氧化層150、導線171及172之上，並電性隔離導線171及172。絕緣層160之材料包括氧化物、氮化物、氮氧化物、低介電常數材料、其它任何適合之絕緣材料、或上述之組合，且可藉由化學氣相沉積步驟形成。

第2圖為本發明之場氧化層與導線的一可能俯視 圖。在第2圖中，場氧化層150係為一矩形。在本實施例中，導線210從一起始端ST1開始，沿一彎曲路徑延伸，並結束於一結束端ED1。如圖所示，導線210具有彎曲部分211~215以及連接部分221~224。彎曲部分211~215的形狀均相同。在本實施例中，彎曲部分211~215的形狀均為U型，但並非用以限制本發明。另外，本發明並不限定彎曲部分的數量。在其它實施例中，導線210可能具有更多或更少的彎曲部分。

如圖所示，彎曲部分211與212之間具有一間隔G1。彎曲部分212與213之間具有一間隔G2。彎曲部分213與214之間具有一間隔G3。彎曲部分214與215之間具有一間隔G4。在本實施例中，間隔G1~G4的寬度彼此相等，但並非用以限制本發明。在其它實施例中，間隔G1~G4之至少一者的寬度不等於間隔G1~G4之另一者的寬度。

連接部分221連接彎曲部分211與212。連接部分222連接彎曲部分212與213。連接部分223連接彎曲部分213與214。連接部分224連接彎曲部分214與215。本發明並不限定連接部分221~224的形狀。在一可能實施例中，連接部分221~224均為直線型(strip-shaped)或是彎曲型結構。在其它實施例中，連接部分221~224之一者的形狀相同或不同於連接部分221~224之另一者的形狀。

同樣地，導線230從一起始端ST2，開始沿一彎曲路徑延伸，並結束於一結束端ED2。如圖所示，導線230具有彎曲部分231~235以及連接部分241~244。彎曲部分231~235的形狀均相同。在本實施例中，彎曲部分231~235的形狀均為U型， 但並非用以限制本發明。在其它實施例中，彎曲部分231~235的形狀可能不同於彎曲部分211~215的形狀。另外，本發明並不限定彎曲部分的數量。在其它實施例中，導線230可能具有更多或更少的彎曲部分。

彎曲部分231與232之間具有一間隔G5。彎曲部分232與233之間具有一間隔G6。彎曲部分233與234之間具有一間隔G7。彎曲部分234與235之間具有一間隔G8。在本實施例中，間隔G5~G8的寬度彼此相等，但並非用以限制本發明。在其它實施例中，間隔G5~G8之至少一者的寬度不等於間隔G5~G8之另一者的寬度。在一些實施例中，間隔G5~G8之至少一者的寬度等於間隔G1~G4之至少一者的寬度。

連接部分241連接彎曲部分231與232。連接部分242連接彎曲部分232與233。連接部分243連接彎曲部分233與234。連接部分244連接彎曲部分234與235。本發明並不限定連接部分241~244的形狀。在一可能實施例中，連接部分241~244均為直線型或是彎曲型結構。在其它實施例中，連接部分241~244之一者的形狀相同或不同於連接部分241~244之另一者的形狀。

在本實施例中，導線210的彎曲部分的數量相同於導線230的彎曲部分的數量，但並非用以限制本發明。在其它實施例中，導線210的彎曲部分的數量可能多於或少於導線230的彎曲部分的數量。在一些實施例中，藉由控制導線210及230的長度及寬度，便可調整導線210及230的阻值。在一可能實施例中，導線210的阻值相同或不同於導線230的阻值。在本實施 例中，導線210的長度大於導線230的長度。因此，導線210的阻值高於導線230的阻值。在一可能實施例中，導線210及230的阻值位於1MΩ~70MΩ之間。

第3A圖為本發明之場氧化層與導線的另一可能俯視圖。在本實施例中，場氧化層150係為一環形結構。導線310及320位於場氧化層150之上，並直接接觸場氧化層150。如圖所示，導線310從一起始端ST3開始延一彎曲路徑延伸，並結束於一結束端ED3。導線320從一起始端ST4開始延一彎曲路徑延伸，並結束於一結束端ED4。如圖所示，導線310與320在空間上彼此分隔。本發明並不限定導線310及320的長度。在本實施例中，導線310的長度及寬度等於導線320的長度及寬度。因此，導線310的阻值等於導線320的阻值。另外，導線310的佈局形狀相似於導線320的佈局形狀。

第3B圖為本發明之場氧化層與導線的另一可能俯視圖。第3B圖相似第3A圖，不同之處在於，導線330的形狀不同於導線350的形狀。在本實施例中，導線330從一起始端ST5開始，沿一鋸齒狀路徑延伸至一結束端ED5，而導線350從一起始端ST6開始，沿一彎曲路徑延伸至一結束端ED6。

導線330具有直線部分331~335以及連接部分341~344。直線部分331~335的長度均不相同，但並非用以限制本發明。在其它實施例中，直線部分331~335之至少一者的長度等於直線部分331~335之另一者的長度。

連接部分341連接直線部分331及332。連接部分342連接直線部分332及333。連接部分343連接直線部分333及 334。連接部分344連接直線部分334及335。在本實施例中，連接部分341~344均為直線，但並非用以限制本發明。在其它實施例中，連接部分341~344之至少一者的形狀可能不同於連接部分341~344之另一者的形狀。在一可能實施例中，連接部分341~344的形狀可能為C形或U形。由於導線350的形狀與第3A圖的導線320的形狀相似，故不再贅述。在本實施例中，導線330與350在空間上彼此分隔。

第4A圖為本發明之場氧化層與導線的另一可能俯視圖。在本實施例中，場氧化層150上具有導線410、420、430及440。導線410、420、430及440的下表面直接接觸場氧化層150的上表面。如圖所示，導線410、420、430及440在空間上彼此分隔。另外，導線410、420、430及440互不重疊。

在本實施例中，導線410從一起始端ST11開始，沿一彎曲路徑延伸至一結束端ED11。導線410具有彎曲部分411~413以及連接部分414、415。連接部分414連接彎曲部分411及412。連接部分415連接彎曲部分412及413。

導線420從一起始端ST12開始，沿一彎曲路徑延伸至一結束端ED12。導線420具有彎曲部分421~423以及連接部分424、425。連接部分424連接彎曲部分421及422。連接部分425連接彎曲部分422及423。

導線430從一起始端ST13開始，沿一直線路徑延伸至一結束端ED13。導線430具有直線部分431~434以及連接部分435~437。連接部分435連接直線部分431及432。連接部分436連接直線部分432及433。連接部分437連接直線部分433及434。 在一可能實施例中，直線部分431~434的長度均相同，但並非用以限制本發明。在其它實施例中，直線部分431~434之至少一者的長度不同於直線部分431~434之另一者的長度。

導線440從一起始端ST14開始，沿一直線路徑延伸至一結束端ED14。導線440具有直線部分441~444以及連接部分445~447。連接部分445連接直線部分441及442。連接部分446連接直線部分442及443。連接部分447連接直線部分443及444。在一可能實施例中，直線部分441~444的長度均相同，但並非用以限制本發明。在其它實施例中，直線部分441~444之至少一者的長度不同於直線部分441~444之另一者的長度。

在本實施例中，導線410的形狀相同於導線420的形狀。導線430的形狀相同於導線440的形狀。然而，導線410的形狀不同於導線430的形狀。在其它實施例中，導線410、420、430及440之至少一者的形狀不同於另一者。藉由控制導線410、420、430及440的長度及寬度，便可調整導線410、420、430及440的阻值。因此，導線410、420、430及440可作為四個電阻元件。

第4B圖為本發明之場氧化層與導線的另一可能俯視圖。在本實施例中，導線450、460、470及480的形狀均相同。如圖所示，導線450、460、470及480之每一者具有複數彎曲部分，但並非用以限制本發明。在其它實施例中，導線450、460、470及480之至少一者僅具有單一彎曲部分。在一些實施例中，第3B圖的導線330可取代第4B圖中的導線450、460、470及480之至少一者。

第5圖為本發明之場氧化層與導線的另一可能俯視圖。在本實施例中，導線510、520、530及540形成於場氧化層150之上。導線510從一起始端ST7開始，沿一彎曲路徑延伸至一結束端ED7。導線520從一起始端ST8開始，沿一彎曲路徑延伸至一結束端ED8。導線530從一起始端ST9開始，沿一直線路徑延伸至一結束端ED9。導線540從一起始端ST10開始，沿一直線路徑延伸至一結束端ED10。在本實施例中，導線510的長度大於導線530的長度，故導線510的阻值高於導線530的阻值。另外，導線510的長度等於導線520的長度，故導線510的阻值等於導線520的阻值。

第6A圖為本發明之半導體結構的另一示意圖。如圖所示，半導體結構600包括一基底610、井區620、630、摻雜區621、631、一場氧化層650、一絕緣層660以及導線671、672。基底610具有一第一導電型。在一可能實施例中，基底610係為一矽基底或絕緣層上覆矽(silicon on insulator；SOI)基底或其它適當的半導體基底。

井區620形成在基底610之中，並具有第一導電型。在一可能實施例中，井區620的摻雜濃度高於基底610的摻雜濃度。在本實施例中，井區620接觸井區630，但並非用以限制本發明。在其它實施例中，井區620與630在空間上彼此分隔(spaced apart)。井區620可藉由離子佈植步驟形成。例如，當第一導電型為P型時，可於預定形成井區620之區域佈植硼離子或銦離子以形成井區620。然而，當第一導電型為N型時，可於預定形成井區620之區域佈植磷離子或砷離子以形成井區 620。

井區630形成在基底610之中，並具有一第二導電型。在本實施例中，第二導電型與第一導電型相異。舉例而言，第一導電型為P型，第二導電型為N型。在其它實施例中，第一導電型為N型，第二導電型為P型。在一些實施例中，井區630係為一高壓井區。井區630可藉由離子佈植步驟形成。例如，當第二導電型為N型時，可於預定形成井區630之區域佈植磷離子或砷離子以形成井區630。然而，當第二導電型為P型時，可於預定形成井區630之區域佈植硼離子或銦離子以形成井區630。

摻雜區621形成在井區620之中，並具有第一導電型。在一可能實施例中，摻雜區621可藉由離子佈植步驟形成。在本實施例中，摻雜區621的摻雜濃度高於井區620的摻雜濃度。在一可能實施例中，摻雜區621作為一二極體的陽極。

摻雜區631形成在井區630之中，並具有第二導電型。在一可能實施例中，摻雜區631可藉由離子佈植步驟形成。在本實施例中，摻雜區631的摻雜濃度高於井區630的摻雜濃度。在一可能實施例中，摻雜區631作為該二極體的陰極。

場氧化層650設於井區630上，並位於摻雜區621與631之間。在本實施例中，場氧化層650延伸進入井區630。如圖所示，場氧化層650與摻雜區631在空間上彼此分隔，但並非用以限制本發明。在其它實施例中，場氧化層650可能直接接觸摻雜區631。在一些實施例中，場氧化層650沿一環形路徑延伸，用以環繞摻雜區631。

導線671與672形成在場氧化層650上。如圖所示，導線671及672直接接觸場氧化層650。在本實施例中，導線671及672在空間上彼此分隔(spaced apart)。由於導線671及672的特性與第1圖的導線171及172的特性相同，故不再贅述。另外，第2、3A、3B、4A、4B及5圖所示的導線均可應用於第6A圖中。

絕緣層660形成於井區620、630、場氧化層650、導線671及672之上，並電性隔離導線671及672。絕緣層660的特性與第1圖的絕緣層160相似，故不再贅述。在本實施例中，半導體結構600更包括走線681~686以及一絕緣層690。

走線681~686形成於絕緣層660之上。如圖所示，走線681透過貫孔V1電性連接摻雜區621，用以作為一二極體的陽極接觸。走線682透過貫孔V2電性連接導線671的一起始端，用以作為一第一被動元件的一第一接觸端。走線683透過貫孔V3電性連接導線671的一結束端，用以作為第一被動元件的一第二接觸端。走線684透過貫孔V4電性連接導線672的一起始端，用以作為一第二被動元件的一第一接觸端。走線685透過貫孔V5電性連接導線672的一結束端，用以作為第二被動元件的一第二接觸端。走線686透過貫孔V6電性連接摻雜區631，用以作為二極體的一陰極接觸。

絕緣層690形成於絕緣層660之上，用以電性隔離走線681~686。由於絕緣層690的特性與絕緣層660相似，故不再贅述。第6B圖係為第6A圖的一可能等效電路示意圖。在本實施例中，導線671及672分別作為電阻R1與R2，並且摻雜區621及631分別作為二極體D1的陽極及陰極。

假設，走線684接收一高電壓HV並且走線681接收一低電壓GND。當走線682電性連接走線681並且走線683電性連接走線684時，電阻R1串聯於高電壓HV與低電壓GND之間。當走線685電性連接走線686時，電阻R2與二極體D1串聯於高電壓HV與低電壓GND之間。

第7圖為本發明之半導體結構的另一示意圖。如圖所示，半導體結構700包括一基底711、一磊晶層712、井區720、730、732、摻雜區721、722、731、一場氧化層750、一閘極773以及導線771、772。基底711具有一第一導電型。由於基底711的特性與第1圖的基底110相似，故不再贅述。磊晶層712設置在基底711之中，並具有第一導電型。在其它實施例中，磊晶層712可省略。

井區720、730、732形成於磊晶層712中。在本實施例中，井區720與730在空間上彼此分隔，並且井區732位於井區730之中。在一可能實施例中，透過磊晶成長形成磊晶層712之後，可在磊晶層712內依序進行摻雜製程(例如，離子佈植)及熱擴散等製程，使井區720與730延伸於磊晶層712內。在其它實施例中，井區730係為一深高壓井區(deep high voltage well)。

在本實施例中，井區730及732具有第二導電型，而井區720具有第一導電型。在一些實施例中，井區720、730及732可藉由離子佈植步驟形成。以井區732為例，當第二導電型為N型時，可於預定形成井區732之區域佈植磷離子或砷離子以形成井區732。然而，當第二導電型為P型時，可於預定形成 井區732之區域佈植硼離子或銦離子以形成井區732。

摻雜區731形成在井區732之中，並具有第二導電型。摻雜區721與722形成在井區720之中。摻雜區721位於摻雜區722與731之間。在本實施例中，摻雜區722具有第一導電型，而摻雜區721具有第二導電型。在一可能實施例中，摻雜區721、722及731可藉由離子佈植步驟形成。以摻雜區731為例，當第二導電型為N型時，可於預定形成摻雜區731之區域佈植磷離子或砷離子以形成摻雜區731。然而，當第二導電型為P型時，可於預定形成摻雜區731之區域佈植硼離子或銦離子以形成摻雜區731。在本實施例中，摻雜區731與721的摻雜濃度高於井區732的摻雜濃度，並且摻雜區722的摻雜濃度高於井區720的摻雜濃度。

場氧化層750設於基底711上，並位於摻雜區721與731之間。在本實施例中，場氧化層750延伸進入井區732。場氧化層750與摻雜區731可在空間上彼此分隔，但並非用以限制本發明。在其它實施例中，場氧化層750可能直接接觸摻雜區731。在一些實施例中，場氧化層750為一環形結構，並圍繞摻雜區731。

閘極773設置在基底711之上，位於摻雜區721與場氧化層750之間，並重疊部分場氧化層750。在本實施例中，閘極773與導線771及772係由同一道製程所形成，並且閘極773與導線771及772在空間上彼此分隔。在一可能實施例中，閘極773與導線771及772的材料相同。在本實施例中，閘極773與摻雜區721及731構成一電晶體，其中摻雜區731作為該電晶體的汲 極(drain)，摻雜區721作為該電晶體的源極(source)。另外，摻雜區722可作為該電晶體的基極(bulk)。

導線771與772形成在場氧化層750上。如圖所示，導線771及772直接接觸場氧化層750。在本實施例中，導線771及772在空間上彼此分隔(spaced apart)。由於導線771及772的特性與第1圖的導線171及172的特性相同，故不再贅述。另外，第2、3A、3B、4A、4B及5圖所示的導線均可形成於第7圖場氧化層750之上。

絕緣層760形成於井區720、摻雜區721、722、閘極773、場氧化層750、導線771、772、井區732及摻雜區731之上，並電性隔離閘極773、導線771及772。絕緣層760的特性與第1圖的絕緣層160相似，故不再贅述。

在本實施例中，半導體結構700更包括走線781~788以及一絕緣層790。走線781透過貫孔V7電性連接摻雜區722，用以作為一基極接觸。走線782透過貫孔V8電性連接摻雜區721，用以作為一源極接觸。走線783透過貫孔V9電性連接閘極773，用以作為一閘極接觸。走線784透過貫孔V10電性連接導線771的一端，用以作為一第一被動元件的一第一接觸端。走線785透過貫孔V11電性連接導線771的另一端，用以作為第一被動元件的一第二接觸端。走線786透過貫孔V12電性連接導線772的一端，用以作為一第二被動元件的一第一接觸端。走線787透過貫孔V13電性連接導線772的另一端，用以作為第二被動元件的一第二接觸端。走線788透過貫孔V14電性連接摻雜區731，用以作為一汲極接觸。

絕緣層790形成於絕緣層760之上，用以電性隔離走線781~788。由於絕緣層790的特性與第1圖的絕緣層160相似，故不再贅述。第7B圖為第7A圖的半導體結構的一可能等效電路圖。在本實施例中，摻雜區722作為電晶體Q1的基極、摻雜區721作為電晶體Q1的源極、閘極773作為電晶體Q1的閘極，摻雜區731作為電晶體Q1的汲極。在一可能實施例中，電晶體Q1係為一高壓元件，可承受700V以上的高壓。另外，導線771作為電阻R4，並且導線772作為電阻R3。

假設，走線781與782接收一低電壓GND，並走線788接收一高電壓HV。在此例中，當走線787耦接走線788並且走線786電性連接走線783時，電阻R3便耦接在電晶體Q1的汲極與閘極之間。當走線784耦接走線783並且走線785耦接走線782時，電阻R4便耦接在電晶體Q1的閘極與源極之間。

第8A圖為本發明之半導體結構的另一示意圖。第8A圖相似第7A圖，不同之處在於，第8A圖的半導體結構800多了一導線874。在本實施例中，三導線形成在場氧化層850之上。本發明並不限定導線的數量。在其它實施例中，半導體結構800更有更多的導線。如圖所示，導線874的一端透過貫孔V15電性連接至走線880。同樣地，導線874的另一端透過貫孔V16電性連接至走線889。藉由控制導線871、872及874的長度或寬度，便可調整導線871、872及874的阻值。在一可能實施例中，導線871、872及874之至少一者具有低阻值，如15MΩ。在此例中，導線871、872及874之另一者具有高阻值，如60MΩ。

第8B圖為第8A圖所示的半導體結構的一可能等效 電路圖。在本實施例中，導線871作為電阻R5，導線872作為電阻R6，導線874作為電阻R7。另外，第8A圖的摻雜區822作為電晶體Q2的基極、摻雜區821作為電晶體Q2的源極、閘極873作為電晶體Q2的閘極，摻雜區831作為電晶體Q2的汲極。在一可能實施例中，電晶體Q2係為一高壓元件，可承受700V以上的高壓。假設，走線881及882接收一低電壓GND，並且走線888接收一高電壓HV。

在此例中，當走線885接收高電壓HV並且走線884耦接走線883時，電阻R5耦接在電晶體Q2的汲極與閘極之間。在一可能實施例中，電阻R5的阻值約為60MΩ。當走線886耦接走線883並且走線887接收低電壓GND時，電阻R6耦接在電晶體Q2的閘極與源極之間。當走線889耦接走線888並且走線880耦接走線883時，電阻R7耦接在電晶體Q2的汲極與閘極之間。在一可能實施例中，電阻R7的阻值約為15MΩ。在一可能實施例中，二極體D2係為一外部元件，其耦接在走線883與走線882之間。在其它實施例中，二極體D2可整合在半導體結構800之中。

除非另作定義，在此所有詞彙(包含技術與科學詞彙)均屬本發明所屬技術領域中具有通常知識者之一般理解。此外，除非明白表示，詞彙於一般字典中之定義應解釋為與其相關技術領域之文章中意義一致，而不應解釋為理想狀態或過分正式之語態。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不 脫離本發明之精神和範圍內，當可作些許之更動與潤飾。舉例來，本發明實施例所系統、裝置或是方法可以硬體、軟體或硬體以及軟體的組合的實體實施例加以實現。因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (14)

1. 一種半導體結構，包括：一基底，具有一第一導電型；一第一井區，形成在該基底中，並具有一第二導電型；一第一摻雜區，形成在該第一井區之中，並具有該第二導電型；一場氧化層，設於該第一井區上，並環繞該第一摻雜區；一第一導線，形成在該場氧化層上，並直接接觸該場氧化層，其中該第一導線具有一第一起始端以及一第一結束端；一第二導線，形成在該場氧化層上，並直接接觸該場氧化層，其中該第一及第二導線在空間上彼此分隔，該第二導線具有一第二起始端以及一第二結束端；一絕緣層，形成於該第一井區、該第一摻雜區、該場氧化層、該第一導線以及該第二導線之上；一第一走線，形成於該絕緣層之上，並透過一第一貫孔電性連接該第一起始端；一第二走線，形成於該絕緣層之上，並透過一第二貫孔電性連接該第一結束端；一第三走線，形成於該絕緣層之上，並透過一第三貫孔電性連接該第二起始端；以及一第四走線，形成於該絕緣層之上，並透過一第四貫孔電性連接該第二結束端。
2. 如申請專利範圍第1項所述之半導體結構，其中該第一導線的長度不同於該第二導線的長度。
3. 如申請專利範圍第1項所述之半導體結構，其中該第一導線的寬度不同於該第二導線的寬度。
4. 如申請專利範圍第1項所述之半導體結構，其中該第一及第二導線的下表面直接接觸該場氧化層的上表面。
5. 如申請專利範圍第1項所述之半導體結構，其中該第一導電型相同於該第二導電型，該第一井區的摻雜濃度高於該基底的摻雜濃度。
6. 如申請專利範圍第1項所述之半導體結構，更包括：一第三導線，形成在該場氧化層之上，其中該第三導線與該第一及第二導線在空間上彼此分隔。
7. 如申請專利範圍第1項所述之半導體結構，更包括：一第二井區，形成在該基底之中，並具有該第一導電型；以及一第二摻雜區，形成在該第二井區之中，並具有該第一導電型，其中該場氧化層分隔該第一及第二摻雜區。
8. 如申請專利範圍第7項所述之半導體結構，更包括：一第三摻雜區，形成在該第二井區之中，並具有該第二導電型；以及一閘極，設置於該基底之上，並位於該場氧化層與該第三摻雜區之間，並重疊部分該場氧化層。
9. 如申請專利範圍第7項所述之半導體結構，其中該第一導電型為N型，該第二導電型為P型。
10. 如申請專利範圍第7項所述之半導體結構，其中該第一導電型為P型，該第二導電型為N型。
11. 如申請專利範圍第1項所述之半導體結構，其中該第一及第二導線之至少一者沿一螺旋狀路徑延伸。
12. 如申請專利範圍第1項所述之半導體結構，其中該第一及第二導線材料為SiCr、金屬或是Poly。
13. 如申請專利範圍第1項所述之半導體結構，其中該第一導線的阻值低於該第二導線的阻值。
14. 如申請專利範圍第1項所述之半導體結構，其中該第一導線未重疊該第二導線。