JPH03179763A - アンチヒューズ構造とそれを形成する方法 - Google Patents

アンチヒューズ構造とそれを形成する方法

Info

Publication number
JPH03179763A
JPH03179763A JP2213576A JP21357690A JPH03179763A JP H03179763 A JPH03179763 A JP H03179763A JP 2213576 A JP2213576 A JP 2213576A JP 21357690 A JP21357690 A JP 21357690A JP H03179763 A JPH03179763 A JP H03179763A
Authority
JP
Japan
Prior art keywords
layer
tiw
over
antifuse
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2213576A
Other languages
English (en)
Inventor
Kathryn E Gordon
キャスリン・イー・ゴードン
Ching S Jenq
ジン・エス・イェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH03179763A publication Critical patent/JPH03179763A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の分野 この発明は、アンチヒユーズ構造および半導体のアンチ
ヒユーズ構造を形成するための方法に関するものである
。
先行技術 アンチヒユーズ要素は、通常は開回路または高抵抗状態
における電気的にプログラム可能な装置である。プログ
ラミング信号は、アンチヒユーズ装置を低抵抗状態に変
化させる。１つの型式のアンチヒユーズは、適当な信号
の応用で抵抗を劇的に変化させる、高い比抵抗のアモル
ファスシリコンから形成される。溶断機構は、電熱スイ
ッチングとして述べられる。−度電界の臨界的な値がア
モルファスまたは多結晶のシリコン膜を介して確立され
ると、比較的低い抵抗を有する導電性のフィラメントが
膜において形成される。
発明の概要 この発明の目的は、減じられた抵抗および減じられた容
量を有する、アンチヒユーズ構造を提供することである
。
この発明の他の目的は、ＣＭＯＳプロセスにより製造可
能なアンチヒユーズ構造を提供することである。
この発明の他の目的は、ヒユーズ構造それ自体へのより
低い抵抗の接続を有する、アンチヒユーズ構造を提供す
ることである。
この発明の他の目的は、ヒユーズ材料としてアモルファ
スシリコンを使用することにより、より制御可能なプロ
グラミング電圧の使用を許容する、アンチヒユーズ構造
を提供することである。
この発明の他の目的は、アレイ構造においてぎっしり詰
まったバッキング密度を与えるアンチヒユーズ構造を提
供することである。
この発明のこれらおよび他の目的に従って、その上にＴ
ｉＷの第１の底部層が形成される半導体サブストレート
を含む、アンチヒユーズ構造が提供される。第１の誘電
体材料の層がＴｉＷの第１の底部層の上に形成され、そ
れはそこに形成されてＴｉＷの第１の層の部分を露出さ
せるためのヒユーズバイアを有する。アンチヒユーズシ
リコン材料、好ましくはアモルファスシリコンの層が、
ＴｉＷの第１の層およびヒユーズバイアに隣接した第１
の誘電体層の部分の上に、形成される。
ＴｉＷの第２の層はアモルファスシリコンの層の上に形
成され、かつ第１の金属導体は前記ＴｉＷの第２の層の
上に形成される。誘電体層は、そこに形成されてＴｉＷ
の第１の層の他の部分を露出させるための、接続バイア
を有する。第２の金属層は、ＴｉＷの第１の層により低
い接続抵抗を与えるために、接続バイアを介してＴｉＷ
の第１の層に接続される。
複数個のアンチヒユーズ構造が、半導体サブストレート
上のアレイにおいて形成される。各装置のためのそれぞ
れの第１の金属導体は、延在するストリップとして配置
され、かつ一般的にはお互いに平行に配置される。Ｔｉ
Ｗの第１のまたは底部の層のストリップは、一般的には
第１の金属ストリップに垂直にかつ離れて間隔をあけら
れて、延在する。アンチヒユーズ装置は、第１の金属導
体および第１のＴｉＷのストリップの間にかつクロスオ
ーバ領域に、位置される。金属間の誘電体層を介して第
１のＴｉＷへ形成されるバ、イアは、アンチヒユーズ構
造のための減じられた接続抵抗を与える。
アンチヒユーズ構造のもう一つの実施例は、半導体サブ
ストレート上に形成される、ＴｉＷの第１の層を含む。
アンチヒユーズシリコンの層が、ＴｉＷの第１の層の上
に形成される。ＴｉＷの第２の層が、アモルファスシリ
コンの層の上に形成される。ＴｉＷの第１のならびに第
２の層およびアンチヒユーズシリコンの層は、垂直のア
ンチヒユーズのサンドイッチ形の構造を形成する。側壁
スペーサが、隣接して形成され、かつアンチヒユーズの
サンドイッチ形の構造の周囲を囲む。第１の金属層は、
側壁スペーサおよびアンチヒユーズのサンドイッチ形の
構造の上に横たわる。第２の金属は、第１のＴｉＷ層に
接続される。
この発明に従った方法は、その上に形成された回路要素
を有する半導体サブストレート上にアンチヒユーズ構造
のアレイを形成するために、提供される。半導体サブス
トレートは、第１の金属化段階のところまでの、しかし
第１の金属化段階を含まない、ＣＭＯＳプロセスステッ
プにより、処理されている。この発明のプロセスは、こ
の段階において始まり、かつまず第１に回路要素の上を
含むサブストレートの上にＴｉＷの第１の層を生成する
。ＴｉＷの第１の層のマスキングおよびエツチングは、
アンチヒユーズのアレイのためにＴｉＷ底部導体を与え
、かつ回路要素の上にＴｉＷの保護層を残す。次いで、
ＴｉＷの第１の層の上に第１の誘電体層が形成される。
この層は、前記ＴｉＷの第１の層の部分を露出させるこ
とにより第１の誘電体層においてヒユーズバイアのアレ
イを規定するために、マスキングされ、かつエツチング
される。回路要素を覆う、ＴｉＷの保護層の上の第りの
誘電体層は、除去される。層、好ましくはアモルファス
アンチヒユーズシリコンは、第１の誘電体層の上に、か
つヒユーズバイアにおけるＴｉＷの第１の層の露出され
た部分の上に、生成される。ＴｉＷの第２の層は、アモ
ルファスシリコンの層の上に生成される。第２のＴｉＷ
層およびアモルファスの層の部分をマスキングし、かつ
エツチングして除くことは、ヒユーズ構造のアレイを規
定する。次いでこの方法は、ヒユーズのアレイの上に保
護層を形成することおよび回路要素の上の保護層を除去
することを含む。最終的に、第１の金属導体は、前記Ｔ
ｉＷの第２の層、前記回路要素および前記接続バイアの
上に、生成される。
この方法は、また第１の金属導体の上に金属間の誘電体
層を形成することおよび金属間の誘電体層において第１
の金属導体ならびに回路要素へのバイアを形成すること
を、含む。第２の金属導体は前記金属間の誘電体層の上
に形成され、不活性化層は半導体サブストレートの表面
上に形成される。
アンチヒユーズ構造を形成する代わりの方法は、前にコ
ンタクト形成を介してＣＭＯＳプロセスステップにより
処理され、かつその上に形成された回路要素を有する、
シリコンサブストレートを与えるステップを含む。この
発明は、回路要素の上に保護層を形成し、保護層をマス
キングしかつヒユーズ区域からエツチングして除き、ヒ
ユーズ区域の上にＴｉＷの第１の層を生成し、ＴｉＷの
第１の層の上にアンチヒユーズのシリコン材料の層を生
成し、前記アンチヒユーズのシリコン材料の層の上にＴ
ｉＷの第２の層を生成し、ＴｉＷ−Ｓｉ　−Ｔ　ｉＷヒ
ユーズサンドイッチを形成するためにＴｉＷの第１の層
、アンチヒュ−−ズのシリコン材料の層およびＴｉＷの
第２の層をマスキングしかつエツチングすることを含む
。酸化物層は、ＴｉＷ−３ｔ−ＴｉＷヒユーズサンドイ
ッチの周囲の辺りに側壁スペーサを形成するために、エ
ツチングされる。この方法は、さらに、ＴｉＷの保護層
を除去するステップと、ＴｉＷの第２の層の上におよび
回路要素の上に第１の導体材料の層を生成するステップ
と、第１の導電材料の層およびＴｉＷの第２の層の部分
をエツチングするステップと、バイアマスクを形成し、
かつ第１の導体材料の層への標準の接続バイアをエツチ
ングし、かつＴｉＷの第１の層へのピックアップバイア
をエッチングするステップと、プレーナにされた誘電体
層の上に第２の導体材料の層を生成し、かつエツチング
するステップとを含む。保護層は、ＴｉＷの層またはア
ルミニウムの層である。この方法は、また回路要素の上
に導体材料の層を生成する前に障壁金属の層を生成する
ステップを、含む。　この明細書の一部に組み入れられ
、かつそれを形成する添付の図面は、この発明の実施例
を例示し、かつ説明と共にこの発明の詳細な説明するた
めに役立つ。
好ましい実施例の詳細な説明 次に、それの例が添付の図面において例示される、この
発明の好ましい実施例が、詳細に参照されるであろう。
この発明は好ましい実施例と関連して述べられるであろ
うが、それらはこの発明をそれらの実施例に制限するよ
うに意図されていないことは理解されるであろう。これ
に反して、この発明は代わり、修正および均等物を包含
するように意図され、それは前掲の特許請求の範囲によ
り規定されるようにこの考案の精神および範囲内に含ま
れてもよい。述べられる構造は、よく知られた半導体製
作技術を使用して形成される。
第１図は、コンタクト形成を介して標準のＣＭＯＳプロ
セスを介して処理されている、シリコンサブストレート
１２上に形成された根本的なアンチヒユーズ構造１０を
示す。ＴｉＷの第１の層１６は、適当な生成、マスキン
グおよびエツチングのプロセスステップにより、酸化物
層１４の上に形成される。誘電体材料の層１７は、次い
でＴｉＷの第１の層１６の上に生成され、かっＴｉＷの
第１の層１６の表面の部分を露出させるためにバイアパ
ターンがそこに形成される。好ましくはアモルファスま
たは多結晶のシリコンであるアンチヒユーズのシリコン
の層１８は、バイア内のＴｉＷの第１の層１６の上にお
よびバイアに隣接した誘電体層１７の区域上に、形成さ
れる。ＴＩＷの第２の層２０がまたシリコン１８の層の
上に形成される。シリコンの層１６により散在させられ
るＴｉＷの２つの層１６および２０は、アンチヒユーズ
のサンドイッチとして述べられることができる構造を形
成する。次いで、銅およびシリコンでドープされたアル
ミニウムのような第１の導体材料の層２２が、ＴｉＷ２
Ｏの第２の層に接触するように、形成される。
第２図は、第３Ａ図ないし第３Ｅ図により例示されるよ
うなプロセスステップを用いて、シリコン半導体サブス
トレート３４の上に酸化物層３６の上に形成された２つ
のアンチヒユーズ構造３０および３２を示す。
第３Ａ図は、サブストレートの全体の表面の上におよび
第１の金属生成のところまでのステップを含む標準のＣ
ＭＯＳプロセスを用いる従来の半導体製作技術によりサ
ブストレート上に形成された１つまたはより多くの回路
要素（示されない）の上に生成された、２４００オング
ストロームのＴｉＷの第Ｉの層３８を示す。ＴｉＷ生成
は、２つの目的のために働き、一方ではアンチヒユーズ
アレイが形成される間のＣＭＯＳトランジスタのための
保護カバーとしてであり、かつ他方ではヒユーズの底部
導体を与えるためである。ＴｉＷの第１の層３８の部分
は、アンチヒユーズ３０および３２のためのＴｉＷ底部
の導電ライン３８を規定するために適当にマスキングさ
れかつエツチングされ、それはサブストレート上に形成
されたそのようなアンチヒユーズのアレイの部分である
。
第３Ｂ図は、ＴｆＷ層３８の表面上に形成され、かつ、
次いで典型的には４２．４３および４４として示される
ヒユーズバイアおよびピックアップ、または接続バイア
のアレイとして定義するためにマスキングされかつエツ
チングされる、２０００オングストロームの酸化物のよ
うな誘電体材料の層４０を示す。バイアは、ＴｉＷの第
１の層３８の上表面の様々な部分を露出させる。回路要
素を覆い、かつ保護する第１のＴｉＷ層のそれらの部分
の上の誘電体層は、除去される。
第３′Ｃ図は、サブストレートの上に生成された１５０
０オングストロームのアモルファスまたは多結晶のシリ
コンの層４５を示す。１０００オングストロームのＴｉ
Ｗの第２の層４６は、次いでシリコン層の上に生成され
る。前の２つの層は、次いで典型的に３０および３２と
して示されるような垂直のサンドイッチ形のアンチヒユ
ーズ構造のアレイを規定するために、マスキングされか
つエツチングされる。第３Ｄ図において示されるように
ＣＭＯ８回路を保護するＴｉＷは除去されるが、第３Ｄ
図におけるホトレジストマスクはヒユーズアレイを保護
するために使用される。そのとき、ウェーハは第１の金
属アルミニウムの準備ができている。
第３Ｅ図は、集積回路構成要素のための第１の金属化が
また形成されるときに各それぞれのアンチヒユーズ構造
のためにＴｉＷの第２の層の上に形成される第１の金属
アルミニウムのような、第１の導電性の材料の導体５０
および５２を示す。
誘電体層４０を介してＴｉＷの第１の層３８ａの表面へ
形成されたバイア５４は、利用可能である。
導体５０および５２が形成されるときに、示されるよう
に、第１の導電性の材料の導体プラグ５６が、またバイ
アにおいておよび誘電体層４０の隣接した区域の上に、
形成される。
第２図は、標準の金属間の誘電体層６０がウェーハの上
に形成されるのを示す。たとえば第２の金属アルミニウ
ムのような第２の導電性の材料の導体６２が、また誘電
体層６０の上に形成される。
導体６２は、集積回路構成要素のための第２の金属化が
また形成されるときに、形成される。金属間の誘電体層
６０を介して形成されたバイア６４は、第２の導体６２
が導体５６と接触し、それによってＴｉＷ層８の第１の
層に外部の接続を与えることを許容する。代替的には、
ＴｉＷの第１の層３８への接続は、導体プラグ５６を使
用しないことにより、しかし保護誘電体層６０および誘
電体層４０をずっと介してＴｉＷの第１の層３８ａの上
表面へ延在する、バイアを設けることにより、行なわれ
る。第２の導電性の材料の導体６２は、次いでＴｉＷの
第１の層の上表面へずっと延在する。
第４図は、コンタクト形成を介して標準のＣＭＯＳプロ
セスステップを介して処理されている、シリコン半導体
サブストレート７２の上に形成されたアンチヒユーズ構
造７０の代替的な実施例を、示す。アンチヒユーズ構造
７０は、サンドイッチ形の構造として製作される。Ｔｉ
Ｗの第１の層７６は、サブストレート上に形成される。
好ましくはアモルファスシリコンまたはポリシリコンの
層７８は、ＴｉＷ層６の第１の層の上に形成される。
ＴｉＷ層０の第２の層は、シリコン層７８の上に形成さ
れる。シリコン二酸化物側壁スペーサ８２は、サンドイ
ッチ形の構造の周囲を囲むように形成される。第１の金
属または導電性の層８４は、ＴｉＷの第２の層８０およ
び側壁スペーサ８２の上表面の上に、形成される。標準
的な金属間の誘電体層８６は、第１の金属層８４の上に
形成される。第２の金属アルミニウム層８８は、標準の
誘電体層８６の上に形成され、かつパターン化される。
第２の金属は、ヒユーズアレイ上の規則的な間隔におけ
るバイアを介して、第１のＴｉＷ層に接続される。第１
の金属がパターン化されるとき、第２のＴｉＷは隣接し
た第１の金属ラインの間に除去され、したがって自己整
列した垂直のヒユーズ構造を形成する。
第５Ａ図および第５Ｂ図（より詳細にわたる）は、第２
図において断面において示されかつ第４図において断面
において示されるような、アンチヒユーズ装置のアレイ
の一部分の要素のいくつかの部分的な平面図を示す。多
数の第１の金属アルミニウム導体（典型的に１０２ａな
いし１０２ｊとして示される）は、その間に確実なピッ
チまたは間隔を有する平行なストリップとして形成され
る。第１の金属導体より下には、それらの各々が第１の
金属導体より下のＴｉＷの第２の層を有する、アンチヒ
ユーズ構造（典型的に１０４として示される）が形成さ
れる。第１の金属アルミニウム層がマスキングされかつ
エツチングされるときは、アンチヒユーズ１０４の間の
区域１０６におけるＴｉＷもまた除去され、ただアンチ
ヒユーズ１０４の間のアモルファスシリコン区域１０６
だけを残す。これは、図において示されるように、第１
の金属のピッチにより離れて間隔をあけられた、１行の
自己整列したアンチヒユーズを与える。
アンチヒユーズの付加的な行は、そのアンチヒユーズの
行に平行に位置される。第２の金属アルミニウム導体１
０８は、第１の金属導体１０２をわたって交差し、かつ
それに垂直である。バイア１１０（典型的に示される）
は、第２の金属導体（典型的に１０８ａないし１０８ｆ
として示される）からアンチヒユーズ構造の底部におけ
るそれぞれのＴｉＷの第１の層へ延在する。バイアは、
１列のアンチヒユーズ構造のために、第２の金属導体お
よび第１のＴｉＷの間に複数個の接続を与える。これは
、アンチヒユーズ構造のための減じられた抵抗の接続を
与える。結果として、ＴｉＷはアンチヒユーズの底部導
体のために使用できるが、なおより低い接続抵抗を有す
る。
第５Ａ図は、５個のアンチヒユーズまたは６個の一方の
金属のピッチごとに間隔をあけられた、バイア１１０を
示す。先行技術において、他方の金属の導体を使用する
底ｆｆｌ＜ＴｉＷ層への外部の接続は、ただ底部導体ラ
インの端部においてだけ行なわれる。ＴｉＷをその接続
の配置において使用することは、より高い抵抗の接続を
結果としてもたらす。図において示されるように、第２
の金属の接続のために多数の接続バイアを使用すること
は、アンチヒユーズ構造のいずれの１つへの接続抵抗も
大いに減じる。
第６八図ないし第６Ｄ図は、第４図において示されたも
のと類似したアンチヒユーズのアレイを形成するアンチ
ヒユーズ構造要素の形成における様々な処理段階を示す
。
第６Ａ図は、第１の金属化まで処理された標準のＣＭＯ
Ｓ処理されたウェーハを示す。サブストレートの表面の
上には、次いで様々な前に形成された回路構成要素およ
びサブストレート上に形成された活性装置を保護するた
めに、好ましくは５００ないし１００オングストローム
のＴｉＷまたはアルミニウムの保護層１１６が形成され
る。マスキングおよびエツチングステップは、そこにお
いてヒユーズ構造が形成されるべきであるヒユーズ区域
１１８における保護層１１６の部分を除去する。
第６Ｂ図は、ヒユーズ区域１１８において生成された２
５００オングストロームのＴｉＷの第１の層１２０を示
す。１０００ないし２０００オングストロームのアモル
ファスまたはポリシリコンの層１２２は、ＴｉＷ層１２
０の上に生成される。
■０００ないし２０００オングストロームのＴｉＷの第
２の層１２４は、層１２２の上に生成される。マスキン
グおよびエツチングステップは、次いで図において示さ
れるような垂直のアンチヒユーズのサンドイッチ１２６
を形成するように、ＴｉＷ層１２０．１２４およびシリ
コン層１２２をエツチングするために使用される。
第６Ｃ図は、ヒユーズ構造の周囲を囲む酸化物側壁スペ
ーサ１２８を有する、ヒユーズ構造１２６を示す。側壁
スペーサ１２８は、プラズマ酸化物生成によりヒユーズ
構造の上に形成される。その後の酸化物層の等方性エツ
チングは、示されるような側壁１２８を生ずる。ホトレ
ジストマスクは、保護ＴｉＷが回路要素からウェットエ
ツジングされて除かれるときに、ヒユーズ構造を保護す
るために使用される。ウェーハは、そのとき標準の第１
の金属化のための準備ができている。
第６Ｄ図は、サブストレートの表面の上に生成されたア
ルミニウムの第１の金属化の層１３８を示す。もしＣＭ
Ｏ８回路要素のために必要とされれば、障壁金属を用い
ることができる。第１の金属のマスキングおよびエツチ
ングステップは、第６Ｄ図において示された構造を形成
するために、示されるように区域１４０におけるアルミ
ニウム１３８をエツチングして除去する。アルミニウム
１３８のエツチングの間に、ＴｉＷ１２４もまたエツチ
ングされる。次のステップは、半導体の製作において伝
統的である。プレーナにされた誘電体層は、次いでサブ
ストレートの表面の上に生成される。バイアのマスキン
グおよびエツチングのステップは、次いでアルミニウム
導体への標準のバイアおよびＴｉＷ層１２０へのピック
アップバイアを形成する。標準の第２の金属化ステップ
は、次いで使用される。
第４図および第６Ａ図ないし第６Ｄ図の構造に相関した
、代わりの方法のいくつかの利点がある。
Ｔ　１Ｗ−Ｓｉ　−Ｔ　ｉＷ槽構造、プレーナであり、
かつプログラミングの間にアンチヒユーズ構造をわたっ
てより均一な電界を与える。底部のＴｉＷは、Ｓｉの生
成の前にエツチングまたは損傷されない。述べられたプ
ロセスの自己整列の特徴のために、ヒユーズアレイ要素
のピッチまたは間隔は、第１の金属化のピッチと同じく
らい密集している。
ヒユーズおよび第１の金属は、完全に自己整列している
。回路のコンタクトは、全てのエツチングステップから
保護されている。したがって、コンタクトの形状におけ
る変化は起こらない。
ＴｉＷの代わりに、他の障壁金属、たとえばＴｉＮまた
はＷが使用できる。回路要素の上の保護層は、アルミニ
ウムのような他の金属であり得る。
前述のこの発明の特定の実施例の説明は、図示および説
明の目的のために与えられている。それらは、余すとこ
ろのないものであるようにまたはこの発明を開示された
精密な形態に制限するように意図されておらず、かつ明
らかに上の教示に照らして多くの修正および変形が可能
である。実施例は、この発明の原理およびそれの実際的
な応用を最も良く説明し、それによって当業者がこの発
明および様々な実施例を企図される特定の使用に適する
ような様々な修正により最もよく利用することができる
ために、選ばれかつ述べられた。この発明の範囲は前掲
の特許請求の範囲およびそれらの均等物により規定され
ることが、意図される。
【図面の簡単な説明】
第１図は、この発明に従ったアンチヒユーズ構造の断面
図である。 第２図は、アンチヒユーズの発明を組み入れる半導体構
造の断面図である。 第３八図ないし第３Ｅ図は、第２図の構造の形成の様々
な段階における断面図である。 第４図は、この発明を組み入れる半導体構造の代わりの
実施例の断面図である。 第５Ａ図および第５Ｂ図は、アンチヒユーズのアレイの
部分の平面図である。 第６Ａ図ないし第６Ｄ図は、この発明に従ったアンチヒ
ユーズの形成における様々な段階を示す断面図である。 図において、１０は基礎的なアンチヒユーズ構造、１２
はシリコンサブストレート、１４は酸化物層、１６はＴ
ｉＷの第１の層、１７は誘電体材料の層、１８はアンチ
ヒユーズシリコンの層、２０はＴｉＷの第２の層、２２
は第１の導体材料の層、３０および３２は、アンチヒユ
ーズ構造、３４はシリコン半導体サブストレート、３８
は２４００オングストロームのＴｉＷの第１の層、４０
は誘電体材料の層、４２．４３および４４はバイア、４
６は１０００オングストロームのＴｉＷの第２の層、５
０および５２は導体、５６は導体プラグ、６２は導体、
６４はバイア、７０はアンチヒユーズ構造、７２はシリ
コン半導体サブストレート、７６はＴｉＷの第１の層、
７８は好ましくはアモルファスシリコンまたはポリシリ
コンの層、８０はＴｉＷの第２の層、８２はシリコン二
酸化物側壁スペーサ、８４は第１の金属または導体の層
、８６は標準の金属間の誘電体層、８８は第２の金属ア
ルミニウム層、１０２ａないし１０２ｊは第１の金属ア
ルミニウム導体、１０４はアンチヒユーズ構造、１０６
はアモルファスシリコン区域、１０８ａないし１０８ｆ
は第２の金属導体、１１０はバイア、１２０は２５００
オングストロームのＴｉＷの第１の層、１２２は１００
０ないし２０００オングストロームのアモルファスまた
はポリシリコンの層、１２４は１０００ないし２０００
オングストロームのＴｉＷの第２の層、１２６は垂直の
アンチヒユーズのサンドイッチ、１２８は酸化物側壁ス
ペーサ、１３８はアルミニウムである。

Claims (11)

    【特許請求の範囲】
  1. （１）その上に回路要素が形成された半導体サブストレ
    ートの上にアンチヒューズ構造のアレイを形成する方法
    であって、 第１の金属化のところまでだが第１の金属化を含まない
    ＣＭＯＳプロセスステップにより処理されている半導体
    サブストレートを準備するステップと、 前記回路要素の上を含む前記サブストレートの上にＴｉ
    Ｗの第１の層を生成するステップと、前記アンチヒュー
    ズのアレイのためにＴｉＷ底部導体を与えるためにかつ
    前記回路要素の上にＴｉＷの保護層を残すために、前記
    ＴｉＷの第１の層をマスキングしかつエッチングするス
    テップと、前記ＴｉＷの第１の層の上に第１の誘電体層
    を形成するステップと、 前記ＴｉＷの第１の層の部分を露出させることにより前
    記第１の誘電体層におけるヒューズバイアのアレイを規
    定するためにおよび前記ＴｉＷの第１の層のその後に生
    成される第２の金属導体への接続のための接続バイアを
    規定するために、前記第１の誘電体層の部分をマスキン
    グしかつエッチングして除くステップと、 前記回路要素の上のＴｉＷの保護層の上の第１の誘電体
    層を除去するステップと、 前記第１の誘電体層の上におよび前記ＴｉＷの第１の層
    の前記露出された部分の上にアンチヒューズシリコンの
    層を生成するステップと、 前記アンチヒューズシリコンの層の上にＴｉＷの第２の
    層を生成するステップと、 ヒューズのアレイを規定するために、前記第２のＴｉＷ
    の層および前記アンチヒューズシリコンの層の部分をマ
    スキングしかつエッチングして除くステップと、 前記ヒューズのアレイの上に保護ホトレジスト層を形成
    し、かつ前記回路要素の上の前記保護ＴｉＷ層を除去す
    るステップと、 前記ＴｉＷの第２の層、前記回路要素および前記接続バ
    イアの上に第１の金属の導体を生成するステップと、 前記第１の金属導体の上に金属間の誘電体層を形成する
    ステップと、 前記金属間の誘電体層において前記第１の金属導体への
    バイアを形成するステップと、 前記アンチヒューズ構造への接続抵抗を減するために、
    前記第２の金属導体および前記ＴｉＷの第１の層の間に
    複数個の接続を与えるために、前記金属間の誘電体層の
    上に第２の金属の導体を形成するステップと、 半導体サブストレートの表面の上に不活性化層を形成す
    るステップとを含む、方法。
  2. （２）その上に回路要素が形成された半導体サブストレ
    ート上にアンチヒューズ構造のアレイを形成する方法で
    あって、 第１の金属化のところまでだが第１の金属化を含まない
    ＣＭＯＳプロセスステップにより処理されている半導体
    サブストレートを準備するステップと、 前記回路要素の上を含む前記サブストレートの上にＴｉ
    Ｗの第１の層を生成するステップと、前記アンチヒュー
    ズのアレイのためにＴｉＷ底部導体を与えるためにおよ
    び前記回路要素の上にＴｉＷの保護層を残すために、前
    記ＴｉＷの第１の層をマスキングしかつエッチングする
    ステップと、 前記ＴｉＷの第１の層の上に第１の誘電体層を形成する
    ステップと、 前記第１の誘電体層においてヒューズバイアのアレイを
    規定するために、前記第１の誘電体層の部分をマスキン
    グしかつエッチングして除くステップと、 前記回路要素の上のＴｉＷの保護層の上の第１の誘電体
    層を除去するステップと、 前記第１の誘電体層の上におよび前記ＴｉＷの第１の層
    の前記露出された部分の上に、アンチヒューズシリコン
    の層を生成するステップと、前記アンチヒューズシリコ
    ンの層の上にＴｉＷの第２の層を生成するステップと、 ヒューズのアレイを規定するために、前記第２のＴｉＷ
    層および前記アンチヒューズシリコンの層の部分をマス
    キングしかつエッチングして除くステップと、 前記ヒューズのアレイの上に保護ホトレジスト層を形成
    し、かつ前記回路要素の上の前記保護ＴｉＷ層を除去す
    るステップと、 前記ＴｉＷの第２の層、前記回路要素および前記接続バ
    イアの上に、第１の金属の導体を生成するステップと、 前記第１の金属導体の上に金属間の誘電体層を形成する
    ステップと、 前記金属間の誘電体層において、前記第１の金属導体へ
    のおよび前記第１のＴｉＷ層へのバイアを形成するステ
    ップと、 前記アンチヒューズ構造への接続抵抗を減じるために、
    前記第２の金属導体および前記ＴｉＷの第１の層の間に
    複数個の接続を与えるために、前記金属間の誘電体層の
    上に第２の金属の導体を形成するステップと、 半導体サブストレートの表面の上に不活性化層を形成す
    るステップとを含む、方法。
  3. （３）アンチヒューズ構造を形成する方法であって、 コンタクト形成を介してＣＭＯＳプロセスステップによ
    り処理されており、かつその上に回路要素が形成された
    、シリコンサブストレートを準備するステップと、 回路要素の上に保護層を形成するステップと、前記保護
    層をマスキングし、かつヒューズ区域からエッチングし
    て除くステップと、 前記ヒューズ区域の上にＴｉＷの第１の層を生成するス
    テップと、 前記ＴｉＷの第１の層の上にアンチヒューズシリコン材
    料の層を生成するステップと、 前記アンチヒューズシリコン材料の層の上にＴｉＷの第
    ２の層を生成するステップと、 ＴｉＷ−Ｓｉ−ＴｉＷアンチヒューズのサンドイッチを
    形成するために、前記ＴｉＷの第１の層、前記アンチヒ
    ューズシリコン材料の層および前記ＴｉＷの第２の層を
    マスキングしかつエッチングするステップと、 酸化物層を生成し、かつ前記ＴｉＷ−Ｓｉ−ＴｉＷアン
    チヒューズのサンドイッチの周囲の辺りの前記酸化物層
    から側壁スペーサをエッチングするステップと、 保護層を除去するステップと、 前記ＴｉＷの第２の層の上におよび前記回路要素の上に
    第１の導電材料の層を生成するステップと、 第１の導体材料の層および前記ＴｉＷの第２の層の部分
    をエッチングするステップと、 前記サブストレートの上にプレーナにされた誘電体層を
    形成するステップと、 バイアマスクを形成し、前記第１の導体材料の層への標
    準のバイアをエッチングし、かつ前記ＴｉＷの第１の層
    へのピックアップバイアをエッチングするステップと、 前記プレーナにされた誘電体層の上に、第２の導体材料
    の層を生成しかつエッチングするステップとを含む、方
    法。
  4. （４）前記保護層はＴｉＷの層である、請求項３に記載
    の方法。
  5. （５）前記保護層はアルミニウムである、請求項３に記
    載の方法。
  6. （６）回路要素の上に第１の導体材料の層を生成する前
    に、障壁金属の層を生成するステップを含む、請求項３
    に記載の方法。
  7. （７）前記アンチヒューズシリコンはアモルファスシリ
    コンの層である、請求項３に記載の方法。
  8. （８）半導体サブストレート上に形成されたアンチヒュ
    ーズ構造であって、 半導体サブストレートと、 前記半導体サブストレートの表面の第１の部分の上に形
    成された第１のＴｉＷの層と、 前記ＴｉＷの第１の層の上に形成された第１の誘電体材
    料の層とを含み、前記第１の誘電体材料の層は第１のＴ
    ｉＷの層の第１の部分を露出させるためにそこに形成さ
    れた第１の開口部を有し、さらに、 前記ＴｉＷの第１の層の第１の部分の上におよび前記第
    １の開口部の近くの前記第１の誘電体材料の層の部分の
    上に形成された、アンチヒューズシリコンの層と、 前記アンチヒューズシリコンの層の上に形成されたＴｉ
    Ｗの第２の層と、 前記ＴｉＷの第２の層の上に形成された第１の金属導体
    とを含み、 前記誘電体層はＴｉＷの第１の層の第２の部分を露出さ
    せるためにそこに形成された第２の開口部を有し、かつ
    第２の金属層は前記ＴｉＷの第１の層へより低い接続抵
    抗を与えるために前記第２の開口部を介して第１のＴｉ
    Ｗの層の前記第２の部分に接続されるように形成される
    、アンチヒューズ構造。
  9. （９）半導体サブストレート上のアレイにおいて形成さ
    れた複数個のアンチヒューズ構造を含み、各装置のため
    のそれぞれの第１の金属導体は一般的に互いに平行に延
    在しかつ配置されたストリップとして配置され、さらに
    、 前記第１の金属ストリップに一般的に垂直にかつそれか
    ら間隔をあけられて延在するＴｉＷの第１の層のストリ
    ップを含み、それぞれのアンチヒューズ装置は前記第１
    の金属導体および前記第１のＴｉＷのストリップの間に
    およびクロスオーバ領域に位置され、 前記アンチヒューズ構造への接続抵抗を減じるために、
    前記ＴｉＷの第１の層の前記ストリップに複数個の第２
    の開口部が設けられる、請求項８に記載のアンチヒュー
    ズ構造。
  10. （１０）半導体サブストレートと、 前記半導体サブストレートの上に形成されたＴｉＷの第
    １の層と、 前記ＴｉＷの第１の層の上に形成されたアンチヒューズ
    シリコンの層と、 前記アンチヒューズシリコンの層の上に形成されたＴｉ
    Ｗの第２の層とを含み、前記ＴｉＷの第１のならびに第
    ２の層および前記アンチヒューズシリコンの層は垂直の
    アンチヒューズのサンドイッチ形の構造を形成し、さら
    に、 前記アンチヒューズのサンドイッチ形の構造の周囲に隣
    接してかつそれを囲んで形成された、側壁スペーサと、 前記側壁スペーサおよび前記アンチヒューズのサンドイ
    ッチ形の構造の上に横たわる第１の金属層と、 前記第１の金属層の上に形成された金属間の誘電体層と
    、 前記第１のＴｉＷ層に減じられた接続抵抗を与えるため
    に前記金属間の誘電体層において形成されたバイアを介
    して第１のＴｉＷ層に接続される、第２の金属とを含む
    、アンチヒューズ構造。
  11. （１１）前記アンチヒューズシリコンの層はアモルファ
    スシリコンの層を含む、請求項１０にに記載のアンチヒ
    ューズ構造。
JP2213576A 1989-08-24 1990-08-09 アンチヒューズ構造とそれを形成する方法 Pending JPH03179763A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US398,141 1989-08-24
US07/398,141 US4914055A (en) 1989-08-24 1989-08-24 Semiconductor antifuse structure and method

Publications (1)

Publication Number Publication Date
JPH03179763A true JPH03179763A (ja) 1991-08-05

Family

ID=23574151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2213576A Pending JPH03179763A (ja) 1989-08-24 1990-08-09 アンチヒューズ構造とそれを形成する方法

Country Status (3)

Country Link
US (1) US4914055A (ja)
EP (2) EP0671767A3 (ja)
JP (1) JPH03179763A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169017A (ja) * 1991-02-27 1994-06-14 American Teleph & Telegr Co <Att> 埋込みアンチヒューズを有する集積回路の製造法
JP2008258598A (ja) * 2007-03-14 2008-10-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010532564A (ja) * 2007-06-29 2010-10-07 サンディスク スリーディー，エルエルシー 逆方向リークが減少した３次元の読み書きセルとそれを作る方法

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5367208A (en) 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
US5989943A (en) * 1989-09-07 1999-11-23 Quicklogic Corporation Method for fabrication of programmable interconnect structure
JP2990783B2 (ja) * 1989-11-30 1999-12-13 セイコーエプソン株式会社 半導体記憶装置
US5181096A (en) * 1990-04-12 1993-01-19 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5541441A (en) * 1994-10-06 1996-07-30 Actel Corporation Metal to metal antifuse
US5381035A (en) * 1992-09-23 1995-01-10 Chen; Wenn-Jei Metal-to-metal antifuse including etch stop layer
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5552627A (en) * 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5404029A (en) * 1990-04-12 1995-04-04 Actel Corporation Electrically programmable antifuse element
US5543656A (en) * 1990-04-12 1996-08-06 Actel Corporation Metal to metal antifuse
KR910019241A (ko) * 1990-04-30 1991-11-30 리챠드 데이빗 라우만 안티퓨즈를 갖는 집적회로
US5019234A (en) * 1990-06-08 1991-05-28 Vlsi Technology, Inc. System and method for depositing tungsten/titanium films
US5212102A (en) * 1990-08-22 1993-05-18 National Semiconductor Corporation Method of making polysilicon Schottky clamped transistor and vertical fuse devices
US5106773A (en) * 1990-10-09 1992-04-21 Texas Instruments Incorporated Programmable gate array and methods for its fabrication
US5130777A (en) * 1991-01-04 1992-07-14 Actel Corporation Apparatus for improving antifuse programming yield and reducing antifuse programming time
WO1992013359A1 (en) * 1991-01-17 1992-08-06 Crosspoint Solutions, Inc. An improved antifuse circuit structure for use in a field programmable gate array and method of manufacture thereof
US5166556A (en) * 1991-01-22 1992-11-24 Myson Technology, Inc. Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits
US6171512B1 (en) 1991-02-15 2001-01-09 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US5365105A (en) * 1991-02-19 1994-11-15 Texas Instruments Incorporated Sidewall anti-fuse structure and method for making
US5625220A (en) * 1991-02-19 1997-04-29 Texas Instruments Incorporated Sublithographic antifuse
DE69231858T2 (de) * 1991-02-19 2002-03-28 Texas Instruments Inc Antischmelzsicherungsstruktur mit Seitenwand und Herstellungsverfahren
US5322812A (en) 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
EP0509631A1 (en) * 1991-04-18 1992-10-21 Actel Corporation Antifuses having minimum areas
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5233217A (en) * 1991-05-03 1993-08-03 Crosspoint Solutions Plug contact with antifuse
US5120679A (en) * 1991-06-04 1992-06-09 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5290734A (en) * 1991-06-04 1994-03-01 Vlsi Technology, Inc. Method for making anti-fuse structures
US5258643A (en) * 1991-07-25 1993-11-02 Massachusetts Institute Of Technology Electrically programmable link structures and methods of making same
AU2419592A (en) * 1991-07-25 1993-02-23 Massachusetts Institute Of Technology Voltage programmable links for integrated circuits
DE69209939T2 (de) * 1991-08-26 1996-10-31 Actel Corp Erhöhte Metall-Metall-Antischmelzsicherungsstrukturen und Verfahren zu deren Herstellung
WO1993005514A1 (en) * 1991-09-04 1993-03-18 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5272666A (en) * 1991-10-18 1993-12-21 Lattice Semiconductor Corporation Programmable semiconductor antifuse structure and method of fabricating
EP0539197A1 (en) * 1991-10-23 1993-04-28 Fujitsu Limited Semiconductor device with anti-fuse and production method
EP0558176A1 (en) * 1992-02-26 1993-09-01 Actel Corporation Metal-to-metal antifuse with improved diffusion barrier layer
US5298784A (en) * 1992-03-27 1994-03-29 International Business Machines Corporation Electrically programmable antifuse using metal penetration of a junction
JPH0613548A (ja) * 1992-03-30 1994-01-21 Texas Instr Inc <Ti> 集積回路抵抗とその製法
EP0564138A1 (en) * 1992-03-31 1993-10-06 STMicroelectronics, Inc. Field programmable device
US5329153A (en) * 1992-04-10 1994-07-12 Crosspoint Solutions, Inc. Antifuse with nonstoichiometric tin layer and method of manufacture thereof
US5384488A (en) * 1992-06-15 1995-01-24 Texas Instruments Incorporated Configuration and method for positioning semiconductor device bond pads using additional process layers
EP0583119B1 (en) * 1992-07-31 2000-02-09 STMicroelectronics, Inc. Programmable contact structure
EP0592078A1 (en) * 1992-09-23 1994-04-13 Actel Corporation Antifuse element and fabrication method
US5248632A (en) * 1992-09-29 1993-09-28 Texas Instruments Incorporated Method of forming an antifuse
US5308795A (en) * 1992-11-04 1994-05-03 Actel Corporation Above via metal-to-metal antifuse
TW225044B (ja) * 1992-11-20 1994-06-11 Philips Electronics Nv
US5373169A (en) * 1992-12-17 1994-12-13 Actel Corporation Low-temperature process metal-to-metal antifuse employing silicon link
US5447880A (en) * 1992-12-22 1995-09-05 At&T Global Information Solutions Company Method for forming an amorphous silicon programmable element
US5315177A (en) * 1993-03-12 1994-05-24 Micron Semiconductor, Inc. One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture
US5550404A (en) * 1993-05-20 1996-08-27 Actel Corporation Electrically programmable antifuse having stair aperture
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US5369054A (en) * 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
KR960015326B1 (ko) * 1993-07-26 1996-11-07 재단법인 한국전자통신연구소 프로그램가능한 안티-퓨즈소자(Antifuse element) 및 그 제조방법
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
US5572409A (en) * 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5834824A (en) * 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5917229A (en) * 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5537108A (en) * 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
US5726482A (en) * 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
US5813881A (en) * 1994-02-08 1998-09-29 Prolinx Labs Corporation Programmable cable and cable adapter using fuses and antifuses
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
US5962815A (en) * 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
US5789764A (en) * 1995-04-14 1998-08-04 Actel Corporation Antifuse with improved antifuse material
US5592016A (en) * 1995-04-14 1997-01-07 Actel Corporation Antifuse with improved antifuse material
WO1996038861A1 (en) * 1995-06-02 1996-12-05 Actel Corporation Raised tungsten plug antifuse and fabrication process
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5759876A (en) * 1995-11-01 1998-06-02 United Technologies Corporation Method of making an antifuse structure using a metal cap layer
US5658819A (en) * 1995-11-01 1997-08-19 United Technologies Corporation Antifuse structure and process for manufacturing the same
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
DE19608680A1 (de) * 1996-03-06 1997-09-11 Mtu Friedrichshafen Gmbh Verfahren zur Herstellung einer pulvergefüllten Folie für Elektroden und für Elektrolytaufnahmemittel elektrochemischer Zellen und nach dem Verfahren hergestellte Folie
US5872338A (en) * 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US5831325A (en) * 1996-08-16 1998-11-03 Zhang; Guobiao Antifuse structures with improved manufacturability
US6034427A (en) * 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US6156588A (en) * 1998-06-23 2000-12-05 Vlsi Technology, Inc. Method of forming anti-fuse structure
US6549035B1 (en) 1998-09-15 2003-04-15 Actel Corporation High density antifuse based partitioned FPGA architecture
US6580144B2 (en) * 2001-09-28 2003-06-17 Hewlett-Packard Development Company, L.P. One time programmable fuse/anti-fuse combination based memory cell
US20030062596A1 (en) 2001-10-02 2003-04-03 Actel Corporation Metal-to-metal antifuse employing carbon-containing antifuse material
US7459763B1 (en) 2001-10-02 2008-12-02 Actel Corporation Reprogrammable metal-to-metal antifuse employing carbon-containing antifuse material
US6965156B1 (en) 2002-12-27 2005-11-15 Actel Corporation Amorphous carbon metal-to-metal antifuse with adhesion promoting layers
US7390726B1 (en) 2001-10-02 2008-06-24 Actel Corporation Switching ratio and on-state resistance of an antifuse programmed below 5 mA and having a Ta or TaN barrier metal layer
US6728126B1 (en) 2002-12-20 2004-04-27 Actel Corporation Programming methods for an amorphous carbon metal-to-metal antifuse
US6794726B2 (en) 2002-04-17 2004-09-21 International Business Machines Corporation MOS antifuse with low post-program resistance
US7254078B1 (en) 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
US7723820B2 (en) * 2006-12-28 2010-05-25 International Business Machines Corporation Transistor based antifuse with integrated heating element
US7851885B2 (en) * 2007-03-07 2010-12-14 International Business Machines Corporation Methods and systems involving electrically programmable fuses
US20080218247A1 (en) * 2007-03-07 2008-09-11 International Business Machines Corporation Method for automatically adjusting electrical fuse programming voltage
US7674691B2 (en) 2007-03-07 2010-03-09 International Business Machines Corporation Method of manufacturing an electrical antifuse
US7714326B2 (en) * 2007-03-07 2010-05-11 International Business Machines Corporation Electrical antifuse with integrated sensor
US7732893B2 (en) * 2007-03-07 2010-06-08 International Business Machines Corporation Electrical fuse structure for higher post-programming resistance
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
US7800939B2 (en) * 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
JP5387677B2 (ja) * 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
KR101079285B1 (ko) 2010-03-03 2011-11-04 주식회사 하이닉스반도체 반도체 장치의 전기적 퓨즈 및 그 구동방법
JP5547111B2 (ja) 2011-02-15 2014-07-09 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4240094A (en) * 1978-03-20 1980-12-16 Harris Corporation Laser-configured logic array
IL61671A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Diode and rom or eeprom devices using it
US4585490A (en) * 1981-12-07 1986-04-29 Massachusetts Institute Of Technology Method of making a conductive path in multi-layer metal structures by low power laser beam
JPS59125640A (ja) * 1982-12-28 1984-07-20 Fujitsu Ltd 半導体装置の製造方法
US4569121A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer
WO1985003599A1 (en) * 1984-02-09 1985-08-15 Ncr Corporation Programmable read-only memory cell and method of fabrication
US4751197A (en) * 1984-07-18 1988-06-14 Texas Instruments Incorporated Make-link programming of semiconductor devices using laser enhanced thermal breakdown of insulator
US4670970A (en) * 1985-04-12 1987-06-09 Harris Corporation Method for making a programmable vertical silicide fuse
US4748490A (en) * 1985-08-01 1988-05-31 Texas Instruments Incorporated Deep polysilicon emitter antifuse memory cell

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06169017A (ja) * 1991-02-27 1994-06-14 American Teleph & Telegr Co <Att> 埋込みアンチヒューズを有する集積回路の製造法
JP2008258598A (ja) * 2007-03-14 2008-10-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8981524B2 (en) 2007-03-14 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a plurality of antifuse memory cells
US9356030B2 (en) 2007-03-14 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device having antifuse with semiconductor and insulating films as intermediate layer
JP2010532564A (ja) * 2007-06-29 2010-10-07 サンディスク スリーディー，エルエルシー 逆方向リークが減少した３次元の読み書きセルとそれを作る方法

Also Published As

Publication number Publication date
EP0671767A3 (en) 1998-01-21
EP0671767A2 (en) 1995-09-13
US4914055A (en) 1990-04-03
EP0414361A3 (en) 1991-09-18
EP0414361A2 (en) 1991-02-27

Similar Documents

Publication Publication Date Title
JPH03179763A (ja) アンチヒューズ構造とそれを形成する方法
US5387812A (en) Electrically programmable antifuse having a metal to metal structure
US5807786A (en) Method of making a barrier layer to protect programmable antifuse structure from damage during fabrication sequence
US4875971A (en) Fabrication of customized integrated circuits
US5444021A (en) Method for making a contact hole of a semiconductor device
EP0774164A1 (en) Raised tungsten plug antifuse and fabrication process
US5128745A (en) Semiconductor device with thin film resistor
US6452223B1 (en) Methods of fabricating buried digit lines and semiconductor devices including same
US4818725A (en) Technique for forming planarized gate structure
US5652169A (en) Method for fabricating a programmable semiconductor element having an antifuse structure
US5420462A (en) Semiconductor device with conductors on stepped substrate having planar upper surfaces
JP3185747B2 (ja) 半導体装置及びその製造方法
JPH06163702A (ja) プログラム可能コンタクト構成体及び方法
JPH104092A (ja) 半導体装置の製造方法
JP2653672B2 (ja) スケイラブル・ヒューズ・リンク素子の形成方法
KR0151022B1 (ko) 캐패시터의 축적전극 제조방법
JPH0582518A (ja) コンタクト形成方法
KR0177405B1 (ko) 반도체 장치의 안티퓨즈 및 그 제조방법
JPS6149439A (ja) 半導体装置の製造方法
JPH0936222A (ja) 半導体装置及びその製造方法
JPH05166941A (ja) 半導体セルフアライン・コンタクト構造および製造方法
KR20000004453A (ko) 반도체장치의 제조방법
JPH01241845A (ja) 半導体装置の製造方法
JPH03203321A (ja) 半導体集積回路の製造方法
JPH03248445A (ja) 半導体装置の製造方法