JP5547111B2 - 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法 - Google Patents

不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法 Download PDF

Info

Publication number
JP5547111B2
JP5547111B2 JP2011029540A JP2011029540A JP5547111B2 JP 5547111 B2 JP5547111 B2 JP 5547111B2 JP 2011029540 A JP2011029540 A JP 2011029540A JP 2011029540 A JP2011029540 A JP 2011029540A JP 5547111 B2 JP5547111 B2 JP 5547111B2
Authority
JP
Japan
Prior art keywords
layer
electrode
resistance change
resistance
nonvolatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011029540A
Other languages
English (en)
Other versions
JP2012169469A (ja
Inventor
尚 山内
章輔 藤井
玲華 市原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011029540A priority Critical patent/JP5547111B2/ja
Priority to US13/233,623 priority patent/US8698277B2/en
Publication of JP2012169469A publication Critical patent/JP2012169469A/ja
Priority to US14/209,169 priority patent/US8975611B2/en
Application granted granted Critical
Publication of JP5547111B2 publication Critical patent/JP5547111B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Description

本発明の実施形態は不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法に関する。
ＮＡＮＤ型フラッシュメモリは、大容量データの記憶装置として普及している。現在、記憶素子を微細化することによってビットあたりのコスト削減や大容量化が進められている。
一方、従来のフローティング型フラッシュメモリとは異なる動作原理に基づく新たな記憶装置（以下単にメモリと称する）の実用化も期待されている。
例えば、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に代表される二端子メモリは、低電圧動作、高速スイッチングおよび微細化が容易等の観点から、次世代メモリとして有望視されている。二端子メモリとしては、例えば、非晶質シリコン層（以下、アモルファスシリコン層もしくは略してａ−Ｓｉ層と称することもある）を抵抗変化層に用いたメモリが挙げられる。このような二端子メモリでは、大容量メモリなどへの応用を容易化するために、抵抗変化層を半導体基板上に形成した場合においても、低電圧動作が可能であることが求められている。
Ｎａｎｏ Ｌｅｔｔｅｒｓ ８ （２００８） ３９２ Ｎａｔｕｒｅ，Ｖｏｌ．４３３，６ Ｊａｎｕａｒｙ（２００５）４７
本発明の一つの実施形態の目的は、抵抗変化層の抵抗を変化させるのに必要な電圧を低減することが可能な不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法を提供することである。
実施形態の不揮発性抵抗変化素子によれば、第１電極と、第２電極と、第一層と、第二層とが設けられている。第２電極は、金属元素を有する。第一層は、前記第１電極と前記第２電極との間に配置され、半導体元素を有する。第二層は、前記第２電極と前記第一層との間に挿入され、前記半導体元素を有し、前記第一層よりも前記半導体元素が未終端である比率が高い。
図１は、第１実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図２は、図１の不揮発性抵抗変化素子の導電性フィラメントの発生過程および消滅過程を概略的に示す断面図である。 図３は、図１の不揮発性抵抗変化素子の導電性フィラメントの発生過程における電子および金属イオンの流れを示す断面図である。 図４は、図１の不揮発性抵抗変化素子の導電性フィラメントの消滅過程におけるホールおよび金属イオンの流れを示す断面図である。 図５は、図１のイオン活性化層の有無に応じた金属元素の活性化エネルギーの増減を示す図である。 図６は、金属元素の活性化エネルギーを変化させた時の正規化実効電極反応断面積とフィラメント接続電圧との関係を示す図である。 図７は、第３実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図８は、第４実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図９は、第５実施形態に係る不揮発性抵抗変化素子の製造方法を示す断面図である。 図１０は、第６実施形態に係る不揮発性抵抗変化素子の製造方法を示す断面図である。 図１１（ａ）は、第７実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図１１（ｂ）は、図１１（ａ）のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。 図１２は、図１１（ａ）のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。 図１３は、図１１（ａ）のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。 図１４は、図１１（ａ）のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。 図１５は、第８実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図１６は、図１５の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図である。 図１７は、第９実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図１８は、図１７の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図である。
以下、実施形態に係る不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１において、この不揮発性抵抗変化素子では、第１電極１上に抵抗変化層２が積層されている。そして、抵抗変化層２上にはイオン活性化層３を介して第２電極４が積層されている。
ここで、抵抗変化層２は半導体元素を有し、この半導体元素としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＳｉＣなどから選択することができる。また、抵抗変化層２は、非晶質半導体であってもよいし、多結晶半導体であってもよいし、単結晶半導体であってもよい。また、半導体元素に窒素または酸素が添加されていてもよく、例えば、シリコン窒化膜またはシリコン酸化膜などであってもよい。また、抵抗変化層２の膜厚Ｔ１は、典型的には１ｎｍ〜３００ｎｍである。素子の微細化を考慮すれば、膜厚はより薄い方がよいが、薄すぎると均質な膜とはならないため、２ｎｍ〜５０ｎｍがより好ましい。
また、抵抗変化層２の半導体元素がＳｉである場合、第１電極１は不純物ドープシリコンを用いることができる。例えば、第１電極１の抵抗率が０．００５Ωｃｍ以下となるように、シリコンに高濃度のＢ、As、Pイオンを注入することができる。
また、第２電極４は金属元素を有し、この金属元素としては、例えば、Ａｇを用いることができる。第１電極１および第２電極４は、それ以外の導電性材料を用いるようにしてもよい。例えば、第１電極１および第２電極４として、Ａｇ、Ａｕ、Ｔｉ、Ｎｉ、Ｃｏ、Ａｌ、Ｆｅ、Ｃｒ、Ｃｕ、Ｗ、Ｈｆ、Ｔａ、Ｐｔ、Ｒｕ、ＺｒまたはＩｒや、その窒化物あるいは炭化物あるいはカルコゲナイド材料などを用いることができる。さらに、このような金属や半導体元素のうち複数を含む合金材料を第１電極１および第２電極４として用いてもよい。また、第１電極１および第２電極４は同じ金属を含んでいてもよい。ただし、第１電極１は第２電極４よりもイオン化しにくい材料で構成することが好ましい。
イオン活性化層３は半導体元素を有し、その半導体元素が未終端である比率が抵抗変化層２よりも高い。なお、イオン活性化層３の半導体元素が未終端である比率は抵抗変化層２の半導体元素に比べて５倍以上であることが好ましい。この半導体元素としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＳｉＣなどから選択することができる。また、イオン活性化層３は、非晶質半導体であってもよいし、多結晶半導体であってもよいし、単結晶半導体であってもよい。また、半導体元素にＮまたはＯが添加されていてもよく、例えば、ＳｉＮまたはＳｉＯ２などであってもよい。
また、抵抗変化層２およびイオン活性化層３は、同一の半導体元素から構成されるようにしてもよい。例えば、抵抗変化層２およびイオン活性化層３が非晶質シリコンから構成され、抵抗変化層２のシリコン原子が水素にて終端されているものとする。この場合、イオン活性化層３は、水素にて終端されていないシリコン原子の比率が抵抗変化層２よりも高くなるように構成することができる。
また、イオン活性化層３が抵抗変化層２と第２電極４との間に均一に存在できるならば、イオン活性化層３の膜厚は薄い方がよい。例えば、抵抗変化層２の膜厚Ｔ１は３９ｎｍ、イオン活性化層３の膜厚Ｔ２は１ｎｍに設定することができる。
そして、この不揮発性抵抗変化素子は、第２電極４から供給される金属元素から構成される導電性フィラメントが抵抗変化層２に形成されることで高低抵抗状態から低抵抗状態に変化する。また、抵抗変化層２に形成された導電性フィラメントの金属元素が第２電極４に回収され、抵抗変化層２に形成された導電性フィラメントが縮小させられることで低抵抗状態から高低抵抗状態に変化する。
ここで、抵抗変化層２では、第２電極４の金属元素がイオン化されることで抵抗変化層２に侵入し、そのイオン化された金属元素が電子と結合することで導電性フィラメントが形成される。
一方、半導体元素の未終端部分では、金属元素から電子を奪って金属元素をイオン化させ易くすることができ、金属元素をイオン化するための活性化エネルギーを低下させることができる。
このため、第２電極４と抵抗変化層２との間にイオン活性化層３を挿入することにより、第２電極４の金属元素をイオン化させ易くすることができ、導電性フィラメントを抵抗変化層２に形成させる時の活性化エネルギーを低下させることが可能となることから、抵抗変化層２の抵抗を変化させるのに必要な電圧を低減させることができる。
なお、抵抗変化層２に導電性フィラメントを発生させるには、一旦イオン化された金属元素を電子と結合させ、金属元素に戻す必要がある。一方、半導体元素の未終端部分は、金属元素から電子を奪う作用が半導体元素の終端部分より強いため、導電性フィラメントを抵抗変化層２に析出させるのに障害になる。このため、抵抗変化層２では半導体元素の未終端部分がイオン活性化層３よりも少ない方がよいし、イオン活性化層３の膜厚は薄い方がよい。
図２は、図１の不揮発性抵抗変化素子の導電性フィラメントの発生過程および消滅過程を概略的に示す断面図である。なお、以下の説明では、第２電極４の金属元素が銀Ａｇであるものとして説明する。
図２（ａ）において、導電性フィラメントＦの発生過程では、第１電極１と第２電極４との間に電源Ｄ１を接続し、第２電極４が第１電極１よりも高電位になるように設定することで、第２電極４にセット電圧を印加する。
そして、第２電極４にセット電圧が印加されると、図２（ｂ）に示すように、イオン活性化層３と第２電極４との界面で第２電極４の銀Ａｇがイオン化され、銀イオンＡｇ＋がイオン活性化層３を介して抵抗変化層２に侵入するとともに、電子ｅ−が第１電極１を介して抵抗変化層２に供給される。そして、抵抗変化層２において、銀イオンＡｇ＋と電子ｅ−とが結合することにより、銀Ａｇからなる導電性フィラメントＦが第１電極１側から成長する。
そして、図２（ｃ）に示すように、銀Ａｇからなる導電性フィラメントＦが抵抗変化層２およびイオン活性化層３に成長し、第１電極１と第２電極４とが導電性フィラメントＦにて短絡されることで、不揮発性抵抗変化素子が低抵抗状態にセットされる。
ここで、イオン活性化層３では抵抗変化層２に比べて銀Ａｇがイオン化され易く、銀Ａｇをイオン化するのに必要な活性化エネルギーを低下させることができるため、セット電圧を低下させることが可能となる。また、イオン活性化層３では抵抗変化層２に比べて銀Ａｇが析出しにくいため、第１電極１と抵抗変化層２との界面から導電性フィラメントＦの成長を開始させることができる。
一方、図２（ｄ）に示すように、導電性フィラメントＦの消滅過程では、第１電極１と第２電極４との間に電源Ｄ２を接続し、第１電極１が第２電極４よりも高電位になるように設定することで、第２電極４にリセット電圧を印加する。
そして、第２電極４にリセット電圧が印加されると、第１電極１を介してホールｈ＋が抵抗変化層２およびイオン活性化層３に供給されることで、抵抗変化層２およびイオン活性化層３内で導電性フィラメントＦの銀Ａｇがイオン化される。そして、銀イオンＡｇ＋が第２電極４に回収され、イオン活性化層３内で導電性フィラメントＦが切断されることで、不揮発性抵抗変化素子が高抵抗状態にリセットされる。
ここで、イオン活性化層３では抵抗変化層２に比べて銀Ａｇがイオン化され易いため、銀Ａｇをイオン化するのに必要な活性化エネルギーを低下させることが可能となるとともに、イオン活性化層３の界面から導電性フィラメントＦの消滅を開始させることができる。このため、リセット電圧を低下させることが可能となるとともに、導電性フィラメントＦの消滅開始位置を固定化することができ、電流電圧特性のばらつきを低下させることができる。
また、イオン活性化層３は銀イオンＡｇ＋に対する高抵抗層として作用させることができるため、オフ電流を低減させることができ、オンオフ比を向上させることが可能となる。
また、イオン活性化層３が銀イオンＡｇ＋に対する高抵抗層として作用することにより、抵抗変化層２内で導電性フィラメントＦを完全に消滅させることなく、リセットを完了させることができ、スイッチングスピードを向上させることが可能となるとともに、メモリ応用を想定した場合にパルス特性も向上させることができる。
図３は、図１の不揮発性抵抗変化素子の導電性フィラメントの発生過程における電子および金属イオンの流れを示す断面図である。
図３（ａ）において、第２電極４にセット電圧が印加されると、第２電極４から第１電極１に向かう電界Ｅ１が抵抗変化層２にかかる。そして、イオン活性化層３と第２電極４との界面で第２電極４の銀Ａｇがイオン化され、銀イオンＡｇ＋が抵抗変化層２に侵入するとともに、電子ｅ−が第１電極１を介して抵抗変化層２に供給される。
そして、図３（ｂ）に示すように、抵抗変化層２において、イオン活性化層３を介して供給された銀イオンＡｇ＋と第１電極１を介して供給された電子ｅ−とが結合することにより、銀Ａｇが抵抗変化層２に析出し、導電性フィラメントＦが第１電極１側から成長する。
そして、図３（ｃ）に示すように、導電性フィラメントＦが抵抗変化層２およびイオン活性化層３に成長し、第１電極１と第２電極４とが導電性フィラメントＦにて短絡されることで、不揮発性抵抗変化素子が低抵抗状態にセットされる。
図４は、図１の不揮発性抵抗変化素子の導電性フィラメントの消滅過程におけるホールおよび金属イオンの流れを示す断面図である。
図４（ａ）において、第２電極４にリセット電圧が印加されると、第１電極１から第２電極４に向かう電界Ｅ２が抵抗変化層２にかかり、第１電極１を介してホールｈ＋が抵抗変化層２およびイオン活性化層３に供給される。
そして、図４（ｂ）に示すように、ホールｈ＋が抵抗変化層２およびイオン活性化層３に供給されると、抵抗変化層２およびイオン活性化層３内で導電性フィラメントＦの銀Ａｇがイオン化される。そして、銀イオンＡｇ＋が電界Ｅ２に従って抵抗変化層２およびイオン活性化層３内を進み、第２電極４に回収されることで、抵抗変化層２およびイオン活性化層内の導電性フィラメントＦが縮小するとともに、第２電極４においては銀イオンＡｇ＋が電子ｅ−と結合し、銀Ａｇに戻る。
そして、抵抗変化層２およびイオン活性化層３内の導電性フィラメントＦの縮小が進み、イオン活性化層３内で導電性フィラメントＦが切断されることで、不揮発性抵抗変化素子が高抵抗状態にリセットされる。
ここで、イオン活性化層３では抵抗変化層２に比べて銀Ａｇがイオン化され易いため、イオン活性化層３の界面から導電性フィラメントＦの消滅が開始されるとともに、イオン活性化層３は銀イオンＡｇ＋に対する高抵抗層として作用するので、抵抗変化層２内で導電性フィラメントＦを完全に消滅させることなく、リセットを完了させることができる。
図５は、図１のイオン活性化層の有無に応じた金属元素の活性化エネルギーの増減を示す図である。
図５において、銀Ａｇが銀イオンＡｇ＋と電子ｅ−とに変化するには、活性化エネルギーで決まる障壁を越える必要がある。そして、第２電極４と抵抗変化層２との間にイオン活性化層３がある場合の活性化エネルギーＥ１は、第２電極４と抵抗変化層２との間にイオン活性化層３がない場合の活性化エネルギーＥ２よりも小さくなる。このため、第２電極４と抵抗変化層２との間にイオン活性化層３を挿入することにより、抵抗変化層２の抵抗を変化させるのに必要な電圧を低減させることができる。
以下、図３および図４の物理モデルに基づいて定式化を行った結果を示す。
電気化学的には、電極反応は、以下のＢｕｔｌｅｒ−Ｖｏｌｍｅｒ方程式によって記述される。
Ｊ＝２Ｊ０ｓｉｎｈ（ｑｅΔη１／（２ｋＢＴ））
ただし、Ｊ０は交換電流密度と呼ばれ、電極の反応速度に対応するパラメタータである。Δη１は、電極反応が生じるための過電圧と呼ばれ、電極反応の活性化エネルギーに対応するパラメターである。Ｊは電極に流れる電流密度、ｋＢはボルツマン定数（＝１．３８０７×１０−２３Ｊ／Ｋ）、Ｔは絶対温度（＝３００Ｋ）、ｑｅは電子の電荷（＝１．６０２２×１０−１９Ｃ）である。
さらに、アモルファスシリコン内部に形成されている導電性フィラメントＦの長さｌ（ｔ）は、電極反応で移動した電荷の分だけ成長すると考えられるので、以下の式で与えられる。
ｄｌ（ｔ）／ｄｔ≒１／（ρＡｇｑｅ）ＦｆＪ， ０＜ｌ（ｔ）＜ｌ
ただし、ｌは電極間距離、ρＡｇはＡｇ結晶の密度（＝５．８５×１０２２ｃｍ−３）である。Ｆｆは正規化実効電極反応断面積で、実効電極反応断面積をＳｆ、電極面積をＳとすると、以下の式で与えられる。
Ｆｆ＝Ｓｆ／Ｓ
さらに、電極間で生じている電圧降下Δη２は、導電性フィラメントＦ導電率（＝最小金属導電率≒２．８４×１０２Ω−１ｃｍ−１）を用いて以下の式で与えられる。
Δη２＝（（ｌ−ｌ（ｔ））／ρＡｇ ＋＋ｌ（ｔ）／ρＡｇ／Ｆｆ）Ｊ
ただし、ρＡｇ ＋はアモルファスシリコン中でのＡｇイオンの導電率である。
さらに、電極間に印加された電圧Ｖ（ｔ）は、以下の式に示すように、過電圧Δη１及び電圧降下Δη２の和で与えられる。
Ｖ（ｔ）＝Δη１＋Δη２
ここで、電極面積Ｓを５０ｎｍ×５０ｎｍ、電極間距離ｌを８０ｎｍとすると、図６の実験結果から、正規化実効電極反応断面積Ｆｆ、Ａｇイオンの導電率ρＡｇ ＋、交換電流密度Ｊ０は、以下の値となった。
Ｆｆ≒０．２
ρＡｇ ＋≒９．４×１０−７Ω−１ｃｍ−１
Ｊ０≒９．４×１０−１７Ａ／ｃｍ２
この結果、アモルファスシリコンを抵抗変化層２に用いた場合、電極全体の５分の１程度が、実効的に反応に関与していることが分かった。さらに、セット時に必要な過電圧Δη１の値は３．２Ｖと計算され、この電圧を超えると、急激な電流の上昇が見られると結論づけられる。
図６は、金属元素の活性化エネルギーを変化させた時の正規化実効電極反応断面積とフィラメント接続電圧との関係を示す図である。
図６において、フィラメント接続電圧に関して、正規化実効電極反応断面積Ｆｆおよび過電圧Δη１の依存性を計算した。ここで、電極反応が起こるために必要な過電圧（活性化エネルギー）が低下すると、フィラメント接続電圧は低下する。
例えば、Ｆｆ＝０．２の場合、電極反応が起こるために必要な過電圧の変動分ΔＥが０では、フィラメント接続電圧は５Ｖ程度である。一方、この変動分ΔＥが−１では、フィラメント接続電圧は３Ｖ程度、この変動分ΔＥが−２では、フィラメント接続電圧は２Ｖ程度である。
この結果、少なくとも活性化エネルギーが１Ｖ以上低下すると、フィラメント接続電圧が３Ｖ以下となり、メモリの駆動電圧を低下させることができる。
ここで、ダングリングボンドは活性が高いので、Ａｇ電極とアモルファスシリコン層との界面におけるダングリングボンド密度を高くすることで、Ａｇ原子がイオン化されやすくできる。このため、Ａｇ電極とアモルファスシリコン層との界面における活性化エネルギーを低下させることができ、正規化実効電極反応断面積Ｆｆを大きくすることができる。
ただし、ダングリングボンドの固定電荷のために、アモルファスシリコン層全体でダングリングボンド密度が増大すると、アモルファスシリコン中でのＡｇイオンの導電性が低下し、駆動電圧の増大を招くだけでなく、Ａｇフィラメントの分解も起きやすくなる。
このため、Ａｇ電極とアモルファスシリコン層との界面近傍以外の領域では、正規化実効電極反応断面積Ｆｆは、アモルファスシリコン層の値（Ｆｆ＝０．２）程度以下にすることが好ましい。
なお、アモルファスシリコン層のダングリングボンド密度は、アモルファスシリコン層における孤立電子のスピン密度と対応させることができる。このため、アモルファスシリコン層における孤立電子のスピン密度を計測することにより、ダングリングボンド密度を見積もることができる。孤立電子のスピン密度は、例えば、ＥＳＲ（Ｅｌｅｃｔｒｏ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）法によって測定することができる。
また、アモルファスシリコン層のダングリングボンド密度と、アモルファスシリコン層に含まれる水素原子の数には対応関係がある。このため、アモルファスシリコン層に含まれる水素原子の数を計測することにより、ダングリングボンド密度を見積もることができる。
例えば、水素終端されたシリコンボンドにおいて、４００℃程度の熱処理では、シリコン原子から水素原子が離脱することはなく、シリコン原子と結合していない水素原子が放出されると考えられる。このため、アニール前後におけるアモルファスシリコン層に含まれる水素原子の数をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｍｉｃｒｏｓｃｏｐｙ）法によって測定することにより、ダングリングボンド密度を見積もることができる。
また、例えば、図１の構成において、抵抗変化層２およびイオン活性化層３にアモルファスシリコンが使用され、第２電極４にＡｇが使用されている場合、Ａｇ電極を剥離した後、ＥＲＤＡ（Ｅｌａｓｔｉｃ Ｒｅｃｏｉｌ Ｄｅｔｅｃｔｉｏｎ Ａｎａｌｙｓｉｓ）法によってアモルファスシリコン層における水素原子の分布を測定することが可能である。そして、その測定結果をアニール前後で比較することによって、アモルファスシリコン層の界面とバルクにおけるダングリングボンド密度の比を得ることができる。
（第２実施形態）
次に、第２実施形態に係る不揮発性抵抗変化素子の製造方法について説明する。なお、この第２実施形態では、図１の第１電極１としてｐ型Ｓｉ、抵抗変化層２およびイオン活性化層３としてアモルファスシリコン、第２電極４として銀Ａｇを用いた場合を例にとる。
例えば、加速電圧３０ｋｅＶ、ドーズ量２×１０１５ｃｍ−２という条件でシリコン単結晶基板にＢイオンを注入し、その後活性化アニールを施して形成したｐ型Ｓｉ領域を第１電極１とする。
次に、例えば、プラズマ化学気相成長法（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）により、抵抗変化層２およびイオン活性化層３としてアモルファスシリコン層を堆積する。この時、原料ガスであるモノシラン分子（ＳｉＨ４）と水素の流量比を調節することによって、アモルファスシリコン層におけるダングリングボンド密度比を変えることが可能である。
例えば、プラズマ中でのＳｉ＊、ＳｉＨ＊発光強度比は、原料ガス中の水素ガス比に対して変化することが知られている。そのため、プラズマ中でのＳｉ＊を増やすと、堆積したアモルファスシリコン層中におけるダングリングボンド密度が増える。よって、第１電極１にアモルファスシリコン層を堆積する際に、例えば、抵抗変化層２では、水素ガス比を２倍にし、イオン活性化層３においては、水素ガスを含まない原料ガスを用いることができる。このような原料ガスとしては、例えば、ＳｉＨ４とＨ２との混合ガスを用いることができる。そして、ＳｉＨ４とＨ２との混合比を変えることで、ダングリングボンド密度比を変えることが可能である。
次に、第２電極４としてＡｇ層をイオン活性化層３上に蒸着することにより、図１の不揮発性抵抗変化素子を作製することができる。
ここで、イオン活性化層３を抵抗変化層２上に形成するために、原料ガスにおける水素ガスの混合比を変化させることにより、抵抗変化層２のダングリングボンド密度を増大させることなく、イオン活性化層３のダングリングボンド密度を増大させることができる。
なお、イオン活性化層３の作製時の温度を変化させることにより、イオン活性化層３のダングリングボンド密度を増大させることもできる。ただし、イオン活性化層３の作製時に抵抗変化層２の温度も上がると、抵抗変化層２のダングリングボンド密度も増大する。このため、抵抗変化層２を第１電極１上に形成した後、抵抗変化層２の表面のレーザ照射などを行い、抵抗変化層２の表面のみの温度を上昇させることで、イオン活性化層３を抵抗変化層２上に形成するようにしてもよい。
（第３実施形態）
図７は、第３実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図７において、この不揮発性抵抗変化素子では、第１電極１１上に抵抗変化層１２が積層されている。そして、抵抗変化層１２上にはイオン導電層１３を介して第２電極１４が積層されている。
なお、第１電極１１、抵抗変化層１２および第２電極１４は、図１の第１電極１、抵抗変化層２および第２電極４と同様である。
イオン導電層１３は、第２電極１４が有する金属元素のイオンの導電率が抵抗変化層１２よりも高い。このイオン導電層１３としては、例えば、金属ハロゲン化合物層または金属硫化化合物層を用いることができる。具体的には、イオン導電層１３として、例えば、ＡｇＦ、ＡｇＣｌ、ＡｇＢｒ、ＡｇＩ、Ａｓ２Ｓ、Ａｓ２Ｓｅ、ＣｕＦ、ＣｕＣｌ、ＣｕＢｒ、ＣｕＩ、Ｃｕ２Ｓ、Ｃｕ２Ｓｅなどを用いることができる。
また、イオン導電層１３が抵抗変化層１２と第２電極１４との間に均一に存在できるならば、イオン導電層１３の膜厚は薄い方がよい。例えば、抵抗変化層１２の膜厚Ｔ１は３９ｎｍ、イオン導電層１３の膜厚Ｔ２は１ｎｍに設定することができる。
そして、この不揮発性抵抗変化素子は、第２電極１４から供給される金属元素から構成される導電性フィラメントが抵抗変化層１２に形成されることで高低抵抗状態から低抵抗状態に変化する。また、抵抗変化層１２に形成された導電性フィラメントの金属元素が第２電極４に回収され、抵抗変化層１２に形成された導電性フィラメントが縮小させられることで低抵抗状態から高低抵抗状態に変化する。
ここで、抵抗変化層１２では、第２電極１４の金属元素がイオン化されることで抵抗変化層１２に侵入し、そのイオン化された金属元素が電子と結合することで導電性フィラメントが形成される。
一方、イオン導電層１３では、金属イオンの導電性が抵抗変化層１２に比べて高いため、金属元素から電子を奪って金属元素をイオン化させ易くすることができ、金属元素をイオン化するための活性化エネルギーを低下させることができる。
このため、第２電極４と抵抗変化層２との間にイオン導電層１３を挿入することにより、第２電極４の金属元素をイオン化させ易くすることができ、導電性フィラメントを抵抗変化層１２に形成させる時の活性化エネルギーを低下させることが可能となることから、抵抗変化層１２の抵抗を変化させるのに必要な電圧を低減させることができる。
なお、抵抗変化層１２に導電性フィラメントを発生させるには、イオン化された金属元素を電子と結合させる必要がある。一方、イオン導電層１３は、金属素から電子を奪う作用が抵抗変化層１２より強いため、導電性フィラメントを抵抗変化層２に析出させるのに障害になる。このため、イオン導電層１３の膜厚は薄い方がよい。
（第４実施形態）
図８は、第４実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図８において、この不揮発性抵抗変化素子では、第１電極２１上に抵抗変化層２２が積層されている。そして、抵抗変化層２２上にはイオン活性化層２３およびイオン導電層２４を順次介して第２電極２５が積層されている。
なお、第１電極２１、抵抗変化層２２、イオン活性化層２３および第２電極２５は、図１の第１電極１、抵抗変化層２、イオン活性化層３および第２電極４と同様である。イオン導電層２４は、図７のイオン導電層１３と同様である。
そして、この不揮発性抵抗変化素子は、第２電極２５から供給される金属元素から構成される導電性フィラメントが抵抗変化層２２に形成されることで高低抵抗状態から低抵抗状態に変化する。また、抵抗変化層２２に形成された導電性フィラメントの金属元素が第２電極２５に回収され、抵抗変化層２２に形成された導電性フィラメントが縮小させられることで低抵抗状態から高低抵抗状態に変化する。
ここで、抵抗変化層２２では、第２電極２５の金属元素がイオン化されることで抵抗変化層２に侵入し、そのイオン化された金属元素が電子と結合することで導電性フィラメントが形成される。
一方、イオン導電層２３およびイオン導電層２４では、金属元素から電子を奪って金属元素をイオン化させ易くすることができ、金属元素をイオン化するための活性化エネルギーを低下させることができる。
このため、第２電極２５と抵抗変化層２２との間にイオン導電層２３およびイオン導電層２４を挿入することにより、第２電極２５の金属元素をイオン化させ易くすることができ、導電性フィラメントを抵抗変化層２２に形成させる時の活性化エネルギーを低下させることが可能となることから、抵抗変化層２２の抵抗を変化させるのに必要な電圧を低減させることができる。
また、イオン活性化層２３では抵抗変化層２２に比べて銀Ａｇがイオン化され易いため、イオン活性化層２３の界面から導電性フィラメントＦの消滅を開始させることができる。このため、導電性フィラメントＦの消滅開始位置を一様化することができ、電流電圧特性のばらつきを低下させることができる。
また、イオン活性化層２３は銀イオンＡｇ＋に対する高抵抗層として作用させることができるため、オフ電流を低減させることができ、オンオフ比を向上させることが可能となる。
また、イオン活性化層２３が銀イオンＡｇ＋に対する高抵抗層として作用することにより、抵抗変化層２２内で導電性フィラメントＦを完全に消滅させることなく、リセットを完了させることができ、スイッチングスピードを向上させることが可能となるとともに、メモリ応用を想定した場合にパルス特性も向上させることができる。
（第５実施形態）
図９は、第５実施形態に係る不揮発性抵抗変化素子の製造方法を示す断面図である。なお、この第５実施形態では、図８の第１電極２１としてｐ型Ｓｉ、抵抗変化層２２およびイオン活性化層２３としてアモルファスシリコン、イオン導電層２４としてＡｇＩ、第２電極２５として銀Ａｇを用いた場合を例にとる。
図９（ａ）において、例えば、加速電圧３０ｋｅＶ、ドーズ量２×１０１５ｃｍ−２という条件でシリコン単結晶基板にＢイオンを注入し、その後活性化アニールを施して形成したｐ型Ｓｉ領域を第１電極２１とする。
次に、例えば、プラズマ化学気相成長法（Ｐｌａｓｍａ -Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶＤ）により、抵抗変化層２２およびイオン活性化層２３としてアモルファスシリコン層を堆積する。
次に、図９（ｂ）に示すように、ＳＨ洗浄によって、アモルファスシリコン層表面に水酸基を形成させる。
次に、図９（ｃ）に示すように、水酸基が形成されたアモルファスシリコン層表面を希フッ酸処理することにより、アモルファスシリコン層表面の水素終端を行う。
次に、図９（ｄ）に示すように、脱水トルエン（水を含まないトルエン）にヨウ素を溶解させたヨウ化脱水トルエン溶液２６で暴露することにより、アモルファスシリコン層表面をヨウ素化し、水素原子をヨウ素原子で置換する。
次に、図９（ｅ）に示すように、脱水トルエンにより表面洗浄（リンス）を行い、ヨウ素化されたアモルファスシリコン層表面から余分なヨウ素を取り除く。
次に、図９（ｆ）に示すように、ヨウ素化されたアモルファスシリコン層表面にＡｇを蒸着し、第２電極２５を作製する。
次に、図９（ｇ）に示すように、ヨウ素化されたアモルファスシリコン層を３００℃程度で熱処理する。この時、銀原子とヨウ素原子が結合し、抵抗変化層２２と第２電極２５との界面にＡｇＩが界面に生じるだけでなく、ヨウ素原子とシリコン原子の結合が切れるため、ダングリングボンドがアモルファスシリコン層界面に生成される。この結果、抵抗変化層２２と第２電極２５との間にイオン活性化層２３およびイオン導電層２４が形成される。
これにより、３００℃程度の温度でアモルファスシリコン層界面にダングリングボンドを形成することが可能となるとともに、その上にＡｇＩを積層することが可能となり、抵抗変化層２２のダングリングボンド密度を増大させることなく、イオン活性化層２３およびイオン導電層２４を抵抗変化層２２上に形成することができる。
なお、アモルファスシリコン層を作製する際に、原料ガスであるモノシラン分子（ＳｉＨ４）と水素の流量比を調節することによって、アモルファスシリコン層におけるダングリングボンド密度比を変えることも可能であり、ＡｇＩ層界面におけるアモルファスシリコン層のダングリングボンド密度を高めることによって、Ａｇ電極が分解する電圧をより低減させることも可能となる。
（第６実施形態）
図１０は、第６実施形態に係る不揮発性抵抗変化素子の製造方法を示す断面図である。
図１０において、図１０（ａ）〜図１０（ｅ）の工程は図９（ａ）〜図９（ｅ）の工程と同一である。
次に、図１０（ｆ）に示すように、硝酸銀（ＡｇＮＯ３）をテトラヒドラフランに溶解した硝酸銀溶液２７でアモルファスシリコン層表面を暴露する。
次に、図１０（ｇ）に示すように、硝酸銀溶液２７で暴露されたアモルファスシリコン層を１００℃程度で熱処理することで、第２電極２５を作製する。この時、銀原子とヨウ素原子が結合し、抵抗変化層２２と第２電極２５との界面にＡｇＩが界面に生じるだけでなく、ヨウ素原子とシリコン原子の結合が切れるため、ダングリングボンドがアモルファスシリコン層界面に生成される。この結果、抵抗変化層２２と第２電極２５との間にイオン活性化層２３およびイオン導電層２４が形成される。
これにより、１００℃程度の温度でアモルファスシリコン層界面にダングリングボンドを形成することが可能となるとともに、その上にＡｇＩを積層することが可能となり、抵抗変化層２２のダングリングボンド密度を増大させることなく、イオン活性化層２３およびイオン導電層２４を抵抗変化層２２上に形成することができる。
（第７実施形態）
図１１（ａ）は、第７実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図１１（ｂ）は、図１１（ａ）のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。
図１１（ａ）および図１１（ｂ）において、メモリセルアレイ３０には、下部配線３１が列方向に形成され、上部配線３４が行方向に形成されている。そして、下部配線３１と上部配線３４との間のクロスポイント部分には、整流素子３２を介して不揮発性抵抗変化素子３３が配置されている。ここで、不揮発性抵抗変化素子３３は、例えば、図１、図７または図８の不揮発性抵抗変化素子を用いることができる。また、図１１（ｂ）の例では、不揮発性抵抗変化素子３３に整流素子３２を設ける方法について説明したが、整流素子３２は除去するようにしてもよい。
図１２は、図１１（ａ）のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。
図１２において、メモリセルアレイ３０の周辺には、行選択を行う制御部３５および列選択を行う制御部３６が設けられている。そして、選択セルの書き込みを行う場合、選択列の下部配線３１にセット電圧Ｖｓｅｔを印加し、非選択列の下部配線３１にセット電圧Ｖｓｅｔの１／２の電圧を印加する。また、選択行の上部配線３４に０Ｖを印加し、非選択行の上部配線３４にセット電圧Ｖｓｅｔの１／２の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはセット電圧Ｖｓｅｔが印加され、書き込みが行われる。一方、非選択列および選択行で指定される半選択セルにはセット電圧Ｖｓｅｔの１／２の電圧が印加され、書き込みが禁止される。また、選択列および非選択行で指定される半選択セルにはセット電圧Ｖｓｅｔの１／２の電圧が印加され、書き込みが禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、書き込みが禁止される。
図１３は、図１１（ａ）のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。
図１３において、選択セルの読み出しを行う場合、選択列の下部配線３１にリード電圧Ｖｒｅａｄの１／２の電圧を印加し、非選択列の下部配線３１に０Ｖを印加する。また、選択行の上部配線３４にリード電圧Ｖｒｅａｄの−１／２の電圧を印加し、非選択行の上部配線３４に０Ｖを印加する。
この結果、選択列および選択行で指定される選択セルにはリード電圧Ｖｒｅａｄが印加され、読み出しが行われる。一方、非選択列および選択行で指定される半選択セルにはリード電圧Ｖｒｅａｄの−１／２の電圧が印加され、読み出しが禁止される。また、選択列および非選択行で指定される半選択セルにはリード電圧Ｖｒｅａｄの１／２の電圧が印加され、読み出しが禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、読み出しが禁止される。
図１４は、図１１（ａ）のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。
図１４において、選択セルの消去を行う場合、選択列の下部配線３１にリセット電圧Ｖｒｅｓｅｔを印加し、非選択列の下部配線３１にリセット電圧Ｖｒｅｓｅｔの１／２の電圧を印加する。また、選択行の上部配線３４に０Ｖを印加し、非選択行の上部配線３４にリセット電圧Ｖｒｅｓｅｔの１／２の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはリセット電圧Ｖｒｅｓｅｔが印加され、消去が行われる。一方、非選択列および選択行で指定される半選択セルにはリセット電圧Ｖｒｅｓｅｔの１／２の電圧が印加され、消去が禁止される。また、選択列および非選択行で指定される半選択セルにはリセット電圧Ｖｒｅｓｅｔの１／２の電圧が印加され、消去が禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、消去が禁止される。
（第８実施形態）
図１５は、第８実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１５において、半導体基板４１上には、ゲート絶縁膜４４を介してゲート電極４５が形成され、ゲート電極４５上にはワード線４６が形成されている。そして、半導体基板４１には、ゲート電極４５下に形成されるチャネル領域を挟むようにして不純物拡散層４２、４３が形成されることで、トランジスタ５１が形成されている。ここで、不純物拡散層４３にはソース線４７が接続されている。
また、半導体基板４１上には、トランジスタ５１に隣接するようにして不揮発性抵抗変化素子３３が配置されている。なお、不揮発性抵抗変化素子３３としては、例えば、図１と同様の構成を用いることができる。そして、不揮発性抵抗変化素子３３の第２電極４は、接続導体４８を介して不純物拡散層４２に接続され、不揮発性抵抗変化素子３３の第１電極１は、接続導体４９を介してビット線５０に接続されている。
そして、ワード線４６を介してトランジスタ５１をオンさせることにより、不揮発性抵抗変化素子３３にアクセスすることができ、読み書き対象となる不揮発性抵抗変化素子３３を選択することができる。
なお、図１５の例では、不揮発性抵抗変化素子３３として図１の構成を用いた場合について説明したが、図７または図８の構成を用いるようにしてもよい。
図１６は、図１５の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図である。
図１６において、図１５の半導体基板４１上には、ビット線ＢＬ１〜ＢＬ３がカラム方向に配線されるとともに、ワード線ＷＬ１〜ＷＬ３がロウ方向に配線されている。各ビット線ＢＬ１〜ＢＬ３と各ワード線ＷＬ１〜ＷＬ３のクロスポイント部分には、不揮発性抵抗変化素子３３およびトランジスタ５１が配置され、不揮発性抵抗変化素子３３とトランジスタ５１とは互いに直列に接続されている。
ここで、同一カラムの不揮発性抵抗変化素子３３の一端は同一のビット線ＢＬ１〜ＢＬ３に接続され、同一ロウのトランジスタ５１の一端は同一のソース線ＳＬ１〜ＳＬ３に接続されている。また、同一ロウのトランジスタ５１のゲート電極４５は同一のワード線ＷＬ１〜ＷＬ３に接続されている。
そして、ワード線ＷＬ１〜ＷＬ３を介してトランジスタ５１をオンさせることにより、選択ロウの不揮発性抵抗変化素子３３の第１電極１と第２電極４との間に電圧を印加させることができる。このため、選択ロウの不揮発性抵抗変化素子３３の読み出し時に非選択ロウの不揮発性抵抗変化素子３３に電流が流れるのを防止することができ、読み出し時間を短くすることができる。
（第９実施形態）
図１７は、第９実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１７において、下部配線６１上には不揮発性抵抗変化素子３３が配置され、不揮発性抵抗変化素子３３上には接続導体６２を介してユニポーラ型抵抗変化素子６７が配置され、ユニポーラ型抵抗変化素子６７上には上部配線６６が配置されている。ユニポーラ型抵抗変化素子６７では、下部電極６３上に抵抗変化層６４が積層され、抵抗変化層６４上に上部電極６５が積層されている。なお、抵抗変化層６４としては、例えば、ＨｆＯ２、ＺｒＯ２、ＮｉＯ、Ｖ２Ｏ５、ＺｎＯ、ＴｉＯ２、Ｎｂ２Ｏ５、ＷＯ３、ＣｏＯなどの遷移金属酸化物を用いることができる。このユニポーラ型抵抗変化素子６７では、抵抗変化層６４に印加されるパルスストレスの振幅および時間を変化させることで抵抗変化層６４の抵抗を変化させることができる。
そして、ユニポーラ型抵抗変化素子６７に順バイアスがかる場合、下部配線６１を介して不揮発性抵抗変化素子３３にセット電圧Ｖｓｅｔを印加することで、図３（ａ）の導電性フィラメントＦを抵抗変化層２に形成し、不揮発性抵抗変化素子３３を低抵抗化することができる。
一方、ユニポーラ型抵抗変化素子６７に逆バイアスがかる場合、下部配線６１を介して不揮発性抵抗変化素子３３にリセット電圧Ｖｒｅｓｅｔを印加することで、図３（ａ）の導電性フィラメントＦを抵抗変化層２から消滅させ、不揮発性抵抗変化素子３３を高抵抗化することができる。
ここで、ユニポーラ型抵抗変化素子６７に不揮発性抵抗変化素子３３を直列に接続することにより、ユニポーラ型抵抗変化素子６７にダイオードを直列に接続した場合に比べてオンオフ比を稼ぐことができる。
なお、図１７の例では、不揮発性抵抗変化素子３３として図１の構成を用いた場合について説明したが、図７または図８の構成を用いるようにしてもよい。
図１８は、図１７の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図である。
図１８において、ビット線ＢＬ１〜ＢＬ３がカラム方向に配線されるとともに、ワード線ＷＬ１〜ＷＬ３がロウ方向に配線されている。各ビット線ＢＬ１〜ＢＬ３と各ワード線ＷＬ１〜ＷＬ３のクロスポイント部分には、不揮発性抵抗変化素子３３および、ユニポーラ型抵抗変化素子６７が配置され、不揮発性抵抗変化素子３３とユニポーラ型抵抗変化素子６７とは互いに直列に接続されている。
ここで、同一カラムのユニポーラ型抵抗変化素子６７の一端は同一のビット線ＢＬ１〜ＢＬ３に接続され、同一ロウの不揮発性抵抗変化素子３３の一端は同一のワード線ＷＬ１〜ＷＬ３に接続されている。
このように接続することで、非選択セルに逆バイアスが印加された場合には抵抗変化素子は高抵抗化するため、選択セルの電流読み出し時に非選択セルから流れ込む電流ノイズを低減させることができ、読み出し動作の安定性を向上させ、読み出し時間を短縮することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、１１、２１ 第１電極、２、１２、２２、６４ 抵抗変化層、３、２３ イオン活性化層、４、１４、２５ 第２電極、Ｄ 電源、Ｆ 導電性フィラメント、１３、２４ イオン導電層、２６ ヨウ化脱水トルエン溶液、２７ 硝酸銀溶液、３０ メモリセルアレイ、３１、６１ 下部配線、３２ 整流素子、３３ 不揮発性抵抗変化素子、３４ 上部配線、３５、３６ 制御部、ＢＬ１〜ＢＬ３、５０ ビット線、ＷＬ１〜ＷＬ３ ワード線、４１ 半導体基板、４２、４３ 不純物拡散層、４４ ゲート絶縁膜、４５ ゲート電極、４６ ワード線、４７ ソース線、４８、４９ 接続導体、５１ トランジスタ、６２ 接続導体、６３ 下部電極、６５ 上部電極、６７ ユニポーラ型抵抗変化素子

Claims (6)

  1. 第１電極と、
    金属元素を有する第２電極と、
    前記第１電極と前記第２電極との間に配置され、半導体元素を有する第一層と、
    前記第２電極と前記第一層との間に挿入され、前記半導体元素を有し、前記第一層よりも前記半導体元素が未終端である比率が高い第二層とを備えることを特徴とする不揮発性抵抗変化素子。
  2. 前記第二層において前記半導体元素が未終端である比率が前記第一層に比べて５倍以上であることを特徴とする請求項１に記載の不揮発性抵抗変化素子。
  3. 第１電極と、
    金属元素を有する第２電極と、
    前記第１電極と前記第２電極との間に配置され、半導体元素を有する第一層と、
    前記第２電極と前記第一層との間に挿入され、前記第一層よりも前記金属元素のイオンの導電率が高い第三層と、
    前記第三層と前記第一層との間に挿入され、前記第一層よりも前記半導体元素が未終端である比率が高い第二層とを備えることを特徴とする不揮発性抵抗変化素子。
  4. 前記金属元素から構成される導電性フィラメントが前記第一層内に形成されることで高低抵抗状態から低抵抗状態に変化し、前記第一層内の前記導電性フィラメントが縮小させられることで低抵抗状態から高低抵抗状態に変化することを特徴とする請求項１から３のいずれか１項に記載の不揮発性抵抗変化素子。
  5. 半導体元素を有する第一層を第１電極上に形成する工程と、
    前記第一層の形成時よりも原料ガス中の水素ガスの含有量を減少させることにより、前記第一層よりも前記半導体元素が未終端である比率が高い第二層を前記第一層上に形成する工程と、
    金属元素を有する第２電極を前記第二層上に形成する工程とを備えることを特徴とする不揮発性抵抗変化素子の製造方法。
  6. 半導体元素を有する第一層を第１電極上に形成する工程と、
    前記第一層の表面をハロゲン化する工程と、
    金属元素を有する第２電極を前記ハロゲン化された第一層上に形成することで、前記第２電極と前記第一層との間に金属ハロゲン化合物層を挿入させる工程とを備えることを特徴とする不揮発性抵抗変化素子の製造方法。
JP2011029540A 2011-02-15 2011-02-15 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法 Expired - Fee Related JP5547111B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011029540A JP5547111B2 (ja) 2011-02-15 2011-02-15 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
US13/233,623 US8698277B2 (en) 2011-02-15 2011-09-15 Nonvolatile variable resistance device having metal halogen or metal sulfide layer
US14/209,169 US8975611B2 (en) 2011-02-15 2014-03-13 Nonvolatile variable resistance device having a semiconductor layer with higher percentage of unterminated semiconductor element than adjacent layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011029540A JP5547111B2 (ja) 2011-02-15 2011-02-15 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法

Publications (2)

Publication Number Publication Date
JP2012169469A JP2012169469A (ja) 2012-09-06
JP5547111B2 true JP5547111B2 (ja) 2014-07-09

Family

ID=46636199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011029540A Expired - Fee Related JP5547111B2 (ja) 2011-02-15 2011-02-15 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法

Country Status (2)

Country Link
US (2) US8698277B2 (ja)
JP (1) JP5547111B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256404B2 (en) 2017-03-22 2019-04-09 Toshiba Memory Corporation Memory device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5543819B2 (ja) * 2010-03-26 2014-07-09 株式会社東芝 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
JP2013026459A (ja) 2011-07-21 2013-02-04 Toshiba Corp 不揮発性抵抗変化素子
KR101808822B1 (ko) * 2011-08-04 2017-12-14 삼성전자주식회사 반도체 소자 및 그 제조방법
JP2013187256A (ja) * 2012-03-06 2013-09-19 Toshiba Corp 不揮発性抵抗変化素子
US8995170B2 (en) * 2012-03-29 2015-03-31 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory device
US8995171B2 (en) * 2012-04-04 2015-03-31 Panasonic Intellectual Property Management Co., Ltd. Designing method of non-volatile memory device, manufacturing method of non-volatile memory device, and non-volatile memory device
US9257197B2 (en) * 2012-07-06 2016-02-09 Micron Technology, Inc. Apparatuses and/or methods for operating a memory cell as an anti-fuse
FR3003401B1 (fr) * 2013-03-15 2016-12-09 Altis Semiconductor Snc Dispositif microelectronique a memoire programmable
TWI543337B (zh) 2013-03-19 2016-07-21 東芝股份有限公司 電阻式隨機存取記憶裝置
JP5937033B2 (ja) * 2013-03-22 2016-06-22 株式会社東芝 半導体装置、半導体装置の製造方法、および半導体装置の製造装置
KR101436748B1 (ko) 2013-06-29 2014-09-02 고려대학교 산학협력단 고체 전해질 전극 구조물, 이의 형성 방법 및 이를 포함하는 저항 가변형 스위칭 소자
JP2015018591A (ja) 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置
JP2015060891A (ja) * 2013-09-17 2015-03-30 株式会社東芝 記憶装置
US9246091B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. ReRAM cells with diffusion-resistant metal silicon oxide layers
JP2017168661A (ja) * 2016-03-16 2017-09-21 東芝メモリ株式会社 半導体記憶装置
JP2018152497A (ja) 2017-03-14 2018-09-27 東芝メモリ株式会社 抵抗変化素子及び記憶装置
CN107086322B (zh) * 2017-05-03 2019-06-07 厦门大学 一种铜硒化合物为正极的可充放电铝离子电池
TWI758084B (zh) * 2021-02-03 2022-03-11 旺宏電子股份有限公司 快閃記憶體、快閃記憶胞及其操作方法
US11557354B2 (en) 2021-02-03 2023-01-17 Macronix International Co., Ltd. Flash memory and flash memory cell thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4914055A (en) * 1989-08-24 1990-04-03 Advanced Micro Devices, Inc. Semiconductor antifuse structure and method
US5272666A (en) * 1991-10-18 1993-12-21 Lattice Semiconductor Corporation Programmable semiconductor antifuse structure and method of fabricating
US6638820B2 (en) * 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
AU2003233406A1 (en) * 2002-03-15 2003-09-29 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
JP4529654B2 (ja) * 2004-11-15 2010-08-25 ソニー株式会社 記憶素子及び記憶装置
JP2009043905A (ja) * 2007-08-08 2009-02-26 Hitachi Ltd 半導体装置
US8664651B2 (en) * 2007-12-19 2014-03-04 Nec Corporation Switching device and method of manufacturing the same
JP5416460B2 (ja) * 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
US20100140578A1 (en) * 2008-12-05 2010-06-10 Seagate Technology Llc Non volatile memory cells including a composite solid electrolyte layer
WO2010079829A1 (ja) * 2009-01-09 2010-07-15 日本電気株式会社 スイッチング素子及びその製造方法
JP5477687B2 (ja) * 2009-04-01 2014-04-23 日本電気株式会社 スイッチング素子、スイッチング素子の動作方法、スイッチング素子の製造方法、書き換え可能な論理集積回路およびメモリ素子
JP2011054646A (ja) * 2009-08-31 2011-03-17 Toshiba Corp 半導体メモリ素子
JP5621784B2 (ja) * 2009-12-08 2014-11-12 日本電気株式会社 電気化学反応を利用した抵抗変化素子の製造方法
US8476744B2 (en) * 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8723154B2 (en) * 2010-09-29 2014-05-13 Crossbar, Inc. Integration of an amorphous silicon resistive switching device
JP2012174766A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256404B2 (en) 2017-03-22 2019-04-09 Toshiba Memory Corporation Memory device
US10840446B2 (en) 2017-03-22 2020-11-17 Toshiba Memory Corporation Memory device

Also Published As

Publication number Publication date
US8698277B2 (en) 2014-04-15
JP2012169469A (ja) 2012-09-06
US20120205608A1 (en) 2012-08-16
US20140191184A1 (en) 2014-07-10
US8975611B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
JP5547111B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP5364739B2 (ja) 不揮発性抵抗変化素子
US8450709B2 (en) Nonvolatile resistance change device
JP5606390B2 (ja) 不揮発性抵抗変化素子
US9219229B2 (en) Resistance change device and memory cell array
CN107431069B (zh) 开关器件和存储装置
JP5072997B2 (ja) 情報記録装置及びその製造方法
KR20190057058A (ko) 스위치 소자 및 기억 장치, 및 메모리 시스템
JP2012174766A (ja) 不揮発性抵抗変化素子
JP2013016530A (ja) 記憶素子およびその製造方法ならびに記憶装置
US9761796B2 (en) Storage device and storage unit with ion source layer and resistance change layer
US20160093802A1 (en) Self-rectifying resistive random access memory cell structure
TWI515888B (zh) 非揮發性可變電阻元件及其製造方法
JP6308136B2 (ja) 記憶素子および記憶装置
US9424919B2 (en) Semiconductor storage device
JP6162931B2 (ja) 記憶素子および記憶装置
JP5604844B2 (ja) 記憶装置、及び記憶装置の動作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140514

LAPS Cancellation because of no payment of annual fees