JP2013187256A - 不揮発性抵抗変化素子 - Google Patents

不揮発性抵抗変化素子 Download PDF

Info

Publication number
JP2013187256A
JP2013187256A JP2012049634A JP2012049634A JP2013187256A JP 2013187256 A JP2013187256 A JP 2013187256A JP 2012049634 A JP2012049634 A JP 2012049634A JP 2012049634 A JP2012049634 A JP 2012049634A JP 2013187256 A JP2013187256 A JP 2013187256A
Authority
JP
Japan
Prior art keywords
electrode
variable resistance
wiring
layer
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012049634A
Other languages
English (en)
Inventor
Takashi Yamauchi
内 尚 山
Yoshifumi Nishi
義 史 西
Jiezhi Chen
ジィエジィ 陳
Akira Takashima
島 章 高
Minoru Amano
野 実 天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012049634A priority Critical patent/JP2013187256A/ja
Priority to US13/605,917 priority patent/US20130234087A1/en
Publication of JP2013187256A publication Critical patent/JP2013187256A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Patterning of the switching material
    • H10N70/063Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Other compounds of groups 13-15, e.g. elemental or compound semiconductors

Abstract

【課題】信頼性の高いスイッチング動作が可能な不揮発性抵抗変化素子を提供する。
【解決手段】金属元素を含む第1電極12と、第2電極14と、前記第1電極と前記第2電極との間に設けられた可変抵抗層16と、前記第1電極に対して前記可変抵抗層と反対側に設けられた第1配線22と、前記第2電極に対して前記可変抵抗層と反対側に設けられた第2配線24と、を備え、前記第1配線の幅をA(nm)、前記第2配線の幅をB(nm)、前記第1電極と前記第2電極間の距離をL(nm)としたとき、以下の式
Figure 2013187256

を満たす。
【選択図】図11

Description

本発明の実施形態は、不揮発性抵抗変化素子に関する。
電圧に対して大きな抵抗変化を生じる不揮発性抵抗変化素子は、磁場等を印加するための装置が必要でないため、素子全体を小さくすることが可能であり、応用上有用であることが報告されている。この不揮発性抵抗変化素子は、非晶質シリコン層(以下、アモルファスシリコン層もしくは略してa−Si層と称する)を可変抵抗層に用い、低電圧での高速動作が可能である。この不揮発性抵抗変化素子は、非晶質シリコン層に導電性フィラメントを生成および消滅させることで、可逆的に抵抗が変化すると考えられている。
スイッチ素子としての応用上必要な繰り返し特性等の動作の信頼性を向上させるためには、非晶質シリコン層に生成された導電性フィラメントの安定性を向上させることが求められる。しかしながら、非晶質シリコン層に形成される導電性フィラメントの構造を実験的に観測した例は報告されておらず、導電性フィラメントの構造はいまだ解明されていない。
よって、この不揮発性抵抗変化素子の特性を改善させるためには、導電性フィラメントの構造を明らかにするとともに、その知見を取り込んだ物理モデルに基づき、構造設計を行っていく必要がある。しかしながら、このような物理モデルの提案も未だ報告されていない。
Nano Letters 8 (2008) 392
本実施形態は、信頼性の高いスイッチング動作が可能な不揮発性抵抗変化素子を提供する。
本実施形態による不揮発性抵抗変化素子は、金属元素を含む第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた可変抵抗層と、前記第1電極に対して前記可変抵抗層と反対側に設けられた第1配線と、前記第2電極に対して前記可変抵抗層と反対側に設けられた第2配線と、を備え、前記第1配線の幅をA(nm)、前記第2配線の幅をB(nm)、前記第1電極と前記第2電極間の距離をL(nm)としたとき、以下の式
Figure 2013187256
を満たすことを特徴する。
不揮発性抵抗変化素子を示す断面図。 図2(a)乃至図2(d)は、不揮発性抵抗変化素子の動作原理を示す断面図。 図3(a)乃至図3(c)は、不揮発性抵抗変化素子における物理現象を説明する模式図。 図4(a)乃至図4(c)は、不揮発性抵抗変化素子における物理現象を説明する模式図。 不揮発性抵抗変化素子におけるAgフィラメントの原子構造を示す図。 不揮発性抵抗変化素子における電流電圧特性の計算結果を示す図。 不揮発性抵抗変化素子における可変抵抗層内部に形成されるAgフィラメントの模式図。 不揮発性抵抗変化素子の可変抵抗層内部における、理想的なAgフィラメント形成を示す模式図。 不揮発性抵抗変化素子の可変抵抗変化層内部における、Agクラスター形成を表す模式図。 不揮発性抵抗変化素子のスイッチング速度と動作電圧の関係を示す図。 図11(a)、11(b)は、不揮発性抵抗変化素子と配線との関係を示す図。 第1実施形態による不揮発性抵抗変化素子の断面図。 第2実施形態による不揮発性抵抗変化素子の断面図。 第3実施形態による不揮発性抵抗変化素子の断面図。 第4実施形態による不揮発性抵抗変化素子の断面図。 第4実施形態による不揮発性抵抗変化素子の製造プロセスを示す断面図。 第4実施形態による不揮発性抵抗変化素子の製造プロセスを示す斜視図。 第4実施形態による不揮発性抵抗変化素子の製造プロセスを示す斜視図。 第4実施形態による不揮発性抵抗変化素子の製造プロセスを示す斜視図。 第4実施形態による不揮発性抵抗変化素子の製造プロセスを示す斜視図。 第4実施形態による不揮発性抵抗変化素子の製造プロセスを示す斜視図。 第4実施形態による不揮発性抵抗変化素子の製造プロセスを示す斜視図。 第4実施形態による不揮発性抵抗変化素子の製造プロセスを示す平面図。 図24(a)、24(b)は、第4実施形態による不揮発性抵抗変化素子の作製プロセスを示す平面図。 第5実施形態による不揮発性抵抗変化素子の断面図。 図26(a)、26(b)は、第6実施形態による、不揮発性抵抗変化素子を用いたメモリを示す図。
以下に、図面を参照して実施形態について詳細に説明する。
まず、実施形態を説明する前に、実施形態に至った経緯を説明する。
最近、硫化銀を可変抵抗変化層に用いた場合の実験結果が報告されている(例えば、IEEE EDL Vol.32.No.7,July(2011)参照)。そこでは、導電性フィラメントが樹枝状の複雑な構造をとっていることが判明しつつある。このような導電性フィラメントの構造は、不揮発性抵抗変化素子のスイッチング速度を著しく低下させているだけでなく、動作の信頼性を低下させていることも明らかである。
不揮発性抵抗変化素子10は、一般に図1に示すように、金属原子を有する第1電極12と、この第1電極12に対向する第2電極14と、第1電極12と第2電極14との間に設けられる可変抵抗層16と、を備えている。第1電極12として例えばAg電極が用いられ、第2電極として例えばp型Si(p−Si)電極が用いられ、可変抵抗槽16として例えばアモルファスシリコン層が用いられる。
このような不揮発性抵抗変化素子で起きている物理現象について図2(a)乃至図2(d)を参照して詳細に説明する。例えばp−Si電極である第2電極14に対して、例えばAg電極である第1電極12に正電圧を印加すると(図2(a))、Ag電極12の金属原子であるAgの分解、およびイオン化がAg電極12で生じ、生成されたAgイオンがp−Si電極14へ移動する。この状態では、Ag電極12とp−Si電極14との間でAgフィラメント18の接続が起きておらず、高抵抗の状態である。この状態をOFF状態と呼ぶ(図2(b))。さらに、印加電圧を増加すると、電圧5V近傍(1サイクル目)で、Agフィラメント18の接続が起き、急激な低抵抗化が起こる。この状態をON状態(セット状態)と呼び、ON状態を作るまでの電圧印加過程をセット過程と呼ぶ(図2(c))。次に、p−Si電極14に対してAg電極12に印加する電圧を、正電圧から負電圧へ変えると、逆反応によりAgフィラメント18が消失し、元の状態(リセット状態)に戻る(図2(d))。この電圧印加過程をリセット過程と呼ぶ(図2(d))。
セット過程は図3(a)乃至図3(c)に示すような物質移動が起き、リセット過程においては、図4(a)乃至図4(c)に示すような物質移動が起きていると考えられる。セット過程では、まず図3(a)に示すように、p−Si電極14に対してAg電極12に正の電圧を印加すると、Ag電極12中のAg原子がAgイオンと電子に分解される。このとき、可変抵抗層16にはAg電極12からp−Si電極14に向かう電界が発生する。分解して発生されたAgイオンは上記電界によって可変抵抗層16中を拡散および漂流する。そして、Agイオンの一部がp−Si電極14に到達し、p−Si電極14から電子を受けることにより、p−Si電極14側にAg原子のフィラメント18が形成される(図3(b))。その後、正の電圧を印加し続けると、Ag原子のフィラメント18が成長し、Ag電極12に接続する(図3(c))。なお、アモルファスシリコンからなる可変抵抗層16中ではAgイオンは不安定で孤立して存在している。
リセット過程では、まず図4(a)に示すように、フィラメント18がAg電極12に接続した状態で、p−Si電極14に対してAg電極12に負の電圧を印加すると、p−Si電極14から正孔が可変抵抗層16に放出される。このとき、p−Si電極14からAg電極12に向かう方向に電界が可変抵抗層16中に形成される。放出された正孔は上記電界によって拡散し、フィラメント18中のAg原子をAgイオンに分解する。分解されたAgイオンは可変抵抗層16中を漂流してAg電極12に到達し、Ag電極12でAgが析出される。これにより、フィラメント18はAg電極12とp−Si電極14との間を接続しなくなる(図4(b))。その後、負の電圧を印加し続けると、Ag原子のフィラメントが消失する(図4(c))。
上記セット過程およびリセット過程における電極反応は、以下に示すButler-Volmer方程式によって記述される。
Figure 2013187256
ここで、Jは交換電流密度と呼ばれ、電極の反応速度を示すパラメターである。また、Δηは、電極反応が生じるための過電圧と呼ばれ、電極反応の活性化エネルギーを超えるために必要な電圧である。Jは電極に流れる電流密度、kはボルツマン定数(=1.3807×10−23J/K)、Tは雰囲気の絶対温度(例えば、300K)、qは電子の電荷(=1.6022×10−19C)である。CAg+は可変抵抗層中のAgイオンの濃度を示し、μAg+は、可変抵抗層中のAgイオンの移動度を示し、Eは電極に印加される電界を示す。
さらに、アモルファスシリコン内部に形成されているAgフィラメント18の長さL(t)は、電極反応が起きた分、成長すると考えられるので、以下の式で与えられる。
Figure 2013187256
ただし、第1および第2電極間の距離をL、Agフィラメント18の密度をρAg(=6.2×1021cm−3)とする。このAgフィラメント18の密度は、第一原理計算により金属的性質を持つことが分かっている結晶構造のAg密度に相当している(図5)。図5は64個のSi原子の結晶格子中に8個のAg原子が挿入され、Ag原子同士が結合した状態を示している。図5において、aSiは、シリコンの格子定数を示す。また、実効的な電極反応断面積をSとすると、Fは、以下の式によって表されるパラメターを示す。
Figure 2013187256
ここで、Sは電極の実際の面積を示す。さらに、電極間で生じる電圧降下Δηは、アモルファスシリコン中でのAgイオンの導電率σAg +、銀フィラメントの導電率σAg(=最小金属導電率≒2.84×10Ω−1cm−1)、およびアモルファスシリコン中の電子の導電率σ(=6.2×10−7Ω−1cm−1)を用いて、以下の式に書ける。
Figure 2013187256
右辺の上式がセット状態を示し、下式がリセット状態を示す。さらに、過電圧Δη及び電圧降下Δηの和が、電極間に印加された電圧V(t)となる。また、電極全体を流れる電流は、電極反応が起きている領域(Fに対応する領域)では電極反応による電流が流れ、それ以外の領域では、通常のアモルファスシリコンの電子伝導が生じているとした。
また、Icompは、コンプライアンス電流と呼ばれ、動作電流の最大値を与える。すなわち、下記の式を満たす。
Figure 2013187256
ここで、電極面積(S)を50nm×50nm、電極間距離を80nm、F、σAg +、及びJを以下の値とすることにより、図6に示す結果が得られた。この図6に示す結果は、非特許文献1の実験結果を再現している。
Figure 2013187256
この結果より、電極全体の1%程度が実効的に反応に関与していると考えられ、その反応面積Sは5nm×5nm程度であると推察される。
一方、実際のフィラメント長はL/Fで表されるので、電極間距離が80nmの場合には、実際のフィラメント長は8μmと見積もられる。即ち、アモルファスシリコン中に形成されたAgフィラメントは、複数本の細いAgフィラメントからなるだけでなく、図7に示したように多くの分岐を持っていると推察される。このため、実際にAg電極と結びついているAgクラスターの面積も1%程度であり、このフィラメントが切断すると、可変抵抗層の高抵抗化が起きてしまい、繰り返し特性等の動作の信頼性、さらには、データ保持特性の著しい劣化につながると考えられる。よって、この素子の特性を改善するためには、一本の太い直線的なフィラメントが形成されることが理想的である(図8)。
このように、複数の樹枝状的なAgフィラメントが集まった構造を、Agクラスターと呼ぶことにする。Agクラスターの構造を楔形に近似し、クラスター内部にはAgイオンが入り込まないと仮定すると、Agイオンの拡散方程式(Laplace方程式)が厳密に解け、Agイオンの分布u(r,θ)を下記の式によって求めることが可能となる。なお、下記の式に示すAgイオンの分布は(r,θ)座標系で表している。
Figure 2013187256
これにより、Agイオンのクラスター表面への吸着確率P(r)は、以下の式となる。
Figure 2013187256
さらに、クラスターを構成するAg原子の数をN,Agクラスター先端のAg原子の数をzとすると、表面(0≦r≦(a/zcos(π−β))に吸着したAgがクラスターの成長に貢献すると考えられる。ここで、図5に示した結晶構造が11個集まったAgクラスター構造は、断面積の一辺が2(2)1/2Si×(11)1/2=5nmとなる。すなわち、計算により求まる断面積は、計算により求まった実効的な電極反応断面積Sの値と等しくなる。よって、本実施形態では、a=(2)1/2Si/4、z=11とした。
さらに、クラスターが成長する確率Q(L(t))は以下で表される。
Figure 2013187256
これにより以下のクラスターの成長方程式を解くことにより、Nが求まる。
Figure 2013187256
よって、クラスター内部のAgフィラメントの実効的な長さはL/F=Na/zで与えられるので、電極の実効的反応断面積比率Fは以下と書くことができる。
Figure 2013187256
実際、F=10−2に対して、フラクタル次元Dを求めると、D=1.6となることが分かる。
さらに、図9に示す角度βはほぼ150度であり、Agクラスターの先端の角度は60度になっていることが示される。即ち、図9に示したクラスターの境界(破線)の法線方向から、Agイオンがクラスターに吸着すると考えられ、クラスターが電極間方向で成長すると伴に、先端角度60度を維持しながら、横方向にも広がっていくことになる。よって、実際にAg電極と接続するAgフィラメントの断面積(実効的な電極反応断面積)は、1%程度と低い値になっていると結論付けられている。
このため、aをセル幅とすると、可変抵抗層16のアスペクト比(L/a)を大きくすれば、Agクラスターのフラクタル次元の値を1(直線的な成長)に近づけることが可能となり、信頼性の高いメモリ動作が可能となる。
ここで、本実施形態に関わる不揮発性抵抗変化素子のスイッチング時間をtSW、電極間電圧(動作電圧)をVとすると、スイッチング時間は下記の式に示すように、電極間のAgイオンの移動時間より長くなる。
Figure 2013187256
即ち、電極間距離Lは以下の式に示す範囲となる。
Figure 2013187256
また、a、Lが以下の式を満たせば(アスペクト比が大きくなれば)、Agフィラメントの横方向への成長を抑制することが可能となる。
Figure 2013187256
(13)、(14)式から、電極間距離Lを以下の式に示す範囲に設計すれば、可変抵抗層中に形成されるAgフィラメントの直線性が高くなり、この素子の特性は大きく改善される。
Figure 2013187256
次に、図10に示した様に、半導体スイッチ用途を動作速度から三つに分け、設計範囲を定義する。
(1)SSD(Solid State Drive)用途の半導体高速スイッチ素子では、動作速度100ns、動作電圧9Vが要求される。図11(a)、11(b)に示すように、半導体高速スイッチ素子として用いられる抵抗変化素子10においては、この抵抗変化素子10の上下に配置される配線22、24の幅をA(nm)、B(nm)、電極間距離をL(nm)とすると、A、B、Lは、以下の(17)式を満たすことが好ましい。ここで、抵抗変化素子10の上下に配置される配線22、24とは、抵抗変化素子10の第1電極12に接続される配線22および第2電極14に接続される配線24を意味する。そして、配線幅Aとは、第1電極12に接続する配線22の第1電極12に接する領域の最大幅を意味する。配線幅Bとは、第2電極14に接続する配線24の第2電極14に接する領域の最大幅を意味する。一般に、図11(a)に示すように、抵抗変化素子10は交差する2直線22、24の交差領域に設けられので、最大幅と配線の幅は一致する。このため、配線幅Aは第1電極12に接続する配線の幅となり、配線幅Bは第2電極14に接続する配線の幅となる。また、第1電極12が配線22を兼用し、第2電極14が配線24を兼用する場合は、配線幅Aは第1電極12の幅となり、配線幅Bは第2電極14の幅となる。
ここで、可変抵抗層16の断面の代表的なサイズを示す値aは、断面積の平方根であるから、
a=(AB)1/2 (16)
としてもよい。また、aの値として可変抵抗層16の断面積Sの平方根をとってもよい。この場合、a=(S)1/2となる。
(15)、(16)式からわかるように、下記の(17)式を満たす抵抗変化素子が、本実施形態の第1態様による不揮発性抵抗変化素子である。
Figure 2013187256
(2)メモリーカード用途の半導体中速スイッチ素子では、動作速度1μs、動作電圧6Vが要求されるので、この半導体中速スイッチ素子として用いられる抵抗変化素子10においては、この抵抗変化素子10の上下に配置される配線22、24の幅をA(nm),B(nm)、電極間距離をL(nm)とすると、以下の(18)式を満たすことが好ましい。この関係式を満たす抵抗変化素子が、本実施形態の第2態様による不揮発性抵抗変化素子である。
Figure 2013187256
(3)モバイル用途の半導体低速スイッチ素子では、動作速度1ms、動作電圧4Vが要求されるので、この半導体低速スイッチ素子として用いられる抵抗変化素子10においては、この抵抗変化素子10の上下に配置される配線22、24の幅をA(nm),B(nm)、電極間距離をL(nm)とすると、以下の(19)式を満たすことが好ましい。この関係式を満たす抵抗変化素子が、本実施形態の第3態様による不揮発性抵抗変化素子である。
Figure 2013187256
なお、(15)式において、aの値として可変抵抗層16の断面積Sの平方根をとることも可能である。すなわち、a=(S)1/2とすることも可能である。この場合、(17)式、(18)式、および(19)式において、(AB)1/2を(S)1/2に置き換えた式となる。この場合、(17)式は、
Figure 2013187256
となり、(18)式は、
Figure 2013187256
となり、(19)式は、
Figure 2013187256
となる。
以下に、実施形態について説明する。
(第1実施形態)
第1実施形態による不揮発性抵抗変化素子(以下、抵抗変化素子ともいう)を図12に示す。この第1実施形態の抵抗変化素子10は、高濃度にB(ボロン)ドープしたSi基板(p−Si基板)を下部電極(第2電極ともいう)14とし、Ag電極を上部電極(第1電極ともいう)12とし、上部電極12と下部電極14の間に可変抵抗層16が挿入された構造を有している。なお、本実施形態および後述する第2乃至第5実施形態においては、抵抗変化素子10は、第2電極14、可変抵抗層16、および第1電極12の順に積層された構造を有している。しかし、後述する第6実施形態の抵抗変化素子のように、逆の順序、すなわち、第1電極12、可変抵抗層16、および第2電極の順に積層された構造を有していてもよい。
本実施形態の場合、下部電極14には、例えば電極の抵抗率が0.005Ωcm以下となるように、高濃度のBが注入されている。下部電極14としては、n−Si基板、もしくは、Ti、Ni、Co、Fe、Cr、Cu、W、Hf、Ta、Pt、Ru、ZrまたはIr等の金属、その窒化物または炭化物、あるいはカルコゲナイド材料などを用いることも可能である。第2電極14は、第1電極12よりもイオン化しにくい材料で構成することが好ましいので、p−Si基板の場合に関して、以下に説明する。
本実施形態においては、上部電極12と下部電極14に挟まれた可変抵抗層16となるアモルファスシリコンの層厚は5nm、電極12、14の面積が5nm×5nmである。この第1実施形態の抵抗変化素子10は、(17)式を満たす抵抗変化素子となる。
次に、本実施形態に示した構造の製造方法について説明する。まず、シリコン単結晶基板にBイオンを、例えば加速電圧30keV、ドーズ量2×1015cm−2で注入し、その後、活性化アニールを施して形成したp−Si基板を下部電極14とする。次に、例えばプラズマ化学気相成長法(Plasma -Enhanced Chemical Vapor Deposition:PECVD)により可変抵抗層16となるアモルファスシリコン層を堆積する。このとき、原料ガスであるモノシラン分子(SiH)と水素の流量比を調節することによって、アモルファスシリコン層におけるダングリングボンド密度比を変えることが可能である。また、水素流量を最適化することによって、空隙部分のダングリングボンド密度を最小化することが可能である。更に、同時に、製膜時のチャンバ内の圧力を高くすることにより、生成するアモルファスシリコン層のSi密度を下げることができる。アモルファスシリコン層のSi密度は、XRR測定(X線反射率測定)により確認することができ、アモルファスシリコン層のSi密度を調整することが可能である。上部電極12は、蒸着によりAg電極を作製することが可能である。
このようにして形成された第1実施形態の抵抗変化素子10においては、Agフィラメントの可逆的な生成、分解の動作を、高速且つ安定的に行うことが可能となる。
以上説明したように、本実施形態によれば、信頼性の高いスイッチング動作が可能な不揮発性抵抗変化素子を得ることができる。
(第2実施形態)
第2実施形態による不揮発性抵抗変化素子を図13に示す。第2実施形態の抵抗変化素子10は、第1実施形態の不揮発性抵抗変化素子とはサイズが異なっており、上部電極12と下部電極12に挟まれた可変抵抗層16となるアモルファスシリコンの層厚を15nm、電極面積が10nm×10nmとしている。この第2実施形態の抵抗変化素子10は、(18)式を満たす抵抗変化素子となる。
この第2実施形態の不揮発性抵抗変化素子10も第1実施形態と同様に、Agフィラメントの可逆的な生成、分解の動作を安定的に行うことが可能となる。
以上説明したように、第2実施形態によれば、信頼性の高いスイッチング動作が可能な不揮発性抵抗変化素子を得ることができる。
(第3実施形態)
第3実施形態による不揮発性抵抗変化素子を図14に示す。この第3実施形態の抵抗変化素子10は、第1実施形態の不揮発性抵抗変化素子とはサイズが異なっており、上部電極12と下部電極14に挟まれた可変抵抗層16となるアモルファスシリコンの層厚は40nm、電極面積が25nm×25nmとしている。この第3実施形態は、(19)式を満たす抵抗変化素子となる。
この第3実施形態の不揮発性抵抗変化素子も第1実施形態と同様に、Agフィラメントの可逆的な生成、分解の動作を安定的に行うことが可能となる。
以上説明したように、第3実施形態によれば、信頼性の高いスイッチング動作が可能な不揮発性抵抗変化素子を得ることができる。
(第4実施形態)
第4実施形態による不揮発性抵抗変化素子について説明する。この第4実施形態の抵抗変化素子は、第2実施形態の不揮発性抵抗変化素子において、図15に示すように、可変抵抗層16であるアモルファスシリコン層の中に、シリコン窒化膜15a、15bおよびシリコン酸化膜17a、17bを有する障壁層13a、13bが作製されている。可変抵抗層16の対向する側面にシリコン窒化膜15a、15bが設けられ、これらのシリコン窒化膜15a、15bに対して、可変抵抗層16の側面とは反対側にシリコン酸化膜17a、17bがそれぞれ設けられている。このような障壁層13a、13bを可変抵抗16の側面に設けることにより、実効的に、Agイオンが伝導する領域を狭めることができる。
第4実施形態のような構造を作製すれば、実効的に可変抵抗層16のアスペクト比を、第2実施形態における不揮発性抵抗変化素子に比較して高めることが可能となり、より信頼性の高いスイッチング動作を実現することが可能となる。さらには、電極間距離を短くすることによる素子の小型化も期待される。ここで、シリコン窒化膜15a、15bは、Agイオンが突き抜けないために設けた層であり、同じ効果を持つ層であれば、何を用いても良い。
次に、本実施形態に示した構造の製造方法について図16乃至図23を参照して説明する。まず、シリコン酸化膜30上に、第2電極14となる金属配線層、例えば、W層を形成する。続いて、金属配線層14上に、例えば、プラズマ化学気相成長法(PECVD)により可変抵抗層16となるアモルファスシリコン層を堆積する(図16)。
次に、アモルファスシリコン層16上に酸化膜32を形成し、リソグラフィー技術を用いて、酸化膜32をパターニングし、酸化膜のマスク32を形成する。このマスク32を用いて、アモルファスシリコン層16および金属配線層14を異方性エッチング行うことにより、図17に示す、金属配線層14、アモルファスシリコン層16、およびマスク30がこの順序で積層された複数の積層構造を形成する。各積層構造は、対向する一対の側面にアモルファスシリコン層16の側面が露出する。
続いて、図18に示すように、露出したアモルファスシリコン層16の露出した一対の側面にプラズマ窒化処理を行い、アモルファスシリコン層16の上記対向し露出した一対の側面にそれぞれ窒化膜15a、15bを形成する。その後、プラズマ酸化を行うことにより、図19に示すように、窒化膜15a、15bのアモルファスシリコン層16と反対側の面に、酸化膜17a、17bを形成する。
次に、上記積層構造の間を埋めるように酸化膜36を堆積した後、CMPおよび必要に応じて、酸化膜36およびマスク32をエッチングすることによる平坦化を行い、アモルファスシリコン層16の頂面を露出する(図20)。その後、アモルファスシリコン16の露出した頂面を覆うように、Agを蒸着することにより、Agの上部電極12を形成する(図21)。
さらに、図22に示すように、上部電極12を覆うように、酸化膜38を積層する。その後、酸化膜38上に、例えばフォトレジストのマスク(図示せず)を形成し、このレジストマスクを用いて、リソグラフィー技術により金属配線14の上面が露出するまでパターニングを行う。すると、図23の上面図に示すように、酸化膜38の直下のAgの上部電極12が金属配線14の下部電極と直交するように配置されたパターンが得られる。このとき、下部電極14と上部電極12との交差領域に、パターニングされたアモルファスシリコン層からなる可変抵抗層16を有する抵抗変化素子が形成される。そして、この抵抗変化素子の可変抵抗層16は、上部電極12の延在する方向、すなわち、酸化膜38の延在する方向に平行な、側面が露出した状態となっている。続いて、図24(a)に示すように、プラズマ窒化を行った後、プラズマ酸化を行う。すると、可変抵抗層16は、上部電極12の延在する方向、すなわち、酸化膜38の延在する方向に平行な、側面がシリコン窒化膜/シリコン酸化膜で覆われる。これにより、図24(b)に示すように、四方向が、シリコン窒化膜/シリコン酸化膜で覆われたアモルファスシリコン層からなる可変抵抗層16を有する抵抗変化素子が形成された、クロスポイント型のメモリが得られる。
このようにして形成された第4実施形態の抵抗変化素子10においては、Agフィラメントの可逆的な生成、分解の動作を、高速且つ安定的に行うことが可能となる。
以上説明したように、第4実施形態によれば、信頼性の高いスイッチング動作が可能な不揮発性抵抗変化素子を得ることができる。
(第5実施形態)
第5実施形態による不揮発性抵抗変化素子を図25に示す。この第5実施形態は、図15に示す第4実施形態の不揮発性抵抗変化素子において、シリコン窒化膜15a、15b/シリコン酸化膜17a、17bから成る障壁層13a、13bの代わりに、シリコン窒化層/エアギャップ、もしくは、シリコン酸化膜/エアギャップからなる障壁層19a、19bを用いている。このような障壁層19a、19bを用いることにより、実効的に、Agイオンが伝導する領域を狭めることが可能となるだけでなく、製造プロセスが第4実施形態よりも容易となる。
このようにして形成された第5実施形態の抵抗変化素子10においては、Agフィラメントの可逆的な生成、分解の動作を、高速且つ安定的に行うことが可能となる。
以上説明したように、第5実施形態によれば、信頼性の高いスイッチング動作が可能な不揮発性抵抗変化素子を得ることができる。
(第6実施形態)
第6実施形態による抵抗変化メモリを図26(a)、26(b)に示す。この第6実施形態の抵抗変化メモリは、クロスポイント型のメモリであって、基板100上に平行に配列された複数の第1配線22と、これらの第1配線22に交差する複数の第2配線24と、第1配線22と第2配線24の交差領域に設けられた、抵抗変化素子10と、抵抗変化素子10と、第1配線22との間に設けられた整流素子40と、を備えている。抵抗変化素子10は、整流素子40上に設けられた第1電極12と、第2配線に接続する第2電極14と、第1電極12と第2電極14との間に設けられた可変抵抗層16とを備えている。
なお、本実施形態において、抵抗変化素子10として、図15または図25に示す抵抗変化素子を用いてもよい。
以上説明したように、本実施形態によれば、信頼性の高いスイッチング動作が可能な不揮発性抵抗変化素子を備えたメモリを得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
10 抵抗変化素子
12 第1電極(Ag電極)
13a、13b 障壁層
14 第2電極
15a、15b シリコン窒化膜
16 可変抵抗層(アモルファスシリコン層)
17a、17b 酸化シリコン膜
19a、19b 障壁層
22 第1配線
24 第2配線

Claims (8)

  1. 金属元素を含む第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に設けられた可変抵抗層と、
    前記第1電極に対して前記可変抵抗層と反対側に設けられた第1配線と、
    前記第2電極に対して前記可変抵抗層と反対側に設けられた第2配線と、
    を備え、
    前記第1配線の幅をA(nm)、前記第2配線の幅をB(nm)、前記第1電極と前記第2電極間の距離をL(nm)としたとき、以下の式
    Figure 2013187256
    を満たすことを特徴する不揮発性抵抗変化素子。
  2. 金属元素を含む第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に設けられた可変抵抗層と、
    前記第1電極に対して前記可変抵抗層と反対側に設けられた第1配線と、
    前記第2電極に対して前記可変抵抗層と反対側に設けられた第2配線と、
    を備え、
    前記第1配線の幅をA(nm)、前記第2配線の幅をB(nm)、前記第1電極と前記第2電極間の距離をL(nm)としたとき、以下の式
    Figure 2013187256
    を満たすことを特徴する不揮発性抵抗変化素子。
  3. 金属元素を含む第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に設けられた可変抵抗層と、
    前記第1電極に対して前記可変抵抗層と反対側に設けられた第1配線と、
    前記第2電極に対して前記可変抵抗層と反対側に設けられた第2配線と、
    を備え、
    前記第1配線の幅をA(nm)、前記第2配線の幅をB(nm)、前記第1電極と前記第2電極間の距離をL(nm)としたとき、以下の式
    Figure 2013187256
    を満たすことを特徴する不揮発性抵抗変化素子。
  4. 金属元素を含む第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に設けられた可変抵抗層と、
    を備え、
    前記可変抵抗層の断面積をS(nm)、前記第1電極と前記第2電極間の距離をL(nm)としたとき、以下の式
    Figure 2013187256
    を満たすことを特徴する不揮発性抵抗変化素子。
  5. 金属元素を含む第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に設けられた可変抵抗層と、
    を備え、
    前記可変抵抗層の断面積をS(nm)、前記第1電極と前記第2電極間の距離をL(nm)としたとき、以下の式
    Figure 2013187256
    を満たすことを特徴する不揮発性抵抗変化素子。
  6. 金属元素を含む第1電極と、
    第2電極と、
    前記第1電極と前記第2電極との間に設けられた可変抵抗層と、
    を備え、
    前記可変抵抗層の断面積をS(nm)、前記第2配線の幅をB(nm)、前記第1電極と前記第2電極間の距離をL(nm)としたとき、以下の式
    Figure 2013187256
    を満たすことを特徴する不揮発性抵抗変化素子。
  7. 前記可変抵抗層の側部に絶縁体の障壁層が設けられ、前記障壁層は、前記第1電極と前記第2電極との間に位置していることを特徴とする請求項4乃至6のいずれかに記載の不揮発性抵抗変化素子。
  8. 前記第1電極はAgを含み、前記可変抵抗層はSiを含むことを特徴とする請求項1乃至7のいずれかに記載の不揮発性抵抗変化素子。
JP2012049634A 2012-03-06 2012-03-06 不揮発性抵抗変化素子 Pending JP2013187256A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012049634A JP2013187256A (ja) 2012-03-06 2012-03-06 不揮発性抵抗変化素子
US13/605,917 US20130234087A1 (en) 2012-03-06 2012-09-06 Non-volatile resistance change device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012049634A JP2013187256A (ja) 2012-03-06 2012-03-06 不揮発性抵抗変化素子

Publications (1)

Publication Number Publication Date
JP2013187256A true JP2013187256A (ja) 2013-09-19

Family

ID=49113248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012049634A Pending JP2013187256A (ja) 2012-03-06 2012-03-06 不揮発性抵抗変化素子

Country Status (2)

Country Link
US (1) US20130234087A1 (ja)
JP (1) JP2013187256A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112146B2 (en) 2013-04-26 2015-08-18 Kabushiki Kaisha Toshiba Resistance random access memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592005A (en) * 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US7718533B2 (en) * 2007-05-08 2010-05-18 Micron Technology, Inc. Inverted variable resistance memory cell and method of making the same
JP5679622B2 (ja) * 2008-01-31 2015-03-04 株式会社東芝 絶縁膜、およびこれを用いた半導体装置
WO2011007538A1 (ja) * 2009-07-13 2011-01-20 パナソニック株式会社 抵抗変化型素子および抵抗変化型記憶装置
JP2011135050A (ja) * 2009-11-30 2011-07-07 Toshiba Corp 不揮発性半導体記憶装置
JP5072997B2 (ja) * 2010-03-31 2012-11-14 株式会社東芝 情報記録装置及びその製造方法
CN102782846B (zh) * 2010-06-10 2015-05-20 松下电器产业株式会社 非易失性存储元件和具有其的非易失性存储装置
JP4969707B2 (ja) * 2010-07-08 2012-07-04 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
KR101145318B1 (ko) * 2010-07-15 2012-05-14 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
JP5457961B2 (ja) * 2010-07-16 2014-04-02 株式会社東芝 半導体記憶装置
JP5547111B2 (ja) * 2011-02-15 2014-07-09 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP2012174766A (ja) * 2011-02-18 2012-09-10 Toshiba Corp 不揮発性抵抗変化素子
JP5611903B2 (ja) * 2011-08-09 2014-10-22 株式会社東芝 抵抗変化メモリ
US8853099B2 (en) * 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9112146B2 (en) 2013-04-26 2015-08-18 Kabushiki Kaisha Toshiba Resistance random access memory device

Also Published As

Publication number Publication date
US20130234087A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
TWI609491B (zh) 導線型半導體元件的製造方法
JP5543819B2 (ja) 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
CN103460384B (zh) 包含二极管结构的半导体结构及半导体装置及其形成方法
TWI476972B (zh) Resistive change memory and its manufacturing method
EP2540662B1 (en) Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device
CN102956681B (zh) 薄膜器件
KR20140010720A (ko) 그래핀을 이용한 전계효과 트랜지스터
US8664632B2 (en) Memory device
US8357927B2 (en) Semiconductor device and method for manufacturing the same
KR101198301B1 (ko) 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법
KR20150114878A (ko) Rram 셀 바닥 전극 형성
KR20080083945A (ko) 비휘발성 메모리 셀 및 그 제조방법.
TW201828474A (zh) 場效電晶體
US8362461B2 (en) Quantum well device
US9076723B1 (en) Non-volatile memory device and method for manufacturing same
CN104303313A (zh) 纳米器件及其制作方法
CN106601665A (zh) 半导体结构及其形成方法
CN113013246A (zh) 半导体元件
KR20140080964A (ko) 그래핀 다치 로직 소자, 이의 동작방법 및 이의 제조방법
KR102059131B1 (ko) 그래핀 소자 및 이의 제조 방법
TW201003791A (en) Diodes, and methods of forming diodes
US20150380464A1 (en) Memristive devices with layered junctions and methods for fabricating the same
KR20130118095A (ko) 가변 저항 메모리 장치 및 그 제조 방법
JP2013187256A (ja) 不揮発性抵抗変化素子
JP2012038888A (ja) 半導体装置およびその製造方法