KR20150114878A - Ｒｒａｍ 셀 바닥 전극 형성 - Google Patents
Ｒｒａｍ 셀 바닥 전극 형성 Download PDFInfo
- Publication number
- KR20150114878A KR20150114878A KR1020140182264A KR20140182264A KR20150114878A KR 20150114878 A KR20150114878 A KR 20150114878A KR 1020140182264 A KR1020140182264 A KR 1020140182264A KR 20140182264 A KR20140182264 A KR 20140182264A KR 20150114878 A KR20150114878 A KR 20150114878A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- bottom electrode
- forming
- data storage
- electrode
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 114
- 238000013500 data storage Methods 0.000 claims abstract description 82
- 230000008569 process Effects 0.000 claims abstract description 79
- 238000000231 atomic layer deposition Methods 0.000 claims abstract description 77
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000010410 layer Substances 0.000 claims description 260
- 238000009792 diffusion process Methods 0.000 claims description 24
- 238000005240 physical vapour deposition Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- 230000002441 reversible effect Effects 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 abstract description 24
- 238000009826 distribution Methods 0.000 abstract description 2
- 230000002829 reductive effect Effects 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 description 13
- 238000001465 metallisation Methods 0.000 description 13
- 230000000873 masking effect Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 238000005137 deposition process Methods 0.000 description 7
- 239000002243 precursor Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000036961 partial effect Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000010952 in-situ formation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- -1 oxygen nitride Chemical class 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- CLDVQCMGOSGNIW-UHFFFAOYSA-N nickel tin Chemical compound [Ni].[Sn] CLDVQCMGOSGNIW-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/023—Formation of the switching material, e.g. layer deposition by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Abstract
본 발명은 저감된 누설 전류를 갖는 저항 변화 랜덤 액세스 메모리(RRAM) 셀을 형성하기 위한 방법과 관련 장치에 관한 것이다. 일부 실시예에서 방법은 하부 금속 배선층 위에 원자층 증착(ALD) 공정을 이용하여 바닥 전극을 형성함으로써 형성되며. ALD 공정으로 적어도 바닥 전극의 상부를 형성한다. 바닥 전극의 상부를 형성함과 더불어 바닥 전극의 상부 위에 가변 저항을 가진 유전체 데이터 저장층이 인시튜 형성된다. 유전체 데이터 저장층 위에는 상부 전극이 형성되고, 상부 전극 위에 상부 금속 배선층이 형성된다. 상부 유전체 데이터 저장층의 형성과 더불어 인시튜로 ALD 공정을 이용하여 바닥 전극의 상부를 형성함으로써, RRAM 셀의 누설 전류, 누설 전류 분포 및 장치 수율이 향샹된다.
Description
본 발명은 저항 변화 랜덤 액세스 메모리(RRAM)에 관한 것으로서, 특히 RRAM 셀의 바닥 전극을 제조하기 위한 방법 및 관련 장치에 관한 것이다.
대부분의 현대 전자 장치는 데이터를 저장하도록 구성된 전자 메모리를 포함한다. 전자 메모리는 휘발성 메모리 또는 비 휘발성 메모리일 수 있다. 휘발성 메모리는 전원이 가해지는 동안 데이터를 저장하는 반면, 비휘발성 메모리는 전원이 제거된 경우 데이터를 저장할 수 있다. 저항 변화 랜덤 액세스 메모리(RRAM)는 그의 단순한 구조와 CMOS 로직 제조 공정과의 호환성으로 인해 차세대 비 휘발성 메모리 기술의 하나의 유망한 후보이다. RRAM 셀은 수직 백엔드 오브 라인(BEOL) 금속화 층에 배치된 두 전극 사이에 수직 위치하는 저항 데이터 저장 층을 포함한다.
저항 변화 랜덤 액세스 메모리(RRAM) 셀은 유전체 데이터 저장 층에 의해 그 위에 놓인 상부 전극에서 분리된 바닥 전극을 가진다. 바닥 전극은 일반적으로 물리적 기상 증착(PVD) 기술을 이용하여 기판 위에 증착된다. 유전체 데이터 저장 층은 이어서 바닥 전극 위에 엑스 시튜(ex-situ) 형성된다. 그러나 PVD 공정을 이용하여 형성된 바닥 전극(예, TiN)은 고-k 유전체 층에서 바닥 전극쪽으로 확산하는 산소를 제거하는 것으로 알려져 있다. 산소는 낮은 장치 수율을 가져올 수 있는 높은 누설 전류를 RRAM 셀에 부여하여 바닥 전극과 유전체 데이터 저장 층 사이의 계면의 질을 저하시킨다(예컨대, 이것은 웨이퍼의 에지 부근에서의 누설 전류의 증가로 인한 것이다).
따라서, 본 발명은 저감된 누설 전류를 갖는 저항 변화 랜덤 액세스 메모리 (RRAM) 셀을 형성하는 방법 및 관련 장치에 관한 것이다. 일부 실시예에서, 본 발명의 방법은 바닥 전극의 상부의 적어도 일부를 형성하는 원자층 증착(ALD) 공정을 이용하여 하부 금속 배선 층 위에 바닥 전극을 형성하는 것을 포함한다. 유전체 데이터 저장 층은 바닥 전극의 상부의 형성과 함께 바닥 전극의 상부에 인시튜 형성된다. 상부 전극은 이어 유전체 데이터 저장 층 위에 형성되고, 상부 금속 배선 층은 상부 전극 위에 형성된다.
본 발명에 의하면, 상부 유전체 데이터 저장 층의 형성과 함께 ALD 공정을 이용하여 바닥 전극의 상부를 인시튜(in-situ) 형성함으로써, 누설 전류의 저감을 가져와 바닥 전극과 유전체 데이터 저장 층 사이의 계면 특성이 개선되어 RRAM 셀의 누설 전류 분포 및 장치 수율이 향상된다.
본 발명의 형태는 첨부 도면과 함께 읽을 때 다음의 상세한 설명으로부터 가장 잘 이해된다. 업계의 표준 관행에 의하면 다양한 특징들이 실척으로 도시되고 있지 않음을 알아야 한다. 사실 다양한 특징의 치수는 설명의 편의상 임의로 증대되거나 축소 가능하다.
도 1은 상부 유전체 데이터 저장 층을 형성하기 위한 인시튜 증착 공정 및 바닥 전극을 형성하기 위한 원자층 증착(ALD) 공정을 이용하여 저항 변화 랜덤 액세스 메모리(RRAM)를 형성하는 방법의 일부 실시예의 흐름도를 도시하고 있다.
도 2는 바닥 전극을 형성하기 위한 인시튜 제1 ALD 공정과 상부 유전체 데이터 저장 층을 형성하기 위한 제2 ALD 공정 수행하도록 구성된 공정 툴의 일부 실시예의 블록도를 도시하고 있다.
도 3a는 ALD 공정에 의해 증착된 바닥 전극과 상부 인시튜 유전체 데이터 저장 층을 가진 RRAM 셀의 일부 실시예의 단면도를 도시하고 있다.
도 3b는 RRAM 셀의 인시튜 유전체 데이터 저장층과 바닥 전극의 전형의 XPS 깊이 프로파일의 일부 실시예를 보여주는 그래프를 도시하고 있다.
도 4는 상부 유전체 데이터 저장 층을 형성하기 위한 인시튜 증착 공정 및 바닥 전극을 형성하기 위한 원자층 증착(ALD) 공정을 이용하여 저항 변화 랜덤 액세스 메모리(RRAM) 셀을 형성하는 방법의 일부 추가 실시예의 흐름도를 도시하고 있다.
도 5 내지 도 12는 상부 고-k 유전체 물질을 형성하기 위한 인시튜 ALD 공정과 바닥 전극을 형성하기 위한 ALD 공정을 이용하여 RRAM 셀을 형성하는 방법을 보여주는 단면도의 일부 실시예를 도시하고 있다.
도 1은 상부 유전체 데이터 저장 층을 형성하기 위한 인시튜 증착 공정 및 바닥 전극을 형성하기 위한 원자층 증착(ALD) 공정을 이용하여 저항 변화 랜덤 액세스 메모리(RRAM)를 형성하는 방법의 일부 실시예의 흐름도를 도시하고 있다.
도 2는 바닥 전극을 형성하기 위한 인시튜 제1 ALD 공정과 상부 유전체 데이터 저장 층을 형성하기 위한 제2 ALD 공정 수행하도록 구성된 공정 툴의 일부 실시예의 블록도를 도시하고 있다.
도 3a는 ALD 공정에 의해 증착된 바닥 전극과 상부 인시튜 유전체 데이터 저장 층을 가진 RRAM 셀의 일부 실시예의 단면도를 도시하고 있다.
도 3b는 RRAM 셀의 인시튜 유전체 데이터 저장층과 바닥 전극의 전형의 XPS 깊이 프로파일의 일부 실시예를 보여주는 그래프를 도시하고 있다.
도 4는 상부 유전체 데이터 저장 층을 형성하기 위한 인시튜 증착 공정 및 바닥 전극을 형성하기 위한 원자층 증착(ALD) 공정을 이용하여 저항 변화 랜덤 액세스 메모리(RRAM) 셀을 형성하는 방법의 일부 추가 실시예의 흐름도를 도시하고 있다.
도 5 내지 도 12는 상부 고-k 유전체 물질을 형성하기 위한 인시튜 ALD 공정과 바닥 전극을 형성하기 위한 ALD 공정을 이용하여 RRAM 셀을 형성하는 방법을 보여주는 단면도의 일부 실시예를 도시하고 있다.
다음의 개시 내용은 제공된 주제의 다양한 특징들을 구현하기 위한 여러 가지 실시예를 제공한다. 구성 요소 및 배열의 특정 예들은 본 발명의 개시 내용을 단순화하기 위해 다음에 기술된다. 이들은 물론, 단순한 예시이며 한정하는 것을 의도하는 것은 아니다. 예를 들어,이어지는 설명에서 위의 제 1 및 제 2의 특징의 형성은 제1 및 제2 특징이 직접 접촉하여 형성되는 실시예를 포함할 수 있으며, 제1 및 제2 특징이 직접 접촉하지 않도록 추가 특징들이 제1 및 제2 특징 사이에 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 발명의 개시 내용은 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 단순하고 명확하게 하기 위한 목적이며, 그 자체로 기술된 다양한 실시예 및/또는 구성 간의 관계를 규정하고 있지 않다.
또한 "바로 아래", "아래", 하위", "위에", "상위" 등의 공간적으로 상대적의미의 용어들은 여기서 도면에서 도시하고 있는 다른 요소(들) 또는 특징(들)에 대한 하나의 요소 또는 특징들의 관계를 설명하기 쉽게 하기 위해 사용 가능하다. 공간적으로 상대적 의미의 용어들은 도면에서 묘사되고 있는 방향 이외에 동작 중인 장치의 여러 방향을 포괄하는 의도로 사용되고 있다. 장치는 달리 배향될 수(90도 회전 또는 다른 방향으로), 본 명세서에서 사용되는 공간적으로 상대적인 기술 내용이 그에 따라 해석될 수 있다.
도 1은 상부 유전체 데이터 저장층을 형성하기 위한 인시튜 ALD 공정과 바닥 전극을 형성하기 위한 ALD 공정을 이용하여 낮은 누설 전류를 갖는 저항 변화 랜덤 액세스 메모리 (RRAM) 셀을 형성하는 방법(100)의 일부 실시예를 도시하고 있다.
(102)에서 바닥 전극은 바닥 전극의 적어도 상부를 형성하는 원자 층 증착(ALD) 공정을 이용하여 하부 금속 배선층 위에 형성된다. ALD 공정은 ALD 또는 플라즈마 강화 ALD(PEALD)를 포함하여 원자 층 증착 공정의 임의 유형을 포함할 수 있지만, ALD 또는 플라즈마 강화 ALD(PEALD)에 한정되지 않는다. ALD 공정을 이용하여 바닥 전극의 상부를 형성하면 바닥 전극으로의 산소의 외부 확산을 억제할 수가 있어 바닥 전극과 상부 유전체 데이터 저장 층 사이의 계면의 무결성을 향상시킬 수가 있다.
(104)에서 가변 저항을 갖는 유전체 데이터 저장 층은 바닥 전극의 형성과 함께 바닥 전극의 상부에서 인시튜 형성된다. 박스(103)로 도시된 유전체 데이터 저장 층과 바닥 전극의 인시튜 형성에 의해 바닥 전극 층에 산화물 계면 층(RRAM 셀의 전기적 성능을 저하시킬 가능성이 있는 층)이 형성되는 것이 방지된다 . 일부 실시예에서는 유전체 데이터 저장 층은 ALD 공정에 의해 형성될 수 있다. 다른 실시예에서는 유전체 데이터 저장 층은 다른 증착 기술에 의해 형성될 수 있다.
(106)에서 상부 전극이 유전체 데이터 저장 층 위에 형성된다.
(108)에서 상부 금속 배선 층이 상부 전극 상에 형성된다. 일부 실시예에서, 상부 금속 배선 층은 상부 전극 상에 형성된 상부 금속 비아층을 포함할 수 있다. 다른 실시예에서, 상부 금속 배선 층은 상부 금속 비아층 상에 배치된 상부 금속 배선 층을 포함할 수 있다.
도 2는 RRAM 셀의 상부 유전체 데이터 저장 층을 형성하기 위한 ALD 공정과 바닥 전극을 형성하기 위한 인시튜 ALD 공정을 수행하도록 구성된 공정 툴(200)의 일부 실시예의 블록도를 도시하고 있다.
공정 툴(200)은 웨이퍼 반송 챔버(212)를 경유하여 제 2 처리 챔버(218)에 연결된 제 1 처리 챔버(202)를 구비하고 있다. 제 1 처리 챔버 (202), 제 2 처리 챔버(218) 및, 웨이퍼 반송 챔버(212)는 제 1 처리 챔버 (202), 제 2 처리 챔버(218) 및, 웨이퍼 반송 챔버(212) 내에서 저압 분위기를 생성하도록 구성되는 하나 이상의 반송 요소들(224)(예를 들어, 진공 펌프)에 연결되어 있다. 일부 실시예에서, 저압 분위기는 예컨대 약 10-3 토르(torr)와 약 약 10-5 토르(torr) 사이의 범위의 압력을 가질 수가 있다.
제 1 처리 챔버(202)는 RRAM 셀이 형성될 반도체 기판(206)을 유지하도록 구성된 웨이퍼 지지 요소(204)(예를들어, 정전 웨이퍼 척)을 포함한다. 제 1 처리 챔버(202)는 ALD 공정을 거쳐 RRAM 셀의 적어도 바닥 전극의 상부를 증착하도록 구성된 ALD 증착 요소(208)를 더 포함한다. 일부 실시예에서, ALD 증착 요소(208)는 전체 바닥 전극을 증착하도록 구성될 수 있다. ALD 증착 요소(208)는 기상 전구체를 퍼지하도록(to purge) 구성된 퍼지 요소와 기상 전구체(a gas phase precursor)(예, TiN을 형성하는 TiCl4 및 NH3 또는 N2/H2 전구체)를 제 1 처리 용기 챔버(202)로 한번에 도입하도록 구성된 가스 유입구를 포함할 수 있다. 각 성장 사이클 동안, 기상 전구체의 전구체 분자는 원자 층을 형성하기 위해 반도체 기판(206) 상의 분자와 반응한다. 일부 실시예에서, ALD 증착 요소(208)는 또한 제 1의 처리 챔버(202) 내의 증착율을 향상시시키는 플라즈마를 생성하도록 구성된 RF 플라즈마 발생 요소를 포함하는 플라즈마 강화 ALD 요소를 포함할 수 있다.
일부 실시예에서, 제 1 처리 챔버(202)는 물리적 기상 증착(PVD) 공정에 의해 RRAM 셀의 바닥 전극의 바닥을 증착하도록 구성된 PVD 증착 요소(210)를 더 포함 할 수 있다. 이러한 실시예에서 PVD 증착 요소(210)는 바닥 전극의 하부를 형성하도록 구성되고, ALD 증착 요소(208)는 바닥 전극의 바닥부에 바닥 전극의 상부를 형성하도록 구성된다 .
웨이퍼 반송 챔버(212)는 제 1 처리 챔버(202)와 연통되어 있고, 웨이퍼 반송 요소(214)(예를 들어, 웨이퍼 반송 로봇)를 포함한다. 웨이퍼 반송 요소(214)는 반도체 기판(206)을 제 1 처리 챔버(202)에서 제2 처리 챔버(218)로 이동하도록 구성된다. 웨이퍼 반송 챔버(212)가 진공하에서 유지되므로, 웨이퍼 반송 요소(214)는 반도체 기판(206)을 제2 처리 챔버(218)로 인시튜 반송하는(즉, 저압 분위기를 깨지 않고) 것이 가능하다.
제 2 처리 챔버(218)는 반도체 기판(206)을 홀드하도록 구성된 제 2의 웨이퍼 지지 요소(220)를 포함한다. 제 2 처리 챔버(218)는 또한 ALD 공정(예, HfOx을 포함한 유전체 데이터 저장 층을 형성하기 위해 HfCl4와 H2O 전구체를 이용하는)을 거쳐 바닥 전극의 일부에 유전체 데이터 저장 층을 증착시키도록 구성된 ALD 증착 요소(222)를 포함한다.
도 3a는 ALD 공정에 의해 형성되는 바닥 전극(310)을 갖는 RRAM 셀(300)의 단도이다.
RRAM 셀(300)은 BEOL(백엔드 오브 라인) 금속화 스택 내의 층간 유전체(ILD) 층 (304)에 의해 둘러싸여 있는 하부 금속 배선층(302)과 하부 유전체층(306) 위에 배치된 확산 장벽 층(308)을 포함한다. 일부 실시예에서, 하부 금속 배선층(302)은 확산 장벽 층(308)과 그 아래의 반도체 기판(도시 안됨) 사이에 배치된 복수 개의 금속 배선층 중 하나를 포함할 수 있다. 바닥 전극 (310)은 확산 장벽 층(308) 상에 배치된다. 확산 장벽 층(308)은 하부 금속 배선층(302)으로부터의 물질이 바닥 전극(310)으로 확산 되지 않도록 구성된다
바닥 전극(310)은 ALD 공정에 의해 형성된 상면(311)을 가진다. 예를 들어, 일부 실시예에서 바닥 전극(310)은 연속 ALD 공정에 의해 형성될 수 있다. 다른 실시예에서 바닥 전극(310)은 2 단계 증착 공정(a two-phase deposition process)에 의해서 형성 가능하며, 바닥 전극(310b)의 상부가 ALD 공정에 의해 형성되는 동안 바닥 전극(310a)의 바닥은 PVD 공정에 의해 형성된다. 일부 실시예에서, 바닥 전극(310a)의 바닥은 바닥 전극(310b)의 상부보다 큰 두께를 가질 수 있다.
인시튜 유전체 데이터 저장 층(312)(즉, 기저 바닥 전극층(310)과 함께 인시튜 형성된 유전체 데이터 저장 층)은 유전체 데이터 저장 층(312)이 ALD 공정에 의해 형성되는 바닥 전극(310)의 상면 (311)과 직접 접촉하도록 바닥 전극(310)의 상면(311)에 배치된다. 인시튜 유전체 데이터 저장 층(312)은 데이터 상태를 기억하도록 구성된 가변 저항 금속 산화물 층을 포함한다. 예를 들어, 인시튜 유전체 데이터 저장 층(312)에 인가된 전압은 유전체 데이터 저장 층(312) 양단에 형성하도록 전도 경로(예, 산송 공백)를 유도함으로써, 인시튜 유전체 데이터 저장 층(312)의 저항을 저감한다. 인가 전압에 따라 인시튜 유전체 데이터 저장 층 (312)은 고 저항 상태와 저 저항 상태 사이에서 가역 변화한다.
인시튜 유전체 데이터 저장 층(312)은 바닥 전극(310)과 인시튜 형성되어 있기 때문에 인시튜 유전체 데이터 저장 층(312)은 인시튜 유전체 데이터 저장 층(312)이 바닥 전극(310)과 엑스시튜 형성될 때 형성하는 산화물 계면층을 개재하지않고 바닥 전극(310)과 직접 접한다. 더욱이 바닥 전극(310)을 형성하기 위해 ALD 공정을 이용하면 결과적으로 바닥 전극(310)은 물리적 증착(PVD) 공정을 사용하여 형성된 바닥 전극(310)의 농도 보다 낮은 저 O2 농도를 갖게 된다.
예를 들어 도 3b는 (단면 선 A-A '에 따른) 바닥 전극(310)의 산소 함량을 나타낸 예시적인 X 선 광전자 분광(XPS) 깊이 프로파일(324)을 나타내는 그래프 (322)의 일부 실시예를 도시하고 있다. 그래프(322)는 또한 PVD 공정을 사용하여 형성된 바닥 전극의 산소 함량을 나타낸 XPS 깊이 프로파일(326)을 나타내고 있다.
XPS 깊이 프로파일(324)에 나타낸 바와 같이 바닥 전극(310)의 산소 함량은 바닥 전극 (310)과 그 위의 유전체 데이터 저장 층(312) 사이의 계면(328)에 가까운 위치까지 비교적 작은 경사로 증가한다. XPS 깊이 프로파일(324)은 계면(328)에서 약 2.5 %의 최대 산소 함량에 도달한다. XPS 깊이 프로파일(326)은 PVD 공정을 사용하여 형성된 바닥 전극의 산소 함유량이 실질적으로 큰 경사로 증가하여 계면(328)에서 약 10 %의 최대 산소 함량에 도달함을 보여주고 있다.
다시 도 3a를 참조하면. 일부 실시예에서, 캡핑 층(314)은 유전체 데이터 저장 층(312) 위에 배치 가능하다. 캡핑 층(314)은 유전체 데이터 저장 층(312)의 저항 변화를 용이하게 할 수 있는 산소를 저장하도록 구성된다. 일부 실시예에서 캡핑 층(314)은 산소 농도가 비교적 낮은 금속 또는 금속 산화물을 포함할 수 있다. 상부 전극(316)은 캡핑 층(314) 위에 배치되고, 상부 금속 배선 층(319)은 상부 전극(316) 위에 배치된다. 일부 실시예에서 상부 금속 배선 층(319)은 전도성 물질(예를 들어, 구리, 알루미늄 등)을 포함하는 상부 금속 배선 층(322)과 상부 금속 바이어 층(320)을 포함할 수 있다.
도 4는 상부 유전체 데이터 저장 층을 형성하기 위한 인시튜 ALD 공정과 바닥 전극을 형성하기 위한 ALD 공정을 사용하여 RRAM 셀을 형성하는 방법(400)의 일부 추가 실시예를 도시하고 있다.
개시된 방법(예를 들어, 방법 100 및 400)이 일련의 동작이나 사건으로 아래에 설명되고 기술되었지만, 그러한 동작이나 사건의 설명된 순서는 제한적인 의미로 해석되어서는 안 된다 것을 이해할 것이다. 예를 들어, 어떤 동작들은 상이한 순서로 혹은 여기서 설명되고 기술되는 것들과는 별개의 다른 동작 또는 사건과 동시에 일어날 수가 있다. 또한 설명하지 않은 모든 동작이 본 명세서 설명의 하나 이상의 형태 혹은 실시예를 구현하는 데 필요할 수가 있다. 더욱이 여기서 묘사하고 있는 하나 이상의 동작은 하나 이상의 별개의 동작 및/또는 단계로 실행될 수가 있다.
(402)에서 하부 유전체층은 하부 금속 배선층 위에 형성된다. 하부 유전체층은 하부 금속 배선 층을 노출시키는 개구부를 갖는다.
(404)에서 확산 장벽 층은 일부 실시예에서 하부 금속 배선층과 바닥 유전체층 위에 형성될 수 있다. 확산 장벽 층은 확산 장벽 층이 기저 금속 층에 접하도록 기저 금속 배선 층을 노출하는 바닥 유전체의 개구부 내에서 증착될 수 있다.
(406)에서 바닥 전극층은 ALD 공정을 이용하여 확산 장벽 층 위에 형성된다. 일부 실시예에서 바닥 전극층은 (408)에서 PVD 공정을 이용하여 확산 장벽 층 상에 제1 바닥 전극을 증착함으로써 형성 가능하다. 제 2의 바닥 전극 층은 (410)에서 ALD 공정을 사용하여 제 1 바닥 전극 상에 순차적으로 그리고 제1 바닥 전극과 직접 접촉하여 형성될 수 있다.
(412)에서 유전체 데이터 저장 층은 바닥 전극층의 형성과 함께 바닥 전극층 위에 인시튜 형성된다. 유전체 데이터 저장 층은 바닥 전극 또는 상부 전극에 인가되는 전압에 따라 고 저항 상태 및 저 저항 상태 사이에서 가역 변화를 겪도록 구성된 가변 저항을 가진다. 일부 실시예에서 유전체 데이터 저장 층은 고-k 유전체 층을 포함할 수 있다.
(414)에서 캡핑층은 일부 실시예에서 유전체 데이터 저장 층 위해 형성 가능하다.
(416)에서 상부 전극 층은 캡핑 층 위해 형성된다.
(418)에서 상부 전극 층 및 캡핑 층은 선택적으로 마스킹 층에 따라 패터닝된다. 상부 전극 층의 선택적 패터닝에 따라 RRAM 셀의 상부 전극이 형성된다.
(420)에서 측벽 스페이서는 상부 전극과 캡핑 층의 대향측에 형성된다.
(422)에서 유전체 데이터 저장 층, 바닥 전극 층 및 확산 장벽 층은 선택적으로 마스킹 층 및 측벽 스페이서에 따라 패터닝된다. 바닥 전극층의 선택적 패터닝에 의해 RRAM 셀의 바닥 전극이 형성된다.
(424)에서 상부 금속 배선 층은 상부 전극 위에 형성된다. 일부 실시예에서, 상부 금속 배선 층은 상부 금속 비아층 상에 형성된 상부 금속 배선 층과 상부 전극 상에 형성된 상부 금속 비아층을 포함할 수 있다.
도 5 내지 도13은 상부 유전체 데이터 저장 층을 형성하기 위한 인시튜 ALD 공정과 바닥 전극을 형성하기 위한 ALD 공정을 사용하여 RRAM 셀을 형성하는 방법을 나타내는 단면도의 일부 실시예를 예시한다. 비록 도 5 내지 도 13은 방법(400)에 관련하여 설명되고 있지만 도 5 내지 도 13에 개시된 구조들이 이러한 방법에 제한되지 않으며 대신에 이러한 방법과 무관한 구조들로서 독립적일 수가 있음에 유의하여야 한다.
도 5는 동작(402 내지 404)에 대응하는 단면도(500)의 일부 실시예이다.
단면도(500)에 나타낸 바와 같이, 하부 유전체층(306)이 층간 유전체 층(304) 내에 배치된 하부 금속 배선 층(302) 위의 한 위치에 형성되어 있다. 하부 유전체층(306)은 하부 금속 배선 층(302)을 노출시키는 개구(504)를 포함한다. 확산 장벽 층 (502)은 증착 기술(예를 들면, 화학 기상 증착, 물리적 기상 증착 등)을 이용하여 개구(504) 내 및 하부 유전체 층(306) 위에 증착될 수 있다.
일부 실시예에서, 하부 금속 배선 층(302)은 구리 또는 알루미늄 등의 전도성 금속을 포함할 수 있다. 일부 실시예에서, ILD 층(304)은 산화물, 저- k 유전체 또는 초저 k-유전체를 포함할 수 있다. 일부 실시예에서, 하부 유전체 층(306)은 예를 들어, 탄화 규소(SiC) 또는 실리콘 질화물(SiN)을 포함할 수 있다. 일부 실시예에서 포함할 수 있는 확산 장벽 층(502)은 알루미늄(Al), 마그네슘(Mn), 코발트(Co), 티탄(Ti), 탄탈(Ta), 텅스텐(W), 니켈(Ni), 주석(Sn), 마그네슘(Mg) 등의 금속 전도성 산화물 질화물, 질화물 또는 산소 질화물이다.
도 6a 및 도 6b는 동작(406)에 대응하는 단면도(600 및 604)의 일부 실시예를 나타내고 있다.
도 6a는 바닥 전극층(602)이 연속 ALD 증착 공정을 이용하여 형성된 단면도(600)를 도시하고 있다. 바닥 전극층(602)은 확산 장벽 층(502) 위에 형성될 수 있다. 일부 실시예에서, 종래의 ALD 공정에 비해 저온에서 향상된 막의 전기적 특성과 보다 높은 증착율(즉, 보다 높은 수율)이 가능하도록 RF 플라즈마를 이용하는 플라즈마 강화 ALD(PEALD) 공정을 포함할 수 있다. 다양한 실시예에서 바닥 전극층(602)은 금속 질화물 또는 금속을 포함할 수 있다. 예를 들어, 일부 실시예에서 바닥 전극층(602)은 질화 티탄(TiN) 또는 질화 탄탈(TaN)을 포함할 수 있다. 다른 실시예에서 바닥 전극층(602)은 텅스텐(W)과 구리(Cu)를 포함할 수 있다.
도 6B는 바닥 전극층(602)이 2 단계 증착 공정을 이용하여 형성된 단면도(604)를 도시하며, 2 단계 증착 공정은 물리적 기상 증착(PVD) 공정을 이용하여 제 1 바닥 전극층(602a)을 증착하고 후속의 ALD 공정을 이용하여 제 2 바닥 전극층(602b)을 증착한다. 일부 실시예에서 제1 바닥 전극층(602a)은 PVD 공정을 사용하여 제1 두께로 형성 가능하다. 제2 바닥 전극층(602b)은 이어서 ALD 공정을 사용하여 제1 두께보다 작은 제 2의 두께로 제 1 바닥 전극층(602a) 위에 형성 가능하다.
바닥 전극 층(602)을 형성하는 2 단계 증착 공정을 이용하면 방법(400)의 수율을 향상시키면서, 여전히 개선된 전기적 특성을 갖는 RRAM을 제공할 수 있는 상면을 제공한다. 이것은 PVD 공정이 높은 증착율을 제공하는 반면에 ALD 공정은 바닥 전극층(602)으로 산소의 외부 확산을 억제하는 상면을 제공하기 때문이다. 일부 실시예에서 제1 바닥 전극층(602a)이 약 50 옹스트롬과 약 100 옹스트롬 사이의 범위를 갖는 제1 두께로 형성 가능하며, 제2 바닥 전극층(602b)이 약 15 옹스트롬과 약 30 옹스트롬 사이의 범위를 갖는 제2 두께로 형성 가능하다. 이러한 제 2의 두께는 바닥 전극층(602)에서 산소의 외부 확산의 억제를 가능하게 하는 충분한 두께이다.
도 7은 동작(412)에 대응하는 단면도(700)의 일부 실시예를 도시하고 있다.
단면도(700)로 도시한 바와 같이 가변 저항을 가진 유전체 데이터 저장 층(702)은 바닥 전극층(602)과 함께 바닥 전극층(602) 위에 인시튜 형성(예컨대, 진공에서 기판을 제거하지 않고)된다. ALD 공정에 의해 증착된 바닥 전극층(602) 위에 유전체 데이터 저장층(702)을 형성함으로써 RRAM 장치의 전기적 특성(예를 들어, 누설 전류를 감소시키는 특성)이 향상된다. 예를 들어, ALD 공정에 의해 증착된 질화 티타늄(TiN) 바닥 전극 층은 PVD 공정에 의해 증착된 TiN 바닥 전극층 보다 작은 산소 농도 구배를 가진다. 따라서 ALD 공정에 의해 증착된 TiN 바닥 전극층은 TiN 바닥 전극층으로의 산소의 외부 확산을 억제함으로써 TiN의 바닥 전극층과 유전체 데이터 저장 층 사이의 계면에서 양호한 계면 무결성을 제공한다. 또한 바닥 전극층(602) 및 유전체 데이터 저장 층(702)의 인시튜 형성에 의해 RRAM 셀의 전기적 성능을 저하시 킬 수 있는(예를 들어, RRAM 셀의 누설 전류를 증가시키는) 산화물 계면 층의 형성이 방지된다.
일부 실시예에서 유전체 데이터 저장 층(702)은 ALD 공정에 의해 증착시킬 수 있다. ALD 공정은 바닥 전극층(602)과 유전체 데이터 저장 층(702) 사이의 계면을 증대하는 양호한 스텝 커버리지를 제공한다. 일부 실시예에서 유전체 데이터 저장 층(702)은 고-k 유전체 물질을 포함할 수 있다. 예를 들어, 여러 실시예에서, 유전체 데이터 저장 층(702)은 산화 하프늄(HfOX), 산화 지르코늄(ZrOX), 산화 알루미늄(AlOX), 산화 니켈 (NiOX), 산화 탄탈 (TaOX) 또는 산화 티탄(TiOX)을 포함할 수 있다.
도 8은 동작(414-416)에 대응하는 단면도(800)의 일부 실시예이다.
단면도(800)에서 보여지는 바와 같이, 캡핑 층(802)은 유전체 데이터 저장 층(702) 상에 형성 가능하다. 일부 실시예에서 캡핑 층(802)은 티탄(Ti), 하프늄(Hf), 백금(Pt), 및/또는 알루미늄(Al) 등의 금속을 포함할 수 있다. 다른 실시예에서, 캡핑 층(802)은 산화 티탄(TiOX), 산화 하프늄(HfOX), 산화 지르코늄(ZrOX), 산화 게르마늄(GeOX), 산화 세슘 (CeOX) 등의 산화 금속을 포함할 수 있다.
상부 전극층(804)은 캡핑 층(802) 위에 형성된다. 상부 전극층(804)은 증착 기술(예를 들어, 물리적 기상 증착, 화학 기상 증착 등)에 의해 증착 가능하다. 다양한 실시예에서, 상부 전극층(804)은 금속 질화물 또는 금속을 포함할 수 있다. 예를 들어, 일부 실시예에서, 상부 전극층(804)은 질화 티탄(TiN), 질화 탄탈(TaN)을 포함할 수 있다. 다른 실시예에서는 상부 전극층(804)은 텅스텐 W) 또는 구리(Cu)를 포함할 수 있다.
도 9는 동작(418)에 대응하는 단면도(900)의 일부 실시예이다.
단면도(900)에서 보여지는 바와 같이 마스킹 층(902)이 선택적으로 상부 전극층(804) 위에 형성된다. 마스킹 층(902)은 RRAM 셀의 상부 전극을 정의하도록 구성되어 있다. 일부 실시예에서, 마스킹 층(902)은 하드 마스크 층을 포함할 수 있다. 예를 들어, 마스킹 층(902)은 실리콘 산화물(SiO2), 실리콘 질화물(SiN), 실리콘 산소질화물(SiON) 또는 탄화 규소(SiC) 등의 하드 마스크 물질을 포함할 수 있다.
도 10은 동작(418-420)에 대응하는 단면도의 일부 실시예이다.
단면도(1000)에서 보여지는 바와 같이 제1 패턴 형성 공정은 상부 전극층(804) 및 갭핑 층(802)을 패터닝하도록 수행된다. 제1 패턴 형성 공정은 상부 전극층(804)과 갭핑 층(802)을 마스킹 층(902)에 의해 덮여 있지 영역에서 에칭액(1002)에 선별적으로 노출시킴으로써, 결과적으로 상부 전극(316) 및 패터닝된 캡핑 층(314)이 된다. 이 때 측벽 스페이서(1004)는 상부 전극(316)과 패터닝된 캡핑층(314)의 대향측에 형성된다. 일부 실시예에서, 측벽 스페이서(1004)는 측벽 스페이서(1004)를 형성하기 위해 유전체 데이터 저장 층(702) 상에 질화물을 증착하고 그 질화물을 선별 에칭함으로써 형성 가능하다.
도 11은 동작(422)에 대응하는 일부 실시예의 단면도(1100)이다.
단면도(1100)에서 보여지는 바와 같이, 제2 패터닝 공정은 유전체 데이터 저장 층(702), 바닥 전극층(602) 및 확산 장벽층(308)을 패터닝하기 위해 수행된다. 제2 패터닝 공정은 마스킹 층(902) 또는 측벽 스페이서(1104)에 의해 덮여 있지 않은 영역에서 유전체 데이터 저장층(702), 바닥 전극층(602), 및 확산 장벽층(308)을 에칭액에 선별적으로 노출시킴으로써, 결과적으로 패터닝된 유전체 데이터 저장층(312), 바닥 전극, 및 패터닝된 확산 장벽층(308)이 된다.
도 12는 동작(424)에 대응하는 일부 실시예의 단면도(1200)이다.
단면도(1200)에서 보여지는 바와 같이 상부 금속 배선층(319)은 상부 전극(316) 위에 형성된다. 일부 실시예에서 상부 금속 배선층(319)은 상부 금속 비아층(319)과 상부 금속 배선층(322) 포함할 수 있다. 일부 실시예에서, 상부 금속 배선층(319)은 RRAM 메모리 셀에 유전체층(318)을 증착함으로써 형성 가능하다. 다음에 유전체층(318)과 하드 마스크층(1202)을 통해 연장하는 개구를 형성하여 상부 전극(316)을 노출하도록 에칭 공정이 수행된다. 이어서 개구는 상부 금속 비아층(320)과 상부 금속 배선층(322)을 형성하기 위해 금속(예를 들면, 구리, 알루미늄 등)으로 채워진다.
따라서, 본 발명은 상부 유전체 데이터 저장 층을 형성하기 위한 인시튜 ALD 공정과 바닥 전극을 형성하기 위한 ALD 공정을 이용하여 낮은 누설 전류를 갖는 저항 변화 랜덤 액세스 메모리(RRAM) 셀을 형성하는 방법에 관한 것이다.
일부 실시예에서, 본 발명은 저항 변화 랜덤 액세스 메모리(RRAM) 셀을 형성하는 방법에 관한 것이다. 이 방법은 바닥 전극의 적어도 상부를 형성하는 원자층 증착(ALD) 공정을 이용하여 하부 금속 배선층 위에 바닥 전극을 형성하고 바닥 전극의 상부을 인시튜 형성함과 더불어 바닥 전극의 상부 상에 가변 저항을 가진 유전체 데이터 저장층을 형성함으로써 수행된다. 이 방법은 유전체 데이터 저장층 위에 상부 전극을 형성하고 상부 전극 위에 상부 금속 배선층을 추가로 형성함으로써 수행된다.
다른 실시예에서 본 발명은 저항 변화 랜덤 액세스 메모리(RRAM) 셀을 형성하는 방법에 관한 것이다. 그 방법은 층간 유전체(ILD) 층에 의해 에워싸인 하부 금속 배선층 상에 하부 유전체층을 형성하고, 하부 금속 배선층과 하부 유전체층 상에 확산 장벽층을 형성함으로써 수행된다. 그 방법은 바닥 전극의 적어도 상부를 형성하는 원자층 증착(ALD) 공정을 이용하여 확산 장벽층 상에 바닥 전극을 형성하고 바닥 전극의 상부를 인시튜 형성함과 더불어 바닥 전극의 상부 상에 가변 저항을 가진 유전체 데이터 저장층을 추가로 형성함으로써 수행된다. 그 방법은 유전체 데이터 저장층 상에 캡핑층을 형성하고 유전체 데이터 저장층 상에 상부 전극을 형성하며, 상부 전극 상에 상부 금속 배선층을 추가로 형성함으로써 수행된다.
또 다른 실시예에서, 본 발명은 저항 변화 랜덤 액세스 메모리(RRAM) 셀에 관한 것이다. RRAM 셀은 하부 금속 배선층 위에 배치된 바닥 전극과 바닥 전극 상에 배치되며 바닥 전극과 직접 접촉하는 가변 저항을 가진 유전체 데이터 저장 층을 가지고있다. RRAM 셀은 유전체 데이터 저장 층에 배치된 상부 전극과 상부 전극 상에 형성된 상부 금속 배선 층을 가지고 있다. RRAM 셀은 또한 유전체 데이터 저장층 위에 배치된 상부 전극과 상부 전극 상에 배치된 상부 금속 배선층을 가진다. 바닥 전극은 바닥 전극과 유전체 데이터 저장 층과의 계면에서 약 2.5 %의 산소 농도를 가진다.
당업자라면 전술한 실시예들의 개괄적인 특징을 통해 본 발명의 개시 내용의 형태를 이해하였을 것이다. 당업자라면 본 발명의 목적을 달성하기 위한 다른 공정들과 구조들을 설계하거나 수정하며 본 명세서에 소개된 실시예들과 동일한 이점을 달성하기 위한 기초로서 본 발명의 개시 내용을 용이하게 이용할 수 있음을 이해할 것이다. 당업자라면 또한 등가의 구성이 본 발명의 개시 내용의 사상 및 범위를 일탈하지 않고 당업자에게는 각종 변경, 대체 및 수정이 가능함을 이해할 것이다.
208 ALD 증착 요소
210 PVD 증착 요소
222 ALD 증착 요소
214 웨이퍼 반송 요소
224 진공 요소
210 PVD 증착 요소
222 ALD 증착 요소
214 웨이퍼 반송 요소
224 진공 요소
Claims (10)
- 저항 변화 랜덤 액세스 메모리(RRAM) 셀을 형성하기 위한 방법에 있어서,
하부 금속 배선층 위에 원자층 증착(ALD) 공정을 이용하여 바닥 전극을 형성하는 단계 - 상기 ALD 공정으로 적어도 상기 바닥 전극의 상부를 형성한다 -와,
상기 바닥 전극의 상부를 형성함과 더불어 상기 바닥 전극의 상부 위에 가변 저항을 가진 유전체 데이터 저장층을 인시튜 형성하는 단계와,
상기 유전체 데이터 저장층 위에 상부 전극을 형성하는 단계와,
상기 상부 전극 위에 상부 금속 배선층을 형성하는 단계
를 포함하는 저항 변화 랜덤 액세스 메모리(RRAM) 셀의 형성 방법. - 제1항에 있어서, 상기 바닥 전극을 형성하는 단계는 물리적 기상 증착(PVD) 공정을 이용하여 제1 바닥 전극층을 증착하는 것과,
상기 ALD 공정을 이용하여 상기 제1 바닥 전극층과 직접 접촉하여 그 위에 제2 바닥 전극층을 증착하는 것을 포함하는 것인 저항 변화 랜덤 액세스 메모리(RRAM) 셀의 형성 방법. - 제2항에 있어서, 상기 제2 바닥 전극층은 15 옹스트롬과 30 옹스트롬 사이의 범위 두께를 갖는 것인 저항 변화 랜덤 액세스 메모리(RRAM) 셀의 형성 방법.
- 제1항에 있어서, 상기 바닥 전극은 티탄 질화물을 포함하는 것인 저항 변화 랜덤 액세스 메모리(RRAM) 셀의 형성 방법.
- 제4항에 있어서, 상기 유전체 데이터 저장층은 하프늄 산화물(HfOx)을 포함하는 것인 저항 변화 랜덤 액세스 메모리(RRAM) 셀의 형성 방법.
- 제1항에 있어서, 상기 바닥 전극은 상기 바닥 전극과 상기 유전체 데이터 저장층 사이의 계면에서 2.5%의 산소 농도를 갖는 것인 저항 변화 랜덤 액세스 메모리(RRAM) 셀의 형성 방법.
- 제1항에 있어서, 상기 유전체 데이터 저장층은 별개의 원자층 증착(ALD) 공정을 이용하여 형성되는 것인 저항 변화 랜덤 액세스 메모리(RRAM) 셀의 형성 방법.
- 제1항에 있어서, 상기 유전체 데이터 저장층은 상기 바닥 전극 또는 상부 전극에 인가된 전압에 따라 고저항 상태와 저저항 상태 사이에서 가역 변화를 겪도록 구성되는 것인 저항 변화 랜덤 액세스 메모리(RRAM) 셀의 형성 방법.
- 저항 변화 랜덤 액세스 메모리(RRAM) 셀을 형성하기 위한 방법에 있어서,
층간 유전체(ILD) 층에 의해 에워싸인 하부 금속 배선층 위에 바닥 유전체 층을 형성하는 단계와,
상기 하부 금속 배선층과 상기 바닥 유전체층 위에 확산 장벽층을 형성하는 단계와,
상기 확산 장벽층 위에 원자층 증착(ALD) 공정을 이용하여 바닥 전극을 형성하는 단계 - 상기 ALD 공정으로 적어도 상기 바닥 전극의 상부를 형성한다 -와,
상기 바닥 전극의 상부를 형성함과 더불어 상기 바닥 전극의 상부 위에 가변 저항을 가진 유전체 데이터 저장층을 인시튜 형성하는 단계와,
상기 유전체 데이터 저장층 위에 캡핑층을 형성하는 단계와,
상기 유전체 데이터 저장층 위에 상부 전극을 형성하는 단계와,
상기 상부 전극 위에 상부 금속 배선층을 형성하는 단계
를 포함하는 저항 변화 랜덤 액세스 메모리(RRAM) 셀의 형성 방법. - 저항 변화 랜덤 액세스 메모리(RRAM) 셀에 있어서,
하부 금속 배선층 위에 배치된 바닥 전극과,
상기 바닥 전극과 직접 접촉하여 그 위에 위치하는 가변 저항을 가진 유전체 데이터 저장층과,
상기 유전체 데이터 저장층 위에 배치된 상부 전극과,
상기 상부 전극 위에 배치된 상부 금속 배선층
을 포함하며,
상기 바닥 전극은 상기 바닥 전극과 상기 유전체 데이터 저장층 사이의 계면에서 2.5%의 산소 농도를 갖는 것인 저항 변화 랜덤 액세스 메모리(RRAM) 셀.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/242,983 | 2014-04-02 | ||
| US14/242,983 US9577191B2 (en) | 2014-04-02 | 2014-04-02 | RRAM cell bottom electrode formation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150114878A true KR20150114878A (ko) | 2015-10-13 |
| KR101625761B1 KR101625761B1 (ko) | 2016-05-30 |
Family
ID=54210501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140182264A KR101625761B1 (ko) | 2014-04-02 | 2014-12-17 | Ｒｒａｍ 셀 바닥 전극 형성 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US9577191B2 (ko) |
| KR (1) | KR101625761B1 (ko) |
| CN (1) | CN104979470B (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9577191B2 (en) * | 2014-04-02 | 2017-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell bottom electrode formation |
| US9728719B2 (en) * | 2014-04-25 | 2017-08-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Leakage resistant RRAM/MIM structure |
| US20160043140A1 (en) * | 2014-08-08 | 2016-02-11 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
| US9847481B2 (en) * | 2015-10-27 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal landing on top electrode of RRAM |
| US9978938B2 (en) * | 2015-11-13 | 2018-05-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive RAM structure and method of fabrication thereof |
| TWI569416B (zh) * | 2015-11-26 | 2017-02-01 | 華邦電子股份有限公司 | 電阻式隨機存取記憶體及其製造方法 |
| TWI611404B (zh) * | 2015-11-27 | 2018-01-11 | 國立高雄應用科技大學 | 未採用活性電極之電阻式記憶體及其製造方法 |
| US9653682B1 (en) * | 2016-02-05 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Resistive random access memory structure |
| TWI681541B (zh) | 2016-10-19 | 2020-01-01 | 聯華電子股份有限公司 | 具記憶體結構之半導體元件及其製造方法 |
| CN108123031B (zh) * | 2016-11-30 | 2021-12-28 | 中芯国际集成电路制造(上海)有限公司 | 阻变式存储器及其制造方法 |
| US10516106B2 (en) | 2017-06-26 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrode structure to improve RRAM performance |
| US11289651B2 (en) * | 2017-09-01 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device having via landing protection |
| US10163651B1 (en) * | 2017-09-28 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method to expose memory cells with different sizes |
| US10804464B2 (en) * | 2017-11-24 | 2020-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming memory device with diffusion barrier and capping layer |
| US10910560B2 (en) | 2018-09-21 | 2021-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM structure |
| CN109411602A (zh) * | 2018-11-22 | 2019-03-01 | 上海华力微电子有限公司 | 氧化钽基阻变存储器及其制造方法 |
| US11152568B2 (en) * | 2019-06-27 | 2021-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Top-electrode barrier layer for RRAM |
| US11011702B2 (en) | 2019-08-07 | 2021-05-18 | Winbond Electronics Corp. | Memory devices and methods for forming the same |
| CN113097382B (zh) * | 2020-01-08 | 2023-04-18 | 芯恩（青岛）集成电路有限公司 | Rram单元的制造方法及rram单元 |
| US11239421B2 (en) | 2020-01-24 | 2022-02-01 | International Business Machines Corporation | Embedded BEOL memory device with top electrode pillar |
| US11792996B2 (en) * | 2021-04-13 | 2023-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bottom-electrode interface structure for memory |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101206036B1 (ko) | 2006-11-16 | 2012-11-28 | 삼성전자주식회사 | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 |
| CN100563041C (zh) * | 2007-05-18 | 2009-11-25 | 中国科学院上海微系统与信息技术研究所 | 一种电阻存储器的器件单元结构及制作方法 |
| US8154003B2 (en) * | 2007-08-09 | 2012-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive non-volatile memory device |
| CN101572246B (zh) * | 2008-04-28 | 2011-11-30 | 中芯国际集成电路制造(北京)有限公司 | 电阻存储器、含有电阻存储器的集成电路的制作方法 |
| US20100051896A1 (en) | 2008-09-02 | 2010-03-04 | Samsung Electronics Co., Ltd. | Variable resistance memory device using a channel-shaped variable resistance pattern |
| KR101127236B1 (ko) * | 2008-12-29 | 2012-03-29 | 주식회사 하이닉스반도체 | 저항성 메모리 소자의 제조 방법 |
| CN101989644A (zh) * | 2009-07-31 | 2011-03-23 | 复旦大学 | 一种提高电阻随机存储器数据保持能力的方法 |
| US20110175050A1 (en) | 2010-01-19 | 2011-07-21 | Macronix International Co., Ltd. | Metal Oxide Resistance Based Semiconductor Memory Device With High Work Function Electrode |
| US8437173B2 (en) | 2010-03-19 | 2013-05-07 | Panasonic Corporation | Nonvolatile memory element, manufacturing method thereof, design support method therefor, and nonvolatile memory device |
| KR101096203B1 (ko) | 2010-04-08 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| KR101738533B1 (ko) | 2010-05-24 | 2017-05-23 | 삼성전자 주식회사 | 적층 메모리 장치 및 그 제조 방법 |
| US8901527B2 (en) * | 2010-07-02 | 2014-12-02 | Nanya Technology Corp. | Resistive random access memory structure with tri-layer resistive stack |
| KR20120004827A (ko) | 2010-07-07 | 2012-01-13 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
| CN102097586A (zh) * | 2010-11-29 | 2011-06-15 | 复旦大学 | 基于全低温工艺的柔性纳米点阻变存储器及其制造方法 |
| US8817524B2 (en) * | 2011-07-29 | 2014-08-26 | Intermolecular, Inc. | Resistive random access memory cells having metal alloy current limiting layers |
| US8598560B1 (en) | 2012-07-12 | 2013-12-03 | Micron Technology, Inc. | Resistive memory elements exhibiting increased interfacial adhesion strength, methods of forming the same, and related resistive memory cells and memory devices |
| CN103441214B (zh) * | 2013-08-02 | 2015-10-21 | 浙江大学 | 一种阻变存储器的制备方法 |
| US9577191B2 (en) * | 2014-04-02 | 2017-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell bottom electrode formation |
-
2014
- 2014-04-02 US US14/242,983 patent/US9577191B2/en active Active
- 2014-12-17 KR KR1020140182264A patent/KR101625761B1/ko active IP Right Grant
-
2015
- 2015-02-10 CN CN201510069809.4A patent/CN104979470B/zh active Active
-
2017
- 2017-02-15 US US15/433,353 patent/US10170699B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101625761B1 (ko) | 2016-05-30 |
| US9577191B2 (en) | 2017-02-21 |
| US20150287918A1 (en) | 2015-10-08 |
| CN104979470A (zh) | 2015-10-14 |
| US10170699B2 (en) | 2019-01-01 |
| US20170162787A1 (en) | 2017-06-08 |
| CN104979470B (zh) | 2018-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101625761B1 (ko) | Ｒｒａｍ 셀 바닥 전극 형성 | |
| US11637239B2 (en) | High yield RRAM cell with optimized film scheme | |
| US9431609B2 (en) | Oxide film scheme for RRAM structure | |
| CN106159086B (zh) | Rram器件 | |
| KR102486455B1 (ko) | 비트 라인 저항 감소를 위한 캡 층 | |
| US9178144B1 (en) | RRAM cell with bottom electrode | |
| US9653682B1 (en) | Resistive random access memory structure | |
| US20210272604A1 (en) | 3-D DRAM Structure With Vertical Bit-Line | |
| US11482668B2 (en) | RRAM structure | |
| US9698213B1 (en) | Vertical MIM capacitor | |
| CN113517398A (zh) | 存储器件及其制造方法 | |
| KR20130118095A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| US20210119122A1 (en) | Resistive Memory with Core and Shell Oxides and Interface Dipoles | |
| US11430513B1 (en) | Non-volatile memory structure and method for low programming voltage for cross bar array | |
| TWI797949B (zh) | 使用界面過渡金屬化合物層的電阻式記憶體單元及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190517 Year of fee payment: 4 |