KR101127236B1 - 저항성 메모리 소자의 제조 방법 - Google Patents

저항성 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR101127236B1
KR101127236B1 KR1020080135540A KR20080135540A KR101127236B1 KR 101127236 B1 KR101127236 B1 KR 101127236B1 KR 1020080135540 A KR1020080135540 A KR 1020080135540A KR 20080135540 A KR20080135540 A KR 20080135540A KR 101127236 B1 KR101127236 B1 KR 101127236B1
Authority
KR
South Korea
Prior art keywords
lower electrode
memory device
variable resistance
resistive memory
material layer
Prior art date
Application number
KR1020080135540A
Other languages
English (en)
Other versions
KR20100077569A (ko
Inventor
성민규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080135540A priority Critical patent/KR101127236B1/ko
Priority to US12/486,811 priority patent/US8409914B2/en
Priority to TW098125563A priority patent/TWI491033B/zh
Priority to CN200910205815.2A priority patent/CN101771131B/zh
Publication of KR20100077569A publication Critical patent/KR20100077569A/ko
Application granted granted Critical
Publication of KR101127236B1 publication Critical patent/KR101127236B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/028—Formation of the switching material, e.g. layer deposition by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites

Abstract

본 발명은 저항성 메모리 소자의 제조 방법에 관한 것으로서, 본 발명의 저항성 메모리 소자의 제조 방법은, 기판 상에 금속 질화막으로 이루어지는 하부 전극을 형성하는 단계; 상기 금속 질화막의 일부를 산화시켜 가변 저항 물질로 이용되는 금속 산화막을 형성하는 단계; 및 상기 금속 산화막 상에 상부 전극을 형성하는 단계를 포함하고, 상술한 저항성 메모리 소자의 제조 방법은, 공정을 단순화하면서 소자의 특성을 개선할 수 있다.
저항성 메모리 소자, 가변 저항 물질, 산화 공정

Description

저항성 메모리 소자의 제조 방법{METHOD FOR FABRICATING RESISTANCE MEMORY DEVICE}
본 발명은 메모리 소자의 제조 기술에 관한 것으로, 특히 비휘발성 ReRAM(Resistance Random Access Memory)과 같이 인가되는 전압에 따른 저항 변화를 이용하는 저항성 메모리 소자의 제조 방법에 관한 것이다.
최근 디램(DRAM)과 플래쉬 메모리(Flash Memory)를 대체할 수 있는 차세대 메모리 소자에 대한 연구가 활발히 수행되고 있다.
이러한 차세대 메모리 소자 중 하나는, 인가되는 전압에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태 사이를 스위칭(switching)하는 가변 저항 물질을 갖는 저항성 메모리 소자이다. 저항성 메모리 소자에서는 가변 저항 물질의 저항 변화를 이용하여 서로 다른 데이터(예컨대, 비트 데이터 '0' 또는 '1')를 저장한다.
도1a는 종래 기술에 따른 저항성 메모리 소자의 구조를 설명하기 위한 도면 이고, 도1b는 도1a의 저항성 메모리 소자의 전류/전압 특성을 나타내는 그래프이다.
도1a에 도시된 바와 같이, 종래 기술에 따른 저항성 메모리 소자는 스위칭 소자로서 이용되는 하나의 트랜지스터(A)와 데이터 저장 소자로서 이용되는 하나의 저항부(B)를 포함한다. 여기서, 저항부(B)는 하부 전극(11), 상부 전극(13), 및 하부 전극(11)과 상부 전극(13) 사이에 개재되는 가변 저항 물질(12)을 포함한다.
하부 전극(11)과 상부 전극(13)은 각각 Al, Pt, Ru, Ir, Ni, TiN, Ti, Co, Cr, W, Cu 또는 이들의 합금으로 이루어질 수 있다.
가변 저항 물질(12)로는 전이금속 산화물(예컨대, NiO, TiO2, HfO, Nb2O5, ZnO, ZrO2, WO3 또는 CoO)과 같은 이원 산화물(binary oxide)이나 페로브스카이트(perovskite) 계열 물질(예컨대, STO(SrTiO), PCMO(PrCaMnO) 또는 GST(GeSbTe))이 이용되고 있다. 이에 더하여, 최근에는 TiON과 같은 금속 산화 질화물(metal oxide nitride) 역시 가변 저항 물질로서의 특성을 나타내는 것이 밝혀진 바 있다.
상기 하부 전극(11)과 상부 전극(13) 사이에 인가되는 전압에 따라, 종래 기술에 따른 저항성 메모리 소자는 다음의 도1b와 같은 전류/전압 특성을 나타낸다.
도1b에 도시된 바와 같이, 인가 전압이 A1 이하이거나 A2 이상이면, B1 곡선에 따른 전류/전압 그래프가 나타난다. 반면, 인가 전압이 A1에서 A2 사이이면 B2 곡선에 따른 전류/전압 그래프가 나타난다.
따라서, A1 에서 A2 사이의 전압을 인가한 후, A1보다 작은 소정 읽기 전압 A3를 인가하면 B2 곡선에 따른 전류가 측정된다. 반면, A2보다 큰 전압을 인가한 후, A1보다 작은 소정 읽기 전압 A3를 인가하면 B1 곡선에 따른 전류가 측정된다.
결과적으로, 상하부 전극 사이에 인가되는 전압에 따라 읽기 동작시 출력되는 전류의 값이 서로 상이하다. 즉, 서로 다른 저항 상태가 나타난다.
도2a 내지 도2c는 종래 기술에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 도면이다.
도2a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(미도시됨) 상에 하부 전극(21)을 증착한다.
도2b에 도시된 바와 같이, 하부 전극(21) 상에 가변 저항 물질층(22)을 증착한다.
여기서, 가변 저항 물질층(22)의 증착 전에, 하부 전극(21)과 가변 저항 물질층(22) 사이의 계면의 이물질을 제거하기 위하여 세정 공정이 추가적으로 수행될 수도 있다.
도2c에 도시된 바와 같이, 가변 저항 물질층(22) 상에 상부 전극(23)을 증착한다.
그러나, 이와 같은 저항성 메모리 소자의 제조 방법은 다음과 같은 문제점을 갖는다.
우선, 저항성 메모리 소자로서의 특성을 확보하기 위하여는 하부 전극과 가변 저항 물질층 사이의 계면 특성이 중요하다. 특히, 하부 전극과 가변 저항 물질 층 사이의 계면에 이물질이 존재하여서는 안된다. 이를 위하여, 하부 전극 증착 공정과 가변 저항 물질층 증착 공정의 사이에 별도의 세정 공정이 수행되어야 하는 문제가 있다.
또한, 저항성 메모리 소자를 제조하기 위하여는 하부 전극 증착 공정, 가변 저항 물질층 증착 공정 및 상부 전극 증착 공정의 적어도 세번의 증착 공정이 요구된다.
따라서, 종래의 저항성 메모리 소자의 제조 방법에 비하여 공정 과정이 더욱 단순화되면서도 소자의 특성이 더욱 향상될 수 있는 새로운 기술이 개발이 요구된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 공정을 단순화하면서 소자의 특성을 개선할 수 있는 저항성 메모리 소자의 제조 방법을 제공하고자 한다.
상기 과제를 해결하기 위한 본 발명의 일측면에 따른 저항성 메모리 소자의 제조 방법은, 기판 상에 금속 질화막으로 이루어지는 하부 전극을 형성하는 단계; 상기 금속 질화막의 일부를 산화시켜 가변 저항 물질로 이용되는 금속 산화막을 형성하는 단계; 및 상기 금속 산화막 상에 상부 전극을 형성하는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 측면에 따른 저항성 메모리 소자의 제조 방법은, 기판 상에 하부 전극을 증착하는 단계; 상기 하부 전극이 증착된 챔버의 내부로 연속하여 산소 가스를 주입하여 상기 하부 전극 상에 가변 저항 물질층을 증착하는 단계; 및 상기 가변 저항 물질층 상에 상부 전극을 형성하는 단계를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 또 다른 측면에 따른 저항성 메모리 소자의 제조 방법은, 기판 상에 선택 산화 공정시 산화가 억제되는 물질로 이루어지는 하부 전극을 형성하는 단계; 상기 하부 전극 상에 상기 선택 산화 공정시 산화가 가능한 물질층을 형성하는 단계; 상기 선택 산화 공정을 수행하여 상기 물 질층을 선택적으로 산화시켜 가변 저항 물질층을 형성하는 단계; 및 상기 가변 저항 물질층 상에 상부 전극을 형성하는 단계를 포함한다.
상술한 저항성 메모리 소자의 제조 방법은, 공정을 단순화하면서 소자의 특성을 개선할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도3a 내지 도3c는 본 발명의 제1 실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 도면이다.
도3a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(미도시됨) 상에 저항성 메모리 소자의 하부 전극으로 이용되는 금속 질화막(31)을 형성한다. 여기서, 금속 질화막(31)은 WN, TaN, TiN 또는 MoN로 이루어질 수 있다. 또한, 금속 질화막(31)의 형성은 증착(예컨대, PVD(Physical Vapor Deposition), CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition)) 방식으로 수행될 수 있다.
이와 같이 하부 전극으로 특히 금속 질화막(31)을 이용하는 것은, 후속 산화 공정에 의하여 형성되는 가변 저항 물질층의 두께를 용이하게 조절할 수 있기 때문 이다. 이에 대하여는 후술하기로 한다.
도3b에 도시된 바와 같이, 금속 질화막(31)의 일부를 산화시켜 가변 저항 물질로 이용되는 금속 산화막(32)을 형성한다. 상기 산화 공정은 산소 가스를 이용하여 수행될 수 있다. 전술한 바와 같이, 금속 질화막(31)이 WN, TaN, TiN 또는 MoN로 이루어지는 경우, 금속 산화막(32)은 WOX, TaOX, TiOX 또는 MoOX(여기서, X는 양수)로 이루어진다. 여기서, 도면부호 31a는 상기 일부 산화 공정에서 산화되지 않고 잔류하는 금속 질화막을 나타낸다.
한편, 일반적으로 저항성 메모리 소자에서 가변 저항 물질층의 두께는 상대적으로 작은 것이 바람직하다. 그 이유는, 저항성 메모리 소자의 제조 공정이 용이하고 집적도를 향상시킬 수 있으며, 나아가 크기가 감소된 트랜지스터에서의 채널 전류보다 더 작은 가변 저항 물질층의 스위칭 전류를 확보하는 것이 용이하기 때문이다.
그러나, 하부 전극으로 통상적인 금속(예컨대, Al, Pt, Ru, Ir, Ni, Ti, Co, Cr, W, Cu 또는 이들의 합금)을 이용한다면, 하부 전극의 일부를 산화시키는 방식으로는 가변 저항 물질층을 형성하기 어렵다. 이는, 금속의 산화시 그 산화율이 매우 빠르기 때문에 형성되는 금속 산화막의 두께를 적절히 조절하기 어렵기 때문이다. 특히, 금속 산화막의 두께를 얇고 균일하게 조절하기 어렵다.
반면, 본 발명의 제1 실시예에서와 같이 하부 전극으로 금속 질화막(31)을 이용하는 경우에는, 금속 질화막(31)이 산화되어 금속 산화막(32)이 형성되는 과정에서 질소의 분해 과정이 수반되기 때문에 그 산화율이 느리다. 따라서, 금속 산화 막(32)의 두께를 조절하기가 매우 유리하다. 특히, 금속 산화막(32)의 두께를 100nm 이하로 얇게 조절할 수 있다.
도3c에 도시된 바와 같이, 금속 산화막(32) 상에 상부 전극(33)을 형성한다. 여기서, 상부 전극(33)은 금속 또는 금속 질화물로 이루어질 수 있다. 예컨대, 상부 전극(33)은 Al, Pt, Ru, Ir, Ni, TiN, Ti, Co, Cr, W, Cu, Zr, Hf 또는 이들의 합금으로 이루어질 수 있다. 또한, 상부 전극(33)의 형성은 PVD, CVD 또는 ALD와 같은 증착 방식에 의하여 수행될 수 있다.
도4 및 도5는 전술한 본 발명의 제1 실시예에 따른 저항성 메모리 소자의 제조 방법에 따라 제조된 구조체를 나타내는 도면이다. 특히, PVD 방식으로 하부 전극용 TiN막을 500Å 두께로 증착한 후, 500℃의 온도에서 30분 동안 45slm의 산소 가스를 주입하여 산화를 수행한 실험 결과 제조된 구조체를 나타내고 있다. 본 실험에서 TiN막의 산화율은 8Å/min 정도로 느리다.
도4는 상기 실험 결과 제조된 구조체의 단면을 나타내는 도면이다.
도4를 참조하면, TiN막의 절반 정도가 산화되어 가변 저항 물질인 TiO2막이 형성되어 있으며, 그 두께가 균일함을 알 수 있다. 즉, 약 250Å 정도의 TiN막 상에 약 250Å 정도의 TiO2막이 균일하게 형성된다.
도5a는 상기 실험 결과 제조된 구조체의 XPS(X-ray Photoelectron Spectroscopy) 깊이 프로파일(depth profile)을 나타내고, 도5b는 상기 실험 결과 제조된 구조체의 XPS 스펙트럼을 나타내는 도면이다.
도5a 및 도5b를 참조하면, TiN막이 산화되어 형성되는 막은 TiO2막임을 확인할 수 있다.
본 발명의 제1 실시예에 따른 저항성 메모리 소자의 제조 방법을 이용하면, 하부 전극의 일부를 산화시켜 가변 저항 물질층을 형성하기 때문에, 종래 기술에서와 같이 가변 저항 물질을 증착하는 공정이 별도로 요구되지 않고, 하부 전극과 가변 저항 물질층 사이의 계면에 이물질이 형성되는 것이 원천적으로 차단되어 별도의 세정 공정이 요구되지 않으므로, 공정이 단순화되고 소자의 특성이 개선되는 장점이 있다. 나아가, 하부 전극으로 산화율이 낮은 금속 질화막을 이용하기 때문에 얇고 균일한 금속 산화막의 형성이 가능하다.
도6a 내지 도6c는 본 발명의 제2 실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 도면이다.
도6a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(미도시됨) 상에 하부 전극(61)을 형성한다. 여기서, 하부 전극(61)으로는 산화물이 가변 저항 특성을 갖는 금속 질화막(예컨대, WN, TaN, TiN 또는 MoN) 또는 산화물이 가변 저항 특성을 갖는 금속막(예컨대, Al, Ni, Ti, Co, Cr, W 또는 Cu)이 이용될 수 있다. 또한, 하부 전극(61)의 형성은 증착 방식으로 수행되되, 특히 PVD 방식으로 수행되는 것이 바람직하다.
도6b에 도시된 바와 같이, 하부 전극(61)이 형성된 챔버의 내부로 연속하여 산소 가스를 주입하여 하부 전극(61) 상에 가변 저항 물질층(62)을 형성한다. 여기서, 하부 전극(61)이 금속 질화막인 경우 가변 저항 물질층(62)은 금속 산화 질화막(예컨대, WON, TaON, TiON 또는 MoON)으로 이루어지고, 하부 전극(61)이 금속막인 경우 가변 저항 물질(62)은 금속 산화막(예컨대, Al2O3, NiO2 또는 TiO2)으로 이루어진다.
특히 하부 전극(61)이 PVD 방식에 의하여 증착되는 경우, 하부 전극(61)이 증착된 PVD 챔버의 내부로 연속하여 산소 가스를 주입하면 반응성 스퍼터링(reactive sputtering)에 의하여 금속 산화 질화막 또는 금속 산화막으로 이루어지는 가변 저항 물질층(62)이 형성된다.
도6c에 도시된 바와 같이, 가변 저항 물질층(62) 상에 상부 전극(63)을 형성한다. 여기서, 상부 전극(63)은 금속 또는 금속 질화물로 이루어질 수 있다. 예컨대, 상부 전극(63)은 Al, Pt, Ru, Ir, Ni, TiN, Ti, Co, Cr, W, Cu, Zr, Hf 또는 이들의 합금으로 이루어질 수 있다. 또한, 상부 전극(63)의 형성은 PVD, CVD 또는 ALD와 같은 증착 방식에 의하여 수행될 수 있다.
특히, 상부 전극(63)은 하부 전극(61)과 동일한 물질로 이루어지는 것이 바람직하다. 이 경우, 하부 전극(61) 형성 공정, 가변 저항 물질층(62) 형성 공정 및 상부 전극(63) 형성 공정이 모두 동일한 챔버에서 연속적으로 수행될 수 있어, 공정 시간이 감소한다.
이와 같이, 본 발명의 제2 실시예에 따른 저항성 메모리 소자의 제조 방법을 이용하면, 하부 전극이 형성된 챔버(예컨대, PVD 챔버)를 그대로 이용하여 가변 저항 물질층을 형성할 수 있기 때문에, 공정 시간 및 비용이 감소한다. 또한, 하부 전극과 가변 저항 물질층 사이의 계면에 이물질이 형성되는 것이 원천적으로 차단 되어 별도의 세정 공정이 요구되지 않으므로 공정이 단순화되고 소자의 특성이 개선된다. 나아가, 하부 전극과 상부 전극으로 동일한 물질을 이용하는 경우, 하부 전극, 가변 저항 물질층 및 상부 전극 형성 공정이 모두 동일한 챔버에서 연속적으로 수행될 수 있어 공정 시간이 최소화된다.
도7a 내지 도7d는 본 발명의 제3 실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 도면이다.
도7a에 도시된 바와 같이, 소정의 하부 구조물이 형성된 기판(미도시됨) 상에 하부 전극(71)을 형성한다. 여기서, 하부 전극(71)으로는 선택 산화 공정시 산화가 억제되는 물질, 예컨대, W, TiN 또는 Mo과 같은 금속막 또는 금속 질화막이 이용된다. 또한, 하부 전극(71)의 형성은 PVD, CVD 또는 ALD와 같은 증착 방식에 의하여 수행되는 것이 바람직하다. 선택 산화 공정에 대하여 좀더 상세히 설명하면 다음과 같다.
선택 산화 공정은, 수소 부화(H2 rich)의 산화 분위기(예컨대, H2/O2 분위기 또는 H20/H2 분위기)에서 금속의 산화/환원 반응을 유발하여 궁극적으로 금속의 산화를 억제시키는 공정이다. 이러한 선택 산화 공정은, 폴리실리콘막 및 금속막이 적층된 게이트 패턴 형성 공정에 있어서, 폴리실리콘막 및 금속막의 식각후 식각 손상을 회복하기 위한 게이트 재산화 공정에서 금속막이 산화되는 문제점을 방지하기 위하여 일반적으로 이용되고 있다. 즉, 게이트 패턴 형성을 위하여 폴리실리콘 막 및 선택 산화 공정시 산화가 억제되는 금속막(예컨대, 텅스텐막)의 적층 구조를 식각한 후 선택 산화 공정을 수행하면, 금속막은 산화되지 않고 폴리실리콘막 및 실리콘 기판만이 산화된다.
이와 같이 하부 전극(71)으로 선택 산화 공정시 산화가 억제되는 금속막 또는 금속 질화막을 이용하는 것은, 후속 가변 저항 물질층을 선택 산화 공정으로 형성하기 위함이다. 이에 대하여는 후술하기로 한다.
도7b에 도시된 바와 같이, 하부 전극(71) 상에 선택 산화 공정시 산화가 가능한 소정 물질층(72)을 형성한다. 여기서, 물질층(72)은 , 예컨대, Al, Pt, Ru, Ir, Ni, TiN, Ti, Co, Cu, Zr 또는 Hf과 같은 금속막 또는 금속 질화막으로 이루어질 수 있다. 또한, 물질층(72)의 형성은 PVD, CVD 또는 ALD와 같은 증착 방식에 의해 수행될 수 있다.
본 공정 결과, 선택 산화 공정시 산화가 억제되는 물질로 이루어지는 하부 전극(71)과 산화가 가능한 물질층(72)이 적층된 구조체가 형성된다. 여기서, 두 층이 적층된 구조체에 대한 선택 산화 공정시 한 층이 산화되고 다른 한 층의 산화가 억제되는 것은 서로 상대적이다. 예를 들어, TiN막의 경우 일반적으로 선택 산화 공정시 산화가 억제되는 물질이지만, W막과 TiN막이 적층된 경우에는 선택 산화 공정시 W막의 산화가 억제되고 TiN막이 산화된다.
도7c에 도시된 바와 같이, 하부 전극(71)과 물질층(72)이 적층된 구조체에 대하여 선택 산화 공정을 수행하여, 물질층(72)만을 산화시킴으로써 금속 산화막으로 이루어지는 가변 저항 물질층(72a)을 형성한다.
전술한 바와 같이, 선택 산화 공정은 수소 부화의 산화 분위기에서 수행된다. 예컨대, 이러한 선택 산화 공정은 ISSG(In-Situ Steam Generation) 방식에서는 O2/H2 가스 또는 플라즈마 분위기에서 수행되거나, 또는, WVG(Water Vapor Generation) 방식에서는 H2O/H2 가스 또는 플라즈마 분위기에서 수행될 수 있다. 상기 선택 산화 공정이 가스 분위기에서 수행되는 경우 800℃ 이상의 온도에서 수행되는 것이 바람직하나, 플라즈마 분위기에서 수행되는 경우에는 400℃ 이상의 온도에서 수행될 수 있다.
도7d에 도시된 바와 같이, 가변 저항 물질층(72a) 상에 상부 전극(73)을 형성한다. 여기서, 상부 전극(73)은 금속 또는 금속 질화물로 이루어질 수 있다. 예컨대, 상부 전극(73)은 Al, Pt, Ru, Ir, Ni, TiN, Ti, Co, Cr, W, Cu, Zr, Hf 또는 이들의 합금으로 이루어질 수 있다. 또한, 상부 전극(73)의 형성은 PVD, CVD 또는 ALD와 같은 증착 방식에 의하여 수행될 수 있다.
이와 같이, 본 발명의 제3 실시예에 따른 저항성 메모리 소자의 제조 방법을 이용하면, 하부 전극으로 선택 산화시 산화가 억제되는 물질을 이용하고 하부 전극 상부의 금속을 선택적으로 산화시켜 가변 저항 물질층을 형성하기 때문에, 공정이 용이하고 하부 전극의 이상 산화가 근본적으로 억제되므로 하부 전극과 가변 저항 물질층 사이의 계면 열화가 억제되어 소자 특성이 개선된다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하 여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도1a는 종래 기술에 따른 저항성 메모리 소자의 구조를 설명하기 위한 도면이고, 도1b는 도1a의 저항성 메모리 소자의 전류/전압 특성을 나타내는 그래프.
도2a 내지 도2c는 종래 기술에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 도면.
도3a 내지 도3c는 본 발명의 제1 실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 도면.
도4 및 도5는 전술한 본 발명의 제1 실시예에 따른 저항성 메모리 소자의 제조 방법에 따라 제조된 구조체를 나타내는 도면.
도6a 내지 도6c는 본 발명의 제2 실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 도면.
도7a 내지 도7d는 본 발명의 제3 실시예에 따른 저항성 메모리 소자의 제조 방법을 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명
31 : 금속 질화막 32 : 금속 산화막
33 : 상부 전극

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 기판 상에 하부 전극을 증착하는 단계;
    상기 하부 전극이 증착된 챔버의 내부로 연속하여 산소 가스를 주입하여 상기 하부 전극 상에 가변 저항 물질층을 증착하는 단계; 및
    상기 가변 저항 물질층 상에 상부 전극을 형성하는 단계
    를 포함하고,
    상기 하부 전극은, 산화물이 가변 저항 특성을 갖는 금속막으로 이루어지고,
    상기 가변 저항 물질층은, 상기 하부 전극과 동일한 금속을 포함하는 금속 산화막으로 이루어지는
    저항성 메모리 소자의 제조 방법.
  6. 기판 상에 하부 전극을 증착하는 단계;
    상기 하부 전극이 증착된 챔버의 내부로 연속하여 산소 가스를 주입하여 상기 하부 전극 상에 가변 저항 물질층을 증착하는 단계; 및
    상기 가변 저항 물질층 상에 상부 전극을 형성하는 단계
    를 포함하고,
    상기 하부 전극은, 산화물이 가변 저항 특성을 갖는 금속 질화막으로 이루어지고,
    상기 가변 저항 물질층은, 상기 하부 전극과 동일한 금속을 포함하는 금속 산화 질화막으로 이루어지는
    저항성 메모리 소자의 제조 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 하부 전극 증착 단계는,
    PVD 방식으로 수행되는
    저항성 메모리 소자의 제조 방법.
  8. 제7항에 있어서,
    상기 가변 저항 물질층 증착 단계는,
    상기 산소 가스의 주입에 의한 반응성 스퍼터링 방식으로 수행되는
    저항성 메모리 소자의 제조 방법.
  9. 삭제
  10. 제5항 또는 제6항에 있어서,
    상기 상부 전극은, 상기 하부 전극과 동일한 물질로 이루어지는
    저항성 메모리 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 하부 전극 증착 단계, 상기 가변 저항 물질층 증착 단계, 및 상기 상부 전극 형성 단계는 동일한 챔버에서 연속적으로 수행되는
    저항성 메모리 소자의 제조 방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR1020080135540A 2008-12-29 2008-12-29 저항성 메모리 소자의 제조 방법 KR101127236B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080135540A KR101127236B1 (ko) 2008-12-29 2008-12-29 저항성 메모리 소자의 제조 방법
US12/486,811 US8409914B2 (en) 2008-12-29 2009-06-18 Method for fabricating resistive memory device
TW098125563A TWI491033B (zh) 2008-12-29 2009-07-29 用以製造電阻式記憶體裝置之方法
CN200910205815.2A CN101771131B (zh) 2008-12-29 2009-10-14 制造电阻式存储器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080135540A KR101127236B1 (ko) 2008-12-29 2008-12-29 저항성 메모리 소자의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110006968A Division KR20110020886A (ko) 2011-01-24 2011-01-24 저항성 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100077569A KR20100077569A (ko) 2010-07-08
KR101127236B1 true KR101127236B1 (ko) 2012-03-29

Family

ID=42285441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080135540A KR101127236B1 (ko) 2008-12-29 2008-12-29 저항성 메모리 소자의 제조 방법

Country Status (4)

Country Link
US (1) US8409914B2 (ko)
KR (1) KR101127236B1 (ko)
CN (1) CN101771131B (ko)
TW (1) TWI491033B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010053751A1 (de) * 2010-10-28 2012-05-03 Oerlikon Trading Ag, Trübbach Molybdänmonoxidschichten und deren Herstellung mittels PVD
US20120223299A1 (en) * 2011-03-04 2012-09-06 Jun Liu Metal/oxide one time progammable memory
US8330139B2 (en) 2011-03-25 2012-12-11 Micron Technology, Inc. Multi-level memory cell
US8592795B2 (en) * 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
US8679988B2 (en) 2011-11-22 2014-03-25 Intermolecular, Inc. Plasma processing of metal oxide films for resistive memory device applications
US8853099B2 (en) 2011-12-16 2014-10-07 Intermolecular, Inc. Nonvolatile resistive memory element with a metal nitride containing switching layer
TWI483394B (zh) * 2011-12-27 2015-05-01 Ind Tech Res Inst 電阻式隨機存取記憶體及其製作方法
US8846484B2 (en) * 2012-02-15 2014-09-30 Intermolecular, Inc. ReRAM stacks preparation by using single ALD or PVD chamber
US8853046B2 (en) * 2012-02-16 2014-10-07 Intermolecular, Inc. Using TiON as electrodes and switching layers in ReRAM devices
US8791445B2 (en) * 2012-03-01 2014-07-29 Intermolecular, Inc. Interfacial oxide used as switching layer in a nonvolatile resistive memory element
CN104471101B (zh) * 2012-03-12 2017-08-08 欧瑞康表面解决方案股份公司，普费菲孔 具有增强的滑动性质的涂层
US8860002B2 (en) * 2012-12-20 2014-10-14 Intermolecular, Inc. Limited maximum fields of electrode-switching layer interfaces in Re-RAM cells
US8987133B2 (en) * 2013-01-15 2015-03-24 International Business Machines Corporation Titanium oxynitride hard mask for lithographic patterning
US20160359110A1 (en) * 2014-03-07 2016-12-08 Nec Corporation Switching element, and method for producing switching element
US9577191B2 (en) * 2014-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell bottom electrode formation
US9876167B2 (en) 2014-04-02 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. High yield RRAM cell with optimized film scheme
US9871198B2 (en) * 2015-08-13 2018-01-16 Macronix International Co., Ltd. Method for manufacturing a resistive random access memory device
TWI585766B (zh) * 2016-03-03 2017-06-01 華邦電子股份有限公司 電極的製造方法及電阻式隨機存取記憶體
CN108963072A (zh) * 2017-05-27 2018-12-07 旺宏电子股份有限公司 半导体结构及其形成方法
KR20180134121A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 저항 변화 메모리 소자
US11929512B2 (en) * 2019-04-30 2024-03-12 The Board Of Trustees Of The Leland Stanford Junior University Oxidized surface layer on transition metal nitrides: active catalysts for the oxygen reduction reaction
CN113517397B (zh) * 2021-06-08 2022-08-16 华中科技大学 一种双极选通忆阻器的制备方法及双极选通忆阻器
KR20230002069A (ko) * 2021-06-29 2023-01-05 에이에스엠 아이피 홀딩 비.브이. 전이금속 질화물 증착 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266263A (ja) 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3061426B2 (ja) 1991-01-01 2000-07-10 忠弘 大見 Ｄｒａｍメモリセルの製造方法
US6534401B2 (en) * 2000-04-27 2003-03-18 Applied Materials, Inc. Method for selectively oxidizing a silicon/metal composite film stack
US7402851B2 (en) * 2003-02-24 2008-07-22 Samsung Electronics Co., Ltd. Phase changeable memory devices including nitrogen and/or silicon and methods for fabricating the same
US6951780B1 (en) * 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
KR100681266B1 (ko) * 2005-07-25 2007-02-09 삼성전자주식회사 가변 저항 구조물의 제조 방법 및 이를 이용한 상변화메모리 장치의 제조 방법
JP3889023B2 (ja) * 2005-08-05 2007-03-07 シャープ株式会社 可変抵抗素子とその製造方法並びにそれを備えた記憶装置
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
JP4017650B2 (ja) 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
JP3989506B2 (ja) 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
JP4088324B1 (ja) * 2006-12-08 2008-05-21 シャープ株式会社 不揮発性半導体記憶装置
US20080185687A1 (en) * 2007-02-07 2008-08-07 Industry-University Cooperation Foundation Hanyang University Memory device and method for fabricating the same
WO2008126365A1 (ja) * 2007-03-29 2008-10-23 Panasonic Corporation 不揮発性記憶装置、不揮発性記憶素子および不揮発性記憶素子アレイ
KR20080088776A (ko) 2007-03-30 2008-10-06 삼성전자주식회사 비휘발성 기억 장치의 스토리지 및 그 형성 방법
KR100881055B1 (ko) * 2007-06-20 2009-01-30 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
JP2010532568A (ja) 2007-06-29 2010-10-07 サンディスク スリーディー，エルエルシー 選択成長による可逆的抵抗スイッチング素子を使用するメモリセルおよびその形成方法
US8154003B2 (en) * 2007-08-09 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
WO2009114617A1 (en) * 2008-03-14 2009-09-17 Applied Materials, Inc. Methods for oxidation of a semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266263A (ja) 2003-02-12 2004-09-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법

Also Published As

Publication number Publication date
TW201025591A (en) 2010-07-01
TWI491033B (zh) 2015-07-01
KR20100077569A (ko) 2010-07-08
US8409914B2 (en) 2013-04-02
US20100167463A1 (en) 2010-07-01
CN101771131A (zh) 2010-07-07
CN101771131B (zh) 2014-06-18

Similar Documents

Publication Publication Date Title
KR101127236B1 (ko) 저항성 메모리 소자의 제조 방법
KR101882850B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
US9680095B2 (en) Resistive RAM and fabrication method
US8877550B2 (en) Methods for forming resistive switching memory elements by heating deposited layers
JP5340508B1 (ja) 抵抗変化型不揮発性記憶装置及びその製造方法
JP5110088B2 (ja) 抵抗変化素子とその製造方法、及び抵抗変化素子を用いた半導体記憶装置
US8853099B2 (en) Nonvolatile resistive memory element with a metal nitride containing switching layer
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
KR20080048315A (ko) 저항 메모리 소자의 제조 방법
KR20080050989A (ko) 메모리 소자 및 그 제조방법
US20080185687A1 (en) Memory device and method for fabricating the same
KR20060083368A (ko) 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
JPWO2011074243A1 (ja) 抵抗変化型素子及びその製造方法
US8791445B2 (en) Interfacial oxide used as switching layer in a nonvolatile resistive memory element
KR101942606B1 (ko) 저항성 스위칭 메모리 소자들을 형성하는 방법
KR20110020886A (ko) 저항성 메모리 소자의 제조 방법
KR20120022218A (ko) 버퍼층을 가지는 저항변화 메모리 및 이의 제조방법
TWI600150B (zh) 記憶體結構及其製造方法
US9666797B1 (en) Memory structure having material layer made from a transition metal on interlayer dielectric
KR20110070559A (ko) 저항성 메모리 소자 제조 방법
CN106992248A (zh) 存储装置与电阻式存储单元的操作方法
KR20130072898A (ko) 가변 저항 메모리 장치 및 그 제조 방법
TW201901928A (zh) 半導體結構及其形成方法
TW201545388A (zh) 電阻式隨機存取記憶體及其製造方法
KR20100093354A (ko) 저항 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170223

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200226

Year of fee payment: 9