TWI569416B - 電阻式隨機存取記憶體及其製造方法 - Google Patents

電阻式隨機存取記憶體及其製造方法 Download PDF

Info

Publication number
TWI569416B
TWI569416B TW104139523A TW104139523A TWI569416B TW I569416 B TWI569416 B TW I569416B TW 104139523 A TW104139523 A TW 104139523A TW 104139523 A TW104139523 A TW 104139523A TW I569416 B TWI569416 B TW I569416B
Authority
TW
Taiwan
Prior art keywords
electrode
layer
hard mask
random access
access memory
Prior art date
Application number
TW104139523A
Other languages
English (en)
Other versions
TW201719862A (zh
Inventor
謝明宏
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW104139523A priority Critical patent/TWI569416B/zh
Priority to CN201610069955.1A priority patent/CN106803533A/zh
Priority to US15/062,220 priority patent/US20170155043A1/en
Application granted granted Critical
Publication of TWI569416B publication Critical patent/TWI569416B/zh
Publication of TW201719862A publication Critical patent/TW201719862A/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

電阻式隨機存取記憶體及其製造方法
本發明是有關於一種非揮發性記憶體及其製造方法,且特別是有關於一種電阻式隨機存取記憶體及其製造方法。
一般來說,在電阻式隨機存取記憶體的製造過程中,會先依序於基底上形成下電極材料層、可變電阻氧化物材料層與上電極材料層,接著在上電極上形成圖案化硬罩幕層,以將上電極材料層、可變電阻氧化物材料層與下電極材料層圖案化。上述的圖案化硬罩幕層通常藉由使用矽烷(SiH 4, silane)及氧氣做為反應氣體的電漿輔助化學氣相沉積法形成,因此,所形成的圖案化硬罩幕層中容易殘留有氫離子。
然而,在對電阻式隨機存取記憶體進行操作的過程中,圖案化硬罩幕層中所含的氫離子會經由上電極擴散至可變電阻氧化物層中,改變可變電阻氧化物層的電阻轉態行為,因而對電阻式隨機存取記憶體的效能造成影響。進一步說,當施加電位差於電阻式隨機存取記憶體時,由圖案化硬罩幕層擴散至可變電阻氧化物層的氫離子會影響可變電阻氧化物層內的導電細絲(filament)之形成或斷裂,進而使得電阻式隨機存取記憶體會產生尾端位元(tailing bit)效應,且會在高溫時難以保持在低電阻狀態,造成所謂「高溫數據保持能力(high-temperature data retention,HTDR)」的劣化。
因此,如何避免圖案化硬罩幕層中所含的氫離子擴散至可變電阻氧化物層中為當前所需研究的課題。
本發明提供一種電阻式隨機存取記憶體,其具有位於硬罩幕層與可變電阻氧化物層之間的氫阻擋層,上述的氫阻擋層可防止硬罩幕層中的氫離子擴散至可變電阻氧化物層。
本發明提供一種電阻式隨機存取記憶體的製造方法,其於硬罩幕層與可變電阻氧化物層之間形成氫阻擋層,以防止硬罩幕層中的氫離子擴散至可變電阻氧化物層。
本發明提供一種電阻式隨機存取記憶體,其具有使用物理氣相沉積法形成的硬罩幕層。
本發明的電阻式隨機存取記憶體包括第一電極、第二電極、可變電阻氧化物層、硬罩幕層以及氫阻擋層。第一電極配置於基底上。第二電極配置於第一電極與基底之間。可變電阻氧化物層配置於第一電極與第二電極之間。硬罩幕層配置於第一電極上。氫阻擋層配置於硬罩幕層與第一電極之間。
本發明的電阻式隨機存取記憶體的製造方法的步驟如下。於基底上形成第一電極。於第一電極與基底之間形成第二電極。於第一電極與第二電極之間形成可變電阻氧化物層。於第一電極上形成硬罩幕層。於硬罩幕層與第一電極之間形成氫阻擋層。
本發明的電阻式隨機存取記憶體包括第一電極、第二電極、可變電阻氧化物層以及硬罩幕層。第一電極配置於基底上。第二電極配置於第一電極與基底之間。可變電阻氧化物層配置於第一電極與第二電極之間。硬罩幕層配置於第一電極上,且硬罩幕層是藉由進行物理氣相沉積製程而形成。
基於上述,在本發明的硬罩幕層含有氫離子的情況下,可藉由設置於硬罩幕層與第一電極之間的氫阻擋層來防止硬罩幕層中的氫離子擴散至可變電阻氧化物層,使得硬罩幕層中所含的氫離子不影響可變電阻氧化物層的電阻轉態行為。此外,在本發明的硬罩幕層為使用物理氣相沉積法形成的情況下,硬罩幕層中實質上不含有氫離子,使得硬罩幕層的形成不影響可變電阻氧化物層的電阻轉態行為。因此,當施加電位差於電阻式隨機存取記憶體時,可變電阻氧化物層中的導電細絲可順利形成或斷裂,其有助於避免尾端位元效應的產生,並且能夠增進電阻式隨機存取記憶體的高溫資料保持特性、耐久性以及產率。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
本文中請參照圖式,以便更加充分地體會本發明的概念,隨附圖式中顯示本發明的實施例。但是,本發明還可採用許多不同形式來實踐,且不應將其解釋為限於底下所述之實施例。實際上,提供實施例僅為使本發明更將詳盡且完整,並將本發明之範疇完全傳達至所屬技術領域中具有通常知識者。
在圖式中,為明確起見,可能將各層以及區域的尺寸以及相對尺寸作誇張的描繪。
圖1A至圖1C為本發明第一實施例之電阻式隨機存取記憶體的製造流程的剖面示意圖。
首先,請參照圖1A,於基底102上形成電極材料層104。基底102為介電基底。在本實施例中,基底102並沒有特別地限制。舉例來說,基底102例如是由矽基底以及位於矽基底上的介電層所組成。此外,上述的矽基底上可具有半導體元件,且上述的介電層中可具有內連線結構。電極材料層104的材料例如是氮化鈦(TiN)或鈦(Ti)。電極材料層104的形成方法例如是物理氣相沉積法(PVD)或原子層沉積法(ALD)。
接著,於電極材料層104上形成可變電阻氧化物材料層106。可變電阻氧化物材料層106的材料例如是過渡金屬氧化物。上述的過渡金屬氧化物例如是氧化鉿(HfO 2)、氧化鉭(Ta 2O 5)或其他適當的金屬氧化物。可變電阻氧化物材料層106的形成方法例如是物理氣相沉積法或原子層沉積法。可變電阻氧化物材料層106可具有以下特性:當施加正偏壓於可變電阻氧化物材料層106時,氧離子受正偏壓的吸引離開可變電阻氧化物材料層106而產生氧空缺(oxygen vacancy),形成導電細絲並呈現導通狀態,使得可變電阻氧化物材料層106由高電阻狀態(High Resistance State,HRS)轉換到低電阻狀態(Low Resistance State,LRS);當施加負偏壓於可變電阻氧化物材料層106時,氧離子回到可變電阻氧化物材料層106,使導電細絲因而斷裂並呈現非導通狀態,可變電阻氧化物材料層106由低電阻狀態轉換到高電阻狀態。
再來,於可變電阻氧化物材料層106上形成電極材料層108。電極材料層108的材料例如是氮化鈦、氮化鉭、鈦或鉭。電極材料層108的形成方法例如是物理氣相沉積法或原子層沉積法。
然後,於電極材料層108上形成氫阻擋材料層110。氫阻擋材料層110具有高的氫離子阻障特性。氫阻擋材料層110的材料例如是金屬氧化物。上述的金屬氧化物例如是氧化鋁、氧化鈦或氧化銥。氫阻擋材料層110的形成方法例如是進行物理氣相沉積製程或原子層沉積製程。氫阻擋材料層110的厚度例如是5 nm至100 nm之間。
請參照圖1B,於氫阻擋材料層110上形成圖案化硬罩幕層112。圖案化硬罩幕層112的材料例如是氮化矽、氮氧化矽、碳化矽或氮碳化矽。在本實施例中,圖案化硬罩幕層112的形成方法為使用矽烷及氧氣做為反應氣體的電漿輔助化學氣相沉積法。因此,所形成的圖案化硬罩幕層112中會殘留有氫離子。圖案化硬罩幕層112的厚度例如是50 nm至200 nm之間。
請參照圖1C,以圖案化硬罩幕層112為罩幕進行蝕刻製程,移除部分氫阻擋材料層110、部分電極材料層108、部分可變電阻氧化物材料層106及部分電極材料層104而形成氫阻擋層110a、電極108a、可變電阻氧化物層106a及電極104a,以形成電阻式隨機存取記憶體100。上述的蝕刻製程例如是乾式蝕刻製程。電極104a可作為電阻式隨機存取記憶體100的下電極。電極108a可作為電阻式隨機存取記憶體100的上電極。特別一提的是,由於介於電極108a與圖案化硬罩幕層112之間的氫阻擋層110a具有高的氫離子阻障特性,因此可防止圖案化硬罩幕層112中的氫離子擴散至可變電阻氧化物層106a。
本實施例的電阻式隨機存取記憶體100包括基底102、電極104a、可變電阻氧化物層106a、電極108a、氫阻擋層110a以及圖案化硬罩幕層112。電極108a配置於基底102上。電極104a配置於電極108a與基底102之間。可變電阻氧化物層106a配置於電極108a與電極104a之間。圖案化硬罩幕層112配置於電極108a上。氫阻擋層110a配置於圖案化硬罩幕層112與電極108a之間。
在本實施例中,由於圖案化硬罩幕層112是使用矽烷及氧氣做為反應氣體的電漿輔助化學氣相沉積法形成,因此所形成的圖案化硬罩幕層112中會殘留有氫離子。然而,由於設置於圖案化硬罩幕層112與電極108a之間的氫阻擋層110a可防止圖案化硬罩幕層112中的氫離子擴散至可變電阻氧化物層106a,因此可變電阻氧化物層106a的電阻轉態行為可不受氫離子影響。也就是說,當施加正偏壓於電阻式隨機存取記憶體100時,可變電阻氧化物層106a中的導電細絲能順利形成並呈現低電阻狀態,而當施加負偏壓於電阻式隨機存取記憶體100時,可變電阻氧化物層106a中的導電細絲也能順利斷裂並呈現高電阻狀態,其有助於避免尾端位元效應的產生,並且能夠增進電阻式隨機存取記憶體100的高溫資料保持特性、耐久性以及產率。
圖2A至圖2C為本發明第二實施例之電阻式隨機存取記憶體的製造流程的剖面示意圖。由於圖2A的基底202、電極材料層204、可變電阻氧化物材料層206、電極材料層208分別與圖1A的基底102、電極材料層104、可變電阻氧化物材料層106、電極材料層108的配置、材料以及形成方法相似,於此便不再贅述。
請參照圖2A,與圖1A所述的方法類似,依序於基底202上形成電極材料層204、可變電阻氧化物材料層206與電極材料層208。接著,於電極材料層208上形成硬罩幕材料層212。硬罩幕材料層212的材料例如是氮化矽、氮氧化矽、碳化矽或氮碳化矽。硬罩幕材料層212的形成方法例如是物理氣相沉積法。由於在進行物理氣相沉積的過程中並未如同電漿輔助化學氣相沉積法使用含氫的氣體作為反應氣體,因此以物理氣相沉積法所形成的硬罩幕材料層212中實質上不含有氫離子。上述的實質上不含有氫離子包括完全不含有氫離子或含量趨近於0的微量氫離子。硬罩幕層212的厚度例如是50 nm至200 nm之間。
請參照圖2B,將硬罩幕材料層212圖案化,形成圖案化硬罩幕層212a。
請參照圖2C,以圖案化硬罩幕層212a為罩幕進行蝕刻製程,移除部分電極材料層208、部分可變電阻氧化物材料層206及部分電極材料層204而形成電極208a、可變電阻氧化物層206a及電極204a,以形成電阻式隨機存取記憶體200。上述的蝕刻製程例如是乾式蝕刻製程。電極204a可作為電阻式隨機存取記憶體200的下電極。電極208a可作為電阻式隨機存取記憶體200的上電極。
本實施例的電阻式隨機存取記憶體200包括:基底202、電極204a、可變電阻氧化物層206a、電極208a以及圖案化硬罩幕層212a。電極208a配置於基底202上。電極204a配置於電極208a與基底202之間。可變電阻氧化物206a層配置於電極208a與電極204a之間。圖案化硬罩幕層212a配置於電極208a上。
在本實施例中,由於圖案化硬罩幕層212a是藉由進行物理氣相沉積法形成,因此圖案化硬罩幕層212a中不含有氫離子(也包括含量趨近於0的微量氫離子的情形)。在圖案化硬罩幕層212a中不含有氫離子的情況下,可變電阻氧化物層206a的電阻轉態行為不會因圖案化硬罩幕層212a的形成而改變,而在圖案化硬罩幕層212a中含有含量趨近於0的微量氫離子的情況下,儘管圖案化硬罩幕層212a中所含之微量氫離子會擴散至可變電阻氧化物層206a,其也不影響可變電阻氧化物層206a的電阻轉態行為。也就是說,當施加正偏壓於電阻式隨機存取記憶體200時,可變電阻氧化物層206a中的導電細絲能順利形成並呈現低電阻狀態,而當施加負偏壓於電阻式隨機存取記憶體200時,可變電阻氧化物層206a中的導電細絲也能順利斷裂並呈現高電阻狀態,其有助於避免尾端位元效應的產生,並且能夠增進電阻式隨機存取記憶體200的高溫資料保持特性、耐久性以及產率。
當然,在其他實施例中,也可以是上述第一實施例與第二實施例之結合,亦即,以物理氣相沉積法形成之硬罩幕層,於可變電阻氧化物層之間,可以進一步增設氫阻擋層,藉以增加製程的裕度與/及自由度,此外也能增進高溫資料保持特性及耐久性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200‧‧‧電阻式隨機存取記憶體
102、202‧‧‧基底
104、108、204、208‧‧‧電極材料層
104a、108a、204a、208a‧‧‧電極
106、206‧‧‧可變電阻氧化物材料層
106a、206a‧‧‧可變電阻氧化物層
110‧‧‧氫阻擋材料層
110a‧‧‧氫阻擋層
112、212a‧‧‧圖案化硬罩幕層
212‧‧‧硬罩幕材料層
圖1A至圖1C為本發明第一實施例之電阻式隨機存取記憶體的製造流程的剖面示意圖。 圖2A至圖2C為本發明第二實施例之電阻式隨機存取記憶體的製造流程的剖面示意圖。
100‧‧‧電阻式隨機存取記憶體
102‧‧‧基底
104a、108a‧‧‧電極
106a‧‧‧可變電阻氧化物層
110a‧‧‧氫阻擋層
112‧‧‧圖案化硬罩幕層

Claims (10)

  1. 一種電阻式隨機存取記憶體,包括:     第一電極,配置於基底上;     第二電極,配置於所述第一電極與所述基底之間;     可變電阻氧化物層,配置於所述第一電極與所述第二電極之間;     硬罩幕層,配置於所述第一電極上;以及     氫阻擋層,配置於所述硬罩幕層與所述第一電極之間。
  2. 如申請專利範圍第1項所述的電阻式隨機存取記憶體,其中所述氫阻擋層的材料包括金屬氧化物。
  3. 如申請專利範圍第2項所述的電阻式隨機存取記憶體,其中所述金屬氧化物包括氧化鋁、氧化鈦或氧化銥。
  4. 如申請專利範圍第1項所述的電阻式隨機存取記憶體,其中所述氫阻擋層的厚度介於5 nm至100 nm之間。
  5. 一種電阻式隨機存取記憶體的製造方法,包括:     於基底上形成第一電極;     於所述第一電極與所述基底之間形成第二電極;     於所述第一電極與所述第二電極之間形成可變電阻氧化物層;     於所述第一電極上形成硬罩幕層;以及     於所述硬罩幕層與所述第一電極之間形成氫阻擋層。
  6. 如申請專利範圍第5項所述的電阻式隨機存取記憶體的製造方法,其中所述氫阻擋層的材料包括金屬氧化物。
  7. 如申請專利範圍第5項所述的電阻式隨機存取記憶體的製造方法,其中所述氫阻擋層的形成方法包括進行物理氣相沉積製程或原子層沉積製程。
  8. 一種電阻式隨機存取記憶體,包括:     第一電極,配置於基底上;     第二電極,配置於所述第一電極與所述基底之間;     可變電阻氧化物層,配置於所述第一電極與所述第二電極之間;以及     硬罩幕層,配置於所述第一電極上,其中所述硬罩幕層是藉由進行物理氣相沉積製程而形成。
  9. 如申請專利範圍第8項所述的電阻式隨機存取記憶體,其中所述硬罩幕層中不含有氫。
  10. 如申請專利範圍第8項所述的電阻式隨機存取記憶體,其中所述硬罩幕層的厚度介於50 nm至200 nm之間。
TW104139523A 2015-11-26 2015-11-26 電阻式隨機存取記憶體及其製造方法 TWI569416B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104139523A TWI569416B (zh) 2015-11-26 2015-11-26 電阻式隨機存取記憶體及其製造方法
CN201610069955.1A CN106803533A (zh) 2015-11-26 2016-02-01 电阻式随机存取内存及其制造方法
US15/062,220 US20170155043A1 (en) 2015-11-26 2016-03-07 Resistive random access memory including layer for preventing hydrogen diffusion and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104139523A TWI569416B (zh) 2015-11-26 2015-11-26 電阻式隨機存取記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TWI569416B true TWI569416B (zh) 2017-02-01
TW201719862A TW201719862A (zh) 2017-06-01

Family

ID=58608177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139523A TWI569416B (zh) 2015-11-26 2015-11-26 電阻式隨機存取記憶體及其製造方法

Country Status (3)

Country Link
US (1) US20170155043A1 (zh)
CN (1) CN106803533A (zh)
TW (1) TWI569416B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10115769B1 (en) * 2017-06-13 2018-10-30 Macronix International Co., Ltd. Resistive random access memory device and method for manufacturing the same
CN109994603B (zh) * 2017-12-29 2023-01-13 长鑫存储技术有限公司 半导体器件结构及制备方法
CN110473961B (zh) * 2018-05-10 2023-04-14 华邦电子股份有限公司 电阻式随机存取存储器结构及其制造方法
CN111326539B (zh) * 2018-12-14 2022-12-02 华邦电子股份有限公司 电阻式随机存取存储器及其形成方法
CN112635661B (zh) * 2019-10-09 2023-08-01 联华电子股份有限公司 多位可变电阻式存储器单元及其形成方法
CN113078257B (zh) * 2020-01-03 2023-09-12 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034106A1 (en) * 1999-12-22 2001-10-25 Theodore Moise Hardmask designs for dry etching FeRAM capacitor stacks
US20130112936A1 (en) * 2011-01-20 2013-05-09 Panasonic Corporation Resistance change element and manufacturing method therefor

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3950290B2 (ja) * 1999-09-10 2007-07-25 三星電子株式会社 キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
KR100389033B1 (ko) * 2001-04-11 2003-06-25 삼성전자주식회사 강유전체 메모리소자 및 그 제조방법
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
KR100423906B1 (ko) * 2001-08-08 2004-03-22 삼성전자주식회사 강유전성 메모리 장치 및 그 제조방법
JP4308485B2 (ja) * 2002-07-08 2009-08-05 パナソニック株式会社 容量素子の製造方法
US7186569B2 (en) * 2002-08-02 2007-03-06 Unity Semiconductor Corporation Conductive memory stack with sidewall
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
JP2005277066A (ja) * 2004-03-24 2005-10-06 Seiko Epson Corp 強誘電体メモリ素子およびその製造方法
JP4114652B2 (ja) * 2004-08-20 2008-07-09 セイコーエプソン株式会社 強誘電体メモリ
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法
US7417245B2 (en) * 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
WO2008062734A1 (en) * 2006-11-20 2008-05-29 Panasonic Corporation Nonvolatile storage element, nonvolatile storage element array and its fabrication process
TW200847398A (en) * 2007-05-16 2008-12-01 Ind Tech Res Inst Phase-change memory element
JP2010103303A (ja) * 2008-10-23 2010-05-06 Toshiba Corp 磁気抵抗素子及びその製造方法
US20100155723A1 (en) * 2008-12-19 2010-06-24 Unity Semiconductor Corporation Memory stack cladding
CN101814578B (zh) * 2009-02-20 2012-03-21 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US8395196B2 (en) * 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip
CN103262240B (zh) * 2011-02-23 2016-08-03 松下知识产权经营株式会社 非易失性存储元件及其制造方法
US9847480B2 (en) * 2012-09-28 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9893276B2 (en) * 2013-06-27 2018-02-13 Nec Corporation Switching element, switching element manufacturing method, semiconductor device, and semiconductor device manufacturing method
US8872149B1 (en) * 2013-07-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. RRAM structure and process using composite spacer
US9006808B2 (en) * 2013-09-09 2015-04-14 Cypress Semiconductor Corporation Eliminating shorting between ferroelectric capacitors and metal contacts during ferroelectric random access memory fabrication
US9577191B2 (en) * 2014-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell bottom electrode formation
US9876167B2 (en) * 2014-04-02 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. High yield RRAM cell with optimized film scheme
US9425061B2 (en) * 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance
US9257642B1 (en) * 2014-07-16 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Protective sidewall techniques for RRAM
US9972779B2 (en) * 2015-12-14 2018-05-15 Winbond Electronics Corp. Resistive random access memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010034106A1 (en) * 1999-12-22 2001-10-25 Theodore Moise Hardmask designs for dry etching FeRAM capacitor stacks
US20130112936A1 (en) * 2011-01-20 2013-05-09 Panasonic Corporation Resistance change element and manufacturing method therefor

Also Published As

Publication number Publication date
US20170155043A1 (en) 2017-06-01
TW201719862A (zh) 2017-06-01
CN106803533A (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
TWI569416B (zh) 電阻式隨機存取記憶體及其製造方法
JP6270926B2 (ja) 抵抗性メモリおよびその製造方法
US8637413B2 (en) Nonvolatile resistive memory element with a passivated switching layer
TW201836181A (zh) 電阻式隨機存取記憶體結構及其形成方法
KR101570742B1 (ko) 저항성 랜덤 액세스 메모리 및 그 제조 방법
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
US8791445B2 (en) Interfacial oxide used as switching layer in a nonvolatile resistive memory element
US9224947B1 (en) Resistive RAM and method of manufacturing the same
TW201638946A (zh) 電阻式隨機存取記憶體
CN107403822B (zh) 电阻式随机存取内存及其制造方法
CN111584711A (zh) 一种rram器件及形成rram器件的方法
TWI602178B (zh) 電阻式隨機存取記憶體
KR102275269B1 (ko) 메모리 소자 및 그 제조 방법
TW202209723A (zh) 半導體元件和半導體元件的製造方法
CN112909159B (zh) 电阻式随机存取存储器
JP5412012B1 (ja) 抵抗変化型不揮発性記憶素子とその製造方法
TWI532228B (zh) 電阻式記憶體及其製造方法
TWI600150B (zh) 記憶體結構及其製造方法
TW201517338A (zh) 電阻式記憶體裝置及其製作方法
JP2008091602A (ja) 抵抗変化型メモリ素子材料の製造方法
JP2015065240A (ja) 電流制御素子およびその製造方法
CN106206936B (zh) 电阻式随机存取存储器
TWI549326B (zh) 電阻式隨機存取記憶體及其製造方法
US9666797B1 (en) Memory structure having material layer made from a transition metal on interlayer dielectric
CN114242889A (zh) 一种忆阻器及其制作方法