CN103262240B - 非易失性存储元件及其制造方法 - Google Patents

非易失性存储元件及其制造方法 Download PDF

Info

Publication number
CN103262240B
CN103262240B CN201280002050.2A CN201280002050A CN103262240B CN 103262240 B CN103262240 B CN 103262240B CN 201280002050 A CN201280002050 A CN 201280002050A CN 103262240 B CN103262240 B CN 103262240B
Authority
CN
China
Prior art keywords
layer
electrode layer
electro
resistance
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280002050.2A
Other languages
English (en)
Other versions
CN103262240A (zh
Inventor
川岛良男
三河巧
高桥郎
高桥一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN103262240A publication Critical patent/CN103262240A/zh
Application granted granted Critical
Publication of CN103262240B publication Critical patent/CN103262240B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Abstract

本发明的非易失性存储元件的制造方法包括如下工序：形成第一下部电极层（108）、电流控制层（109）和第一上部电极层（110），并在第一上部电极层（110）上形成第二下部电极层（311）、电阻变化层（112）及第二上部电极层（313）的工序；对第二上部电极层（313）、电阻变化层（112）和第二下部电极层（311）进行图案形成的工序；使用蚀刻第二下部电极层（311）的速度至少比第二上部电极层（313）及电阻变化层（112）慢的蚀刻，将第二下部电极层（311）作为掩膜，对第一上部电极层（110）、电流控制层（109）和第一下部电极层（108）进行图案形成来形成电流控制元件（142），并形成具有比电流控制元件（142）小的面积的电阻变化元件的工序。

Description

非易失性存储元件及其制造方法
技术领域
本发明涉及非易失性存储元件及其制造方法，尤其是关于使用通过施加电脉冲使电阻值可逆地变化的材料来存储数据的非易失性存储元件及其制造方法。
背景技术
近年，伴随电子设备中的数字技术的发展，为保存音乐、图像及信息等的数据，大容量且非易失性的存储装置的开发活跃地进行。例如，将强电介体作为电容元件使用的非易失性存储元件已经在很多领域使用。
对于使用了这样的强电介体电容器的非易失性存储元件，有容易取得与通常的半导体工艺之间的匹配性、且在能够微型化这方面备受关注的存储装置。例如，有使用了TMR（TunnelingMagnetoresistive）元件等磁阻效应式的存储元件的非易失性存储元件、和使用了通过施加电脉冲使电阻值变化来持续保持其状态的电阻变化式的存储元件（电阻变化元件）的非易失性存储元件（以下将其称为ReRAM）等。
例如，专利文献1作为实现非易失性存储元件的高集成化的构造之一公开了交叉点式构造。在该专利文献1公开的交叉点构造的非易失性存储元件中，以阵列状配置多个具有电阻变化元件的存储元件，该电阻变化元件被配置在处于多个第一布线和与该第一布线正交的多个第二布线之间的各交叉区域中的通孔内。另外，在该电阻变化元件中，串联地配置有具有非线性的电流电压特性的元件（非线性元件或电流控制元件）。具有该非线性的电流电压特性的元件是从阵列状的多个存储元件中有选择地激活规定的存储元件。具体来说，例如作为非线性元件使用MIM（Metal-Insulator-Metal）型二极管，对于该电阻变化元件，能够在双方向上进行电流控制。
另外，例如专利文献2公开了不像上述专利文献1那样地在垂直方向上而在水平方向上相邻地配置存储器存储元件（电阻变化元件）和控制元件（电流控制元件）的构造。该控制元件是为实现状态变化的存储器存储元件而构成的，并向该存储器存储元件供给电流。更具体来说，该存储器存储元件形成为截面积比控制元件的截面积小，由此，能够供给比破坏控制元件低的能级，也就是为使存储器存储元件作为状态变化内存元件所需的充分的电流量，而可靠地被击穿（存储器存储元件为反相的情况，低电阻化）。另外，控制元件为控制存储器存储元件的状态变化，以其控制通道结区域动作的方式构成。换言之，控制元件的截面积和存储器存储元件的截面积之比以如下方式构成，即，存储器存储元件作为状态变化的存储器存储元件发挥功能，而控制元件作为用于存储器存储元件的控制元件持续地动作。通过这样的结构，能够实现经济且大容量的内存构造。
另外，例如在专利文献3中公开了如下结构，在垂直方向上串联地配置电阻变化元件和二极管，将构成电阻变化元件的可变电阻膜形成在接触孔内，并在接触孔上形成二极管，由此，实现比电阻变化元件的有效面积大的二极管的有效面积。在该专利文献3公开的结构中，能够使二极管的有效面积比电阻变化元件的有效面积大，从而能够进一步提高二极管的电流驱动能力。
现有技术文献
专利文献
专利文献1:美国专利第6753561号说明书
专利文献2:日本特开2004-6777号公报
专利文献3:国际公开第2008/047530号
但是，在由电阻变化元件和电流控制元件构成的、进行电阻变化时需要大的电流的非易失性存储元件中，期望能够流动电阻变化所需的大电流、且对于量产工艺来说亲合性高的非易失存储元件的新构造及其制造方法。
发明内容
本发明是鉴于上述情况而研发的，其目的是提供一种非易失性存储元件及其制造方法，是能够向非易失性存储元件供给大电流、与量产工艺的亲合性高、具有相互串联地连接的电阻变化元件和电流控制元件的交叉点式构造的非易失性存储元件，其中，具有电阻变化元件、和能够供给电阻变化的初始击穿和电阻变化动作所需的足够的大电流的电流控制元件，具有对于量产工艺的亲合性，并具有非线性的电流控制元件。
为实现上述目的，本发明的一方式的非易失性存储元件的制造方法是具有电流控制元件和电阻变化元件的非易失性存储元件的制造方法，包括以下工序：在衬底上形成第一下部电极层的工序；在所述第一下部电极层上形成电流控制层的工序；在所述电流控制层上形成第一上部电极层的工序；在所述第一上部电极层上形成第二下部电极层的工序；在所述第二下部电极层上形成由金属氧化物构成的电阻变化层的工序；在所述电阻变化层上形成第二上部电极层的工序；在所述第二上部电极层上形成掩膜，并对所述第二上部电极层、所述电阻变化层和所述第二下部电极层进行图案形成的工序；以及使用所述第二下部电极层的蚀刻速度至少比所述第二上部电极层及所述电阻变化层的蚀刻速度慢的蚀刻，对比所述第二下部电极层靠下方的层进行图案形成，由此，形成由所述第一下部电极层、所述电流控制层和所述第一上部电极层构成的所述电流控制元件，并且使从与所述衬底的主面垂直的方向观察时的所述第二上部电极层和所述电阻变化层的面积减少而使所述第二下部电极层的上表面的一部分露出，形成由所述第二上部电极层、所述电阻变化层和所述第二下部电极层构成的所述电阻变化元件的工序。
另外，为实现上述目的，本发明的一方式的非易失性存储元件的制造方法是具有电流控制元件和电阻变化元件的非易失性存储元件的制造方法，包括以下工序：在衬底上形成第一下部电极层的工序；在所述第一下部电极层上形成电流控制层的工序；在所述电流控制层上形成第一上部电极层的工序；在所述第一上部电极层上形成第二下部电极层的工序；在所述第二下部电极层上形成由金属氧化物构成的电阻变化层的工序；在所述电阻变化层上形成第二上部电极层的工序；在所述第二上部电极层上形成第一掩膜，对所述第二下部电极层、所述电阻变化层和所述第二上部电极层进行图案形成，而形成由所述第二下部电极层、所述电阻变化层和所述第二上部电极层构成的所述电阻变化元件的工序；形成覆盖所述第一上部电极层和所述电阻变化元件的绝缘层的工序；通过各向异性蚀刻法蚀刻所述绝缘层，由此，在所述第二下部电极层、所述电阻变化层及所述第二上部电极层的侧面部形成由该绝缘层构成的侧壁的工序；以及将由所述侧壁围成的区域和所述第一掩膜或所述第二上部电极层作为第二掩膜，对所述第一下部电极层、所述电流控制层和所述第一上部电极层进行图案形成，由此，形成由所述第一下部电极层、所述电流控制层和所述第一上部电极层构成的所述电流控制元件的工序。
另外，为实现上述目的，本发明的一方式的非易失性存储元件的制造方法是具有电流控制元件和电阻变化元件的非易失性存储元件的制造方法，包括如下工序：在衬底上形成第一下部电极层的工序；在所述第一下部电极层上形成电流控制层的工序；在所述电流控制层上形成第一上部电极层的工序；在所述第一上部电极层上形成第二下部电极层的工序；在所述第二下部电极层上形成由金属氧化物构成的电阻变化层的工序；在所述电阻变化层上形成第二上部电极层的工序；形成第一掩膜，至少对所述电阻变化层及所述第二上部电极层进行图案形成，从而形成由所述第二下部电极层、所述电阻变化层和所述第二上部电极层构成的所述电阻变化元件的工序；形成至少覆盖所述第一掩膜、所述电阻变化层和所述第二上部电极层的比所述第一掩膜大的第二掩膜的工序；使用所形成的所述第二掩膜，对所述第一下部电极层、所述电流控制层和所述第一上部电极层进行图案形成，由此，形成由所述第一下部电极层、所述电流控制层和所述第一上部电极层构成的所述电流控制元件的工序。
另外，本发明的一方式的非易失性存储元件是具有串联地连接的电阻变化元件和电流控制元件的非易失性存储元件，其中，所述电流控制元件具有：形成在衬底上的第一下部电极层；形成在所述第一下部电极层上的电流控制层；形成在所述电流控制层上的第一上部电极层，所述电阻变化元件具有：形成在所述第一上部电极层上的第二下部电极层；形成在所述第二下部电极层上的由金属氧化物构成的电阻变化层；形成在所述电阻变化层上的第二上部电极层，与构成所述电流控制元件的各层平行的方向上的该电流控制元件的宽度比与构成所述电阻变化元件的至少所述电阻变化层的各层平行的方向上的该电阻变化层的宽度大，所述电流控制元件具有与所述衬底平行的阶梯面，该阶梯面是至少具有基于所述电阻变化元件的所述电阻变化层与所述电流控制元件之宽度差的面积的面。
发明的效果
根据本发明，能够实现对于已有的半导体工艺来说亲合性高、能够向电阻变化元件供给大电流的非易失性存储元件及其制造方法。
附图说明
图1是表示本发明的实施方式的存储单元阵列的结构例的俯视图。
图2A是表示具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的结构的剖视图。
图2B是表示具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的结构的剖视图。
图3是构成本发明的实施方式1的非易失性存储元件的电阻变化元件及电流控制元件的剖视图。
图4是构成比较例的非易失性存储元件的电阻变化元件及电流控制元件的剖视图。
图5A是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图5B是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图5C是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图5D是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图5E是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图5F是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图5G是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图5H是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图5I是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图5J是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图5K是关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图6A是表示具有本发明的实施方式2的非易失性存储元件的非易失性存储装置的结构例的剖视图。
图6B是表示具有本发明的实施方式2的非易失性存储元件的非易失性存储装置的结构例的剖视图。
图7是构成本发明的实施方式2的非易失性存储元件的电阻变化元件及电流控制元件的剖视图。
图8A是关于具有本发明的实施方式2的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图8B是关于具有本发明的实施方式2的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图8C是关于具有本发明的实施方式2的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图8D是关于具有本发明的实施方式2的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图8E是关于具有本发明的实施方式2的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图8F是关于具有本发明的实施方式2的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图8G是关于具有本发明的实施方式2的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图8H是关于具有本发明的实施方式2的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图9A是表示具有本发明的实施方式3的非易失性存储元件的非易失性存储装置的结构例的剖视图。
图9B是表示具有本发明的实施方式3的非易失性存储元件的非易失性存储装置的结构例的剖视图。
图10是构成本发明的实施方式3的非易失性存储元件的电阻变化元件及电流控制元件的剖视图。
图11A是关于具有本发明的实施方式3的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图11B是关于具有本发明的实施方式3的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图11C是关于具有本发明的实施方式3的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图11D是关于具有本发明的实施方式3的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图11E是关于具有本发明的实施方式3的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图11F是关于具有本发明的实施方式3的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图11G是关于具有本发明的实施方式3的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图11H是关于具有本发明的实施方式3的非易失性存储元件的非易失性存储装置的制造方法进行说明的图。
图12是关于构成本发明的实施方式1的非易失性存储元件的电阻变化元件的初始击穿电流及电流控制元件的破坏电流各自的元件面积依赖性进行说明的图。
具体实施方式
首先，在说明本发明的实施方式之前，为容易理解后述的实施方式，对于本发明人等研究的事项进行说明。此外，该说明辅助理解后述的实施方式，不限定本发明。
为使电阻变化元件动作，为了从刚制造后的超高电阻状态（初始状态）成为电阻变化元件能够稳定地电阻变化的状态，有时需要电阻变化初始化动作（初始击穿）。初始击穿是将比规定的阈值电压或阈值电流大的电压或电流施加到刚制造后的电阻变化层，使其从刚制造后的电阻变化层的初始状态向能够进行电阻变化动作的状态变化。
例如，在电阻变化层是由氧不足型的过渡金属氧化物构成的低氧不足度层（高电阻层）和高氧不足度层（低电阻层）的双层结构的情况下，初始击穿是为了形成与高电阻层的一部分相比电阻低的部分（导电路径或纤丝）而进行的，在所形成的纤丝部中，能够稳定地发生电阻变化现象。
在电阻变化元件和电流控制元件串联连接而成的非易失性存储元件中，例如作为电流控制元件使用MIM二极管的情况下，一般来说为了以低电压动作，使用几nm左右的绝缘膜。在电阻变化元件的初始击穿或电阻变化动作所需的电流密度大的情况下，该电流控制元件可能被绝缘破坏。换言之，在电阻变化元件的初始击穿或电阻变化动作所需的电流密度大的情况下，电流控制元件的绝缘膜的绝缘性可能失效，作为电流控制元件的非线性特性可能失效。
而为提高电流控制元件的电流驱动能力，通过采用电流控制元件的截面积比电阻变化元件大的构造，能够向电阻变化元件供给充分的电流量。但是，在形成这样的构造的情况下，在以往的制造方法中，成为具有多个工序的复杂方法，从而期望能够以更简便的制造方法制作非易失性存储元件。具体来说，优选能够更简便地制造以电流控制元件的截面积比电阻变化元件大的方式将电流控制元件及电阻变化元件在垂直方向上串联地配置在衬底上的构造，或者使多个非易失性存储元件在水平方向上相邻地配置的构造。另外，这些制造方法优选对于微型化工艺的亲合性高，并减少对于电阻变化膜等的工艺损伤。
本发明人等关于具有能够向电阻变化元件稳定地供给大电流的电流控制元件的非易失性存储元件及其制造方法进行了研究。其结果，研发出对于当前及将来的微型化工艺来说具有亲合性、或适于量产工艺的非易失性存储元件（非易失性存储单元）。
本发明的一方式的非易失性存储元件的制造方法是具有电流控制元件和电阻变化元件的非易失性存储元件的制造方法，包括以下工序：在衬底上形成第一下部电极层的工序；在所述第一下部电极层上形成电流控制层的工序；在所述电流控制层上形成第一上部电极层的工序；在所述第一上部电极层上形成第二下部电极层的工序；在所述第二下部电极层上形成由金属氧化物构成的电阻变化层的工序；在所述电阻变化层上形成第二上部电极层的工序；在所述第二上部电极层上形成掩膜，来对所述第二上部电极层、所述电阻变化层和所述第二下部电极层进行图案形成的工序；以及使用所述第二下部电极层的蚀刻速度至少比所述第二上部电极层及所述电阻变化层的蚀刻速度慢的蚀刻，在比所述第二下部电极层靠下方的层进行图案形成，由此形成由所述第一下部电极层、所述电流控制层和所述第一上部电极层构成的所述电流控制元件，并且使从与所述衬底的主面垂直的方向观察时的所述第二上部电极层和所述电阻变化层的面积减少而使所述第二下部电极层的上表面的一部分露出，形成由所述第二上部电极层、所述电阻变化层和所述第二下部电极层构成的所述电阻变化元件的工序。
由此，能够以从与衬底的主面垂直的方向观察时具有比电流控制元件面积小的面积的方式，对第二上部电极层及电阻变化层进行图案形成。
这里，在形成所述电阻变化元件的工序中，所述掩膜是锥形。
通过这样地成为锥形的掩膜，以从与衬底的主面垂直的方向观察时具有比电流控制元件面积小的面积的方式，能够更有效率地对第二上部电极层及电阻变化层进行图案形成。
这里，比所述第二下部电极层靠下方的层也可以是所述第一上部电极层、所述电流控制层及所述第一下部电极层。
另外，所述第二下部电极层和所述第一上部电极层是由相同的材料构成的共用的层，形成所述第一上部电极层的工序和形成所述第二下部电极层的工序是同一工序，比所述第二下部电极层靠下方的层也可以是所述电流控制层及所述第一下部电极层。
也就是说，第二下部电极层和第一上部电极层在结构上也可以是共用的。
另外，所述第二下部电极层优选由包含铱、铂及钯的贵金属构成。
由此，用一片掩膜图案，不用附加特别的工序，不仅能够使电阻变化元件及至少电流控制元件的有效面积比电阻变化元件的动作面积大，还能够从衬底上表面观察时以同心圆对称的形状串联地形成电阻变化元件和电流控制元件。由此，能够容易地制造如下非易失性存储装置，即使使用以往结构的电流控制元件，也不会被破坏，能够流动更多的电流，并且能够使电阻变化元件动作所需的充分的电流向电阻变化元件流动。
此外，在本发明中，使电阻变化元件动作（电阻变化动作）包括：通常的电阻变化动作；和为进行电阻变化动作而实施的初始动作（初始击穿）。
另外，由于能够由一片掩膜图案制作，所以能够降低掩膜数量且低成本化。
而且，电阻变化元件能够如下形成，使电阻变化元件的第二下部电极层作为掩膜发挥功能，形成电流控制元件，并且使构成电阻变化元件的电阻变化层和第二上部电极的端面（与层平行的方向上的层的宽度）后退。而且，电阻变化元件的有效面积能够通过蚀刻时的蚀刻速度（后退量）来调整，从而还发挥在掩膜图案上连困难的微小图案都能够形成的效果。
因此，由于能够通过使用了以往的CMOS工艺等的半导体工艺进行制造，所以在电阻变化元件及电流控制元件的制造中，可以不使用分别固有的特殊的半导体工艺，就能够用一片掩膜图案形成大小不同的两个元件，不需要掩膜对准精度，从而能够与推进微型化的半导体工艺亲合性好地进行制造。
这里，所述电阻变化层由氧不足型的第一过渡金属氧化物层和氧不足度比所述第一过渡金属氧化物层小的第二过渡金属氧化物层的层叠构造构成，所述第二过渡金属氧化物层也可以与所述第二下部电极层相接地构成。
另外，所述第二过渡金属氧化物层的电阻值也可以比所述第一过渡金属氧化物层的电阻值大。
另外，构成所述第一过渡金属氧化物层的第一过渡金属的标准电极电位也可以比构成所述第二过渡金属氧化物层的第一过渡金属的标准电极电位高。
另外，所述电阻变化层也可以由钽氧化物TaOx（0＜x＜2.5）、铪氧化物HfOx（0＜x＜2.0）或锆氧化物ZrOx（0＜x＜2.0）构成。
由此，能够实现除了动作的高速性以外还具有可逆地稳定改写特性和良好的保持特性的非易失性存储装置。
另外，本发明的一方式的非易失性存储装置的制造方法是具有电流控制元件和电阻变化元件的非易失性存储元件的制造方法，包括以下工序：在衬底上形成第一下部电极层的工序；在所述第一下部电极层上形成电流控制层的工序；在所述电流控制层上形成第一上部电极层的工序；在所述第一上部电极层上形成第二下部电极层的工序；在所述第二下部电极层上形成由金属氧化物构成的电阻变化层的工序；在所述电阻变化层上形成第二上部电极层的工序；在所述第二上部电极层上形成第一掩膜，对所述第二下部电极层、所述电阻变化层和所述第二上部电极层进行图案形成，并形成由所述第二下部电极层、所述电阻变化层和所述第二上部电极层构成的所述电阻变化元件的工序；形成覆盖所述第一上部电极层和所述电阻变化元件的绝缘层的工序；通过各向异性蚀刻法蚀刻所述绝缘层，在所述第二下部电极层、所述电阻变化层及所述第二上部电极层的侧面部上形成由该绝缘层构成的侧壁的工序；以及将由所述侧壁围成的区域和所述第一掩膜、或由所述侧壁围成的区域和所述第二上部电极层作为第二掩膜，对所述第一下部电极层、所述电流控制层和所述第一上部电极层进行图案形成，形成由所述第一下部电极层、所述电流控制层和所述第一上部电极层构成的所述电流控制元件的工序。
由此，用一片掩膜图案不用附加特别的工序，不仅能够使电流控制元件的有效面积比电阻变化元件的动作面积大，还能够从衬底上表面观察时以同心圆对称的形状串联地形成电阻变化元件和电流控制元件。由此，能够容易地制造如下非易失性存储装置，即使使用以往结构的电流控制元件，也不会被破坏，并能够使更多的电流流动，并且能够使电阻变化元件动作所需的充分的电流向电阻变化元件流动。
另外，由于与促进微型化的半导体工艺亲合性好，所以能够利用使用以往的CMOS工艺等的半导体工艺制造非易失性存储装置。这是因为，在电阻变化元件及电流控制元件的制造中，可以不使用分别固有的特殊的半导体工艺，也能够用一片掩膜图案形成大小不同的两个元件，不需要掩膜对准精度。
而且，由于能够用一片掩膜图案进行制作，所以能够减少掩膜数量且低成本化。
这里，所述第二下部电极层和所述第一上部电极层是由相同的材料构成的共用的层，形成所述第一上部电极层的工序和在所述第一上部电极层上形成第二下部电极层的工序是同一工序，在形成所述电阻变化元件的工序中，图案形成所述共用的层的一部分，在形成所述侧壁的工序中，所述侧壁也可以形成在所述共用的层中的被图案形成的所述一部分的侧面部、和所述电阻变化层及所述第二上部电极层的侧面部上。
另外，所述第二上部电极层及所述第二下部电极层中的至少一方也可以由包含铱、铂及钯的贵金属构成。
由此，能够实现除了动作的高速性以外还具有可逆地稳定改写特性和良好的保持特性的非易失性存储装置。
另外，所述电阻变化层由氧不足型的第一过渡金属氧化物层和氧不足度比所述第一过渡金属氧化物层小的第二过渡金属氧化物层的层叠构造构成，所述第二过渡金属氧化物层也可以与所述第二下部电极层相接地构成。
另外，所述第二过渡金属氧化物层的电阻值也可以比所述第一过渡金属氧化物层的电阻值大。
另外，构成所述第一过渡金属氧化物层的第一过渡金属的标准电极电位也可以比构成所述第二过渡金属氧化物层的第一过渡金属的标准电极电位高。
另外，所述电阻变化层也可以由钽氧化物TaOx（0＜x＜2.5）、铪氧化物HfOx（0＜x＜2.0）或锆氧化物ZrOx（0＜x＜2.0）构成。
由此，能够得到具有可逆地稳定改写特性的利用了电阻变化现象的电阻变化元件。
另外，本发明的一方式的非易失性存储装置的制造方法是具有电流控制元件和电阻变化元件的非易失性存储元件的制造方法，包括以下工序：在衬底上形成第一下部电极层的工序；在所述第一下部电极层上形成电流控制层的工序；在所述电流控制层上形成第一上部电极层的工序；在所述第一上部电极层上形成第二下部电极层的工序；在所述第二下部电极层上形成由金属氧化物构成的电阻变化层的工序；在所述电阻变化层上形成第二上部电极层的工序；形成第一掩膜，至少对所述电阻变化层及所述第二上部电极层进行图案形成，并形成由所述第二下部电极层、所述电阻变化层和所述第二上部电极层构成的所述电阻变化元件的工序；形成至少覆盖所述第一掩膜、所述电阻变化层和所述第二上部电极层的、比所述第一掩膜大的第二掩膜的工序；使用所形成的所述第二掩膜，对所述第一下部电极层、所述电流控制层和所述第一上部电极层进行图案形成，而形成由所述第一下部电极层、所述电流控制层和所述第一上部电极层构成的所述电流控制元件的工序。
由此，在对构成电阻变化元件及电流控制元件的各个电极、电阻变化层及电流控制层进行堆积的工序之后，仅通过对各元件进行图案形成的工序（使用两片掩膜图案通过干式蚀刻形成的工序），就能够至少使电流控制元件的有效面积比电阻变化元件的动作面积大。由此，发挥能够容易地制造如下非易失性存储装置的效果，即使使用以往结构的电流控制元件，也不会被破坏，而能够使更多的电流流动，并且能够使电阻变化元件动作所需的充分的电流向电阻变化元件流动。
因此，由于能够通过使用以往的CMOS工艺等的半导体工艺来进行制造，所以在电阻变化元件及电流控制元件的制造中，可以不使用分别固有的特殊的半导体工艺，就能够与促进微型化的半导体工艺亲合性好地进行制造。
这里，所述第二下部电极层和所述第一上部电极层是由相同的材料构成的共用的层，形成所述第一上部电极层的工序和在所述第一上部电极层上形成第二下部电极层的工序也可以同一工序。
另外，所述第二上部电极层及所述第二下部电极层中的至少一方也可以由铱、铂或钯构成。
由此，能够实现除了动作的高速性以外还具有可逆地稳定改写特性和良好的保持特性的非易失性存储装置。
另外，所述电阻变化层也可以由氧不足型的第一过渡金属氧化物层和氧不足度比所述第一过渡金属氧化物层小的第二过渡金属氧化物层的层叠构造构成，所述第二过渡金属氧化物层也可以与所述第二下部电极层相接地构成。
另外，所述第二过渡金属氧化物层的电阻值也可以比所述第一过渡金属氧化物层的电阻值大。
另外，构成所述第一过渡金属氧化物层的第一过渡金属的标准电极电位也可以比构成所述第二过渡金属氧化物层的第一过渡金属的标准电极电位高。
另外，所述金属氧化物是钽氧化物TaOx（0＜x＜2.5）、铪氧化物HfOx（0＜x＜2.0）或锆氧化物ZrOx（0＜x＜2.0）。
由此，能够获得具有可逆地稳定改写特性的利用了电阻变化现象的电阻变化元件。
通过以上的方式中的非易失性存储装置的制造方法，全部形成了构成电阻变化元件的上下电极层和电阻变化层、以及构成电流控制元件的上下电极层和电流控制层之后，对电阻变化元件及电流控制元件进行图案形成，从而在各层的连接面上，工艺损伤（例如，在接触孔内形成电阻变化元件的工序中的连接面的CMP处理导致的膜表面的粗糙或膜厚偏差）少，能够得到稳定的连接面（界面状态）。由此，能够制造动作偏差减少、稳定动作的高品质的非易失性存储装置。
而且，作为电流控制元件也可以由以往结构即MIM（Metal-Insulator-Metal）二极管、MSM（Metal-Semiconductor-Metal）二极管或肖特基二极管构成。这是因为由于能够使电流控制元件的有效面积比电阻变化元件的动作面积大，所以即使电流控制元件的电流控制破坏电流密度为电阻变化元件的电阻变化动作所需的电流密度以下，即便使用上述以往结构的电流控制元件，也能够使更多的电流流动，能够施加电阻变化元件所需的充分的电流。
另外，本发明的一方式的非易失性存储装置是具有串联地连接的电阻变化元件和电流控制元件的非易失性存储元件，所述电流控制元件具有：形成在衬底上的第一下部电极层；形成在所述第一下部电极层上的电流控制层；形成在所述电流控制层上的第一上部电极层，所述电阻变化元件具有：形成在所述第一上部电极层上的第二下部电极层；形成在所述第二下部电极层上的由金属氧化物构成的电阻变化层；以及形成在所述电阻变化层上的第二上部电极层，与构成所述电流控制元件的各层平行的方向上的该电流控制元件的宽度比与构成所述电阻变化元件的至少所述电阻变化层的各层平行的方向上的该电阻变化层的宽度大，所述电流控制元件具有与所述衬底平行的阶梯面，该阶梯面是至少具有基于所述电阻变化元件的所述电阻变化层与所述电流控制元件之宽度差的面积的面。
根据该结构，由于电流控制元件的有效面积比电阻变化元件的动作面积大，所以即使使用以往结构的电流控制元件，也不会被破坏，而能够使更多的电流流动，并且能够使电阻变化元件动作所需的充分的电流流动。
这里，所述第二下部电极层和所述第一上部电极层也可以由相同的材料构成。
另外，所述电阻变化元件也可以在所述第二下部电极层、所述电阻变化层及第二上部电极层的侧面部具有由绝缘层构成的侧壁。
另外，所述第二上部电极层及第二下部电极层中的至少一方也可以由铱、铂或钯构成。
另外，所述金属氧化物也可以由钽氧化物TaOx（0＜x＜2.5）、铪氧化物HfOx（0＜x＜2.0）或锆氧化物ZrOx（0＜x＜2.0）构成。
像这样，根据本发明的各种方式，具有电阻变化抗元件、和能够供给电阻变化动作及初始击穿所需的充分大的电流的电流控制元件，能够实现对于已有的半导体工艺来说亲合性高的非易失性存储装置及其制造方法。具体来说，在对构成电阻变化元件及电流控制元件的各个电极、电阻变化层及电流控制层进行堆积的工序之后，仅通过对各元件进行图案形成这样的工序，就能够制造电流控制元件的有效面积比电阻变化元件的动作面积大的非易失性存储装置。由此，发挥能够容易地实现具有能够微型化且稳定的电阻变化元件的非易失性存储装置及其制造方法这样的效果。
以下，关于本发明的实施方式的非易失性存储装置及其制造方法，参照附图进行说明。此外，在附图中，省略了标注相同的附图标记的部件的说明。另外，为容易理解附图，示意地表示各个构成要素，关于形状等并不是正确的显示，关于其个数等，也是容易图示的个数。另外，以下说明的实施方式都表示本发明的优选的一具体例。以下的实施方式中记载的数值、形状、材料、构成要素、构成要素的配置位置及连接方式、步骤、步骤的顺序等都只是一例，不限定本发明。关于以下的实施方式的构成要素中的、代表本发明的最上位概念的独立权利要求中没有记载的构成要素，作为构成更优选方式的任意构成要素进行说明。
（实施方式1）
关于具有本发明的实施方式1的非易失性存储元件的非易失性存储装置的结构及制造方法进行说明。
图1是表示以矩阵状配置本发明的实施方式1的非易失性存储元件10而成的非易失性存储元件（存储单元）阵列1的结构例的俯视图。另外，图2A及图2B是表示本发明的实施方式1的非易失性存储元件10的结构例的剖视图。图2A是从箭头方向观察图1中的A-A’所示的一点点划线的截面的剖视图，图2B是从箭头方向观察图1中的B-B’所示的一点点划线的截面的剖视图。此外，存储单元阵列1是如图1所示地集成作为存储单元的存储单元阵列1而形成的。
图1所示的存储单元阵列1具有：多个第一布线103；多个第二布线119；以及非易失性存储元件10，被配置在多个第一布线103和多个第二布线119的各个交点处，并由电阻变化元件141及电流控制元件142构成。
多个第一布线103形成在形成有晶体管等的衬底上。多个第一布线103相互平行地形成为条纹形状。第二布线119相互平行地形成为条纹形状。此外，以下，对第一布线103和第二布线119正交的情况进行说明，但不一定必须正交，交叉地配置即可。关于这点，以下说明的第二实施方式及第三实施方式也同样。另外，在多个第一布线103和多个第二布线119交叉的位置形成有由电阻变化元件141及电流控制元件142构成的层叠体。
以下，对于非易失性存储元件10的更具体的结构进行说明。
如图2A及图2B所示，存储单元阵列1具有第一层间绝缘层101、第一势垒金属层102、第一布线103、第一衬垫层104、第二层间绝缘层105、第二势垒金属层106、插塞107、电阻变化元件141、电流控制元件142、第三层间绝缘层116、第三势垒金属层117、引出触点118、第二布线119及第二衬垫层120等，但在不脱离本发明的实施方式1的主旨的范围内，也可以具有其他结构。
第一层间绝缘层101形成在形成有晶体管等的衬底上（未图示），例如由硅氧化物等构成。
第一势垒金属层102形成在用于将第一布线103埋入第一层间绝缘层101的布线槽内。该第一势垒金属层102由例如厚度5nm以上40nm以下的钽氮化物和厚度5nm以上40nm以下的钽形成。
第一布线103在第一层间绝缘层101中由铜形成。具体来说，第一布线103在形成于第一层间绝缘层101的布线槽内的第一势垒金属层102上以该布线槽被完全填充的方式形成。
第一衬垫层104形成在包含第一布线103的第一层间绝缘层101上。该第一衬垫层104由例如厚度30nm以上200nm以下的硅氮化物构成。
第二层间绝缘层105形成在第一衬垫层104上，由例如厚度100nm以上500nm以下的硅氧化物构成。
这里，第一衬垫层104及第二层间绝缘层105的内部具有引出触点118。
第二势垒金属层106形成在第一衬垫层104及第二层间绝缘层105中，具体来说，形成在形成于第一衬垫层104及第二层间绝缘层105的接触孔内。第二势垒金属层106由例如厚度5nm以上40nm以下的钽氮化物和厚度5nm以上40nm以下的钽堆积地构成。
插塞107形成在第一衬垫层104及第二层间绝缘层105中的接触孔中，并与第一布线103电连接。具体来说，插塞107形成在形成于第一衬垫层104及第二层间绝缘层105中的接触孔内的第二势垒金属层106上，并与第一布线103电连接。该插塞107形成为例如直径50nm以上200nm以下。
电流控制元件142形成在第二层间绝缘层105上，与插塞107电连接且物理地连接。该电流控制元件142由第一下部电极层108、电流控制层109和第一上部电极层110构成。
第一下部电极层108形成在衬底上（具体来说，第二层间绝缘层105上），由例如钽氮化物构成。电流控制层109形成在第一下部电极层108上，由例如氮不足型硅氮化物构成。第一上部电极层110形成在电流控制层109上，由例如钽氮化物构成。
这里，氮不足型的硅氮化物是指在将硅氮化物的组成记作SiNz（0＜z）的情况下，是氮N的组成z比化学计量学上的稳定状态的组成少时的氮化物。由于Si3N4是化学计量学上的稳定状态，在0＜z＜1.33的情况下，可以说是氮不足型的硅氮化物。氮不足型的硅氮化物显示半导体特性。另外，电流控制层109使用氮不足型硅氮化物，第一下部电极层108及第一上部电极层110的电极材料使用钽氮化物的情况下，在0＜z≦0.85时，可构成能够对电阻变化所需的走狗的电压、电流进行通断的MSM二极管，能够实现例如10000A/cm2以上的通态电流密度和10倍以上的通断比。一般来说，MSM二极管能够流动比MIM二极管大的电流密度的通态电流。
钽氮化物的功函数为4.6eV，比硅的电子亲和力3.8eV充分地高，从而在第一下部电极层108和电流控制层109的界面、以及电流控制层109和第一上部电极层110的界面上形成肖特基势垒。另外，钽等的高熔点金属及其氮化物的耐热性优良，即使施加大电流密度的电流，也显示稳定的特性。通过以上的理由，作为构成MSM二极管的电极材料优选钽或钽氮化物、钛或钛氮化物、钨或氮化钨等。
如上所述地构成电流控制元件142。
电阻变化元件141是串联地连接在电流控制元件142上而形成的。该电阻变化元件141由第二下部电极层111、电阻变化层112和第二上部电极层113构成。
电阻变化层112形成在第二下部电极层111上，由金属氧化物构成。该电阻变化层112由例如氧不足型的过渡金属氧化物构成。
这里，氧不足型的过渡金属氧化物是指，设过渡金属为M、氧为O而将过渡金属氧化物表示成MOx的情况下，是氧O的组成x比化学计量学上稳定的状态（该情况下，通常成为绝缘体）的组成少的氧化物。氧不足型的过渡金属氧化物能够采用使用了各种过渡金属的氧化物，但通过使用例如由钽氧化物（TaOx，0＜x＜2.5）或铪氧化物（HfOx，0＜x＜2.0）构成的电阻变化层，能够获得具有可逆地稳定改写特性的利用了电阻变化现象的电阻变化元件。关于这些，本申请人已经作为关联申请提出的，关于钽氧化物在国际公开第2008/059701号中进行了详细说明，关于铪氧化物在国际公开第2009/050861号中进行了详细说明。
另外，对于电阻变化层112以由一层形成的情况为例进行了说明，但不限于此。即，关于电阻变化层112，氧不足型的过渡金属氧化物也可以至少包含低氧不足度层和高氧不足度层这两层。这里，“氧不足度”是指，在各个过渡金属中，不足的氧相对于构成其化学计量学上的组成的氧化物的氧的量的比例。例如，过渡金属为钽（Ta）的情况下，化学计量学上的氧化物的组成为Ta2O5，并能够表现为TaO2.5。TaO2.5的氧不足度为0%。例如TaO1.5的组成的氧不足型的钽氧化物的氧不足度成为氧不足度=（2.5-1.5）/2.5=40%。氧不足度小的氧化物更接近化学计量学上的组成的氧化物，因此电阻值高，氧不足度大的氧化物更接近构成氧化物的金属，因此电阻值低。另外，Ta2O5的氧含有率是氧占总原子数的比率（O/（Ta+O）），成为71.4atm%。因此，氧不足型的钽氧化物的氧含有率比0大且比71.4atm%小。
电阻变化现象是由具有多个氧化状态的过渡金属的氧化还原反应而发生的。氧化还原反应通过施加在电阻变化层上的电压（或电流）而发生。在电阻变化层上施加了规定的阈值电压或阈值电流以上的电压或电流的情况下，在电阻变化层上发生氧化还原反应，电阻变化。电阻变化层采用低氧不足度层（高电阻层）和高氧不足度层（低电阻层）的层叠构造，由此，施加在电阻变化层上的电压更多地分配到高电阻层，在高电阻层内，稳定地发生电阻变化现象。该情况下，高电阻层整体没有电阻变化，高电阻层的一部分发生电阻变化。以下，关于由相同的过渡金属构成的两层的氧不足型的过渡金属氧化物层叠构造的情况，即氧不足型的过渡金属氧化物作为高氧浓度含有层（低氧不足度层）而具有第一电阻变化层，作为低氧浓度含有层（高氧不足度层）而具有第二电阻变化层的情况进行说明。首先，作为氧不足型的过渡金属氧化物使用钽氧化物的情况下，高氧浓度含有层即第一电阻变化层（TaOy）的氧含有率优选为67.7atm%以上（2.1≦y），低氧浓度含有层（高氧不足度层）即第二电阻变化层（TaOx）的氧含有率优选为44.4atm%以上65.5atm%以下（0.8≦x≦1.9）。另外，作为氧不足型的过渡金属氧化物使用铪氧化物的情况下，高氧浓度含有层即第一电阻变化层（HfOy）的氧含有率优选比64.3atm%大（1.8＜y），低氧浓度含有层即第二电阻变化层（HfOx）的氧含有率优选为47.4atm%以上61.5atm%以下（0.9≦x≦1.6）。另外，作为氧不足型的过渡金属氧化物使用锆氧化物的情况下，高氧浓度含有层即第一电阻变化层（ZrOy）的氧含有率优选比65.5atm%大（1.9＜y），低氧浓度含有层即第二电阻变化层（ZrOx）的氧含有率优选为47.4atm%以上58.3atm%以下（0.9≦x≦1.4）。
高氧浓度含有层例如是对低氧浓度含有层的表面进行等离子氧化而形成的情况下，还能够与化学计量学上的组成相比含有过剩的氧。
另外，关于高氧浓度含有层即第一电阻变化层的膜厚，优选的是，TaOy的情况下为1nm以上8nm以下，HfOy的情况下为3nm以上4nm以下，ZrOy的情况下为1nm以上5nm以下。
另外，构成低氧不足度层（高电阻层）的过渡金属和构成高氧不足度层（低电阻层）的过渡金属也可以不同。作为过渡金属可以使用钽（Ta）、钛（Ti）、铪（Hf）、锆（Zr）、铌（Nb）、钨（W）等。该情况下，构成高电阻层的过渡金属的标准电极电位优选比构成低电阻层的过渡金属的标准电极电位小。标准电极电位显示出其值越大越难以被氧化的特性。即，通过使构成高电阻层的过渡金属的标准电极电位比构成低电阻层的过渡金属的标准电极电位小，高电阻层内的氧化还原反应更容易发生。例如，高电阻层使用TiO2，低电阻层使用氧不足型的钽氧化物（TaOx，0.8≦x≦1.9）即可。Ti的标准电极电位为-1.63eV，Ta的标准电极电位为-0.6eV，从而TiO2层内的电阻变化现象更稳定地发生。
此外，第一电阻变化层（高电阻层）由任意材料构成的情况下，为了从刚制造后的状态成为电阻变化元件能够稳定地发生电阻变化的状态，初始击穿有时是必须的。初始击穿是，在刚制造后的高电阻层的电阻值通常比发生电阻变化时的高电阻状态大的情况下，为了通过高电阻层的一部分形成低电阻的部分（纤丝），通常进行一次。第一电阻变化层（高电阻层）的膜厚变大时，为了成为能够使电阻变化层112发生电阻变化的状态，在刚制造后向电阻变化层112施加的初始击穿所需的电压变高。也就是说，第一电阻变化层的膜厚变得比上述优选的厚度大，导致破坏与电阻变化元件141串联连接的例如二极管等的电流控制元件142，所以是不优选的。另一方面，第一电阻变化层由任意材料构成的情况下，通过更小地设计第一电阻变化层的氧不足度，在第一电阻变化层与所相接的电极之间的界面附近容易施加电压，能够以低的电压实现初始击穿。也就是说，较小地设计第一电阻变化层的氧不足度容易出现由氧化还原产生的电阻变化，所以是优选的。
像这样，氧不足型的过渡金属氧化物由两层层叠的情况下，也能够获得能够以低电压实现初始击穿的良好的存储单元特性。
以下，再返回电阻变化元件141的结构的说明。
第二下部电极层111形成在第一上部电极层110上。第二上部电极层113形成在电阻变化层112上。此外，第二下部电极层111及第二上部电极层113由例如铂、铱及钯等的贵金属构成。
这里，铂、铱及钯的标准电极电位分别为1.18eV、1.16eV及0.95eV。一般来说，标准电极电位是被氧化的难易度的一个指标，若该值大，则难以被氧化，若小，则容易被氧化。也就是说，电极（第二下部电极层111及第二上部电极层113）和构成电阻变化层112的金属之间的标准电极电位的差越大，越容易引起电阻变化现象，随着差变小，电阻变化现象变得难以发生。鉴于此，电阻变化层材料相对于电极材料的氧化难易程度想必对于电阻变化现象的机理发挥大的作用。
例如钽的标准电极电位为-0.60eV，铪的标准电极电位为-1.55eV。钽的标准电极电位或铪的标准电极电位比铂、铱及钯的各个标准电极电位低。由此，在由铂、铱及钯中的任意一个构成的电极（第二下部电极层111或第二上部电极层113）和电阻变化层112之间的界面附近，引起钽氧化物或铪氧化物的氧化还原反应，进行氧的授受，出现电阻变化现象。具体来说，由钽氧化物、铪氧化物、锆氧化物、钛氧化物等的氧不足型的过渡金属氧化物构成的电阻变化层112通过被施加第一极性（正或负）的绝对值为第一阈值以上的电压，从低电阻状态向高电阻状态变化。另一方面，该电阻变化层112通过被施加与第一极性不同的第二极性（负或正）的绝对值为第二阈值以上的电压，从高电阻状态向低电阻状态变化。也就是说，该电阻变化层112显示出双极型的电阻变化特性。
这里，对于电阻变化层112由氧不足度不同的层叠构造的过渡金属氧化物构成的情况进行具体说明。首先，以与高氧不足度层即第二电阻变化层相接的电极（第二下部电极层111或第二上部电极层113）为基准，设对于与低氧不足度即第一电阻变化层相接的电极（第二上部电极层113或第二下部电极层111）施加的电压为正。该情况下，第一电阻变化层通过被施加极性为正且第一阈值以上的电压，电阻变化膜（尤其纤丝）中的氧离子集中在接近的第二下部电极层111或第二上部电极层113附近，从低电阻状态向高电阻状态变化。另一方面，以与第二电阻变化层相接的电极（第二下部电极层111或第二上部电极层113）为基准，设对于与第一电阻变化层相接的电极（第二上部电极层113或第二下部电极层111）施加的电压为负。该情况下，电阻变化层112通过被施加极性为负且绝对值为第二阈值以上的电压，第一电阻变化层（尤其纤丝）中的向接近的第二下部电极层111或第二上部电极层113附近偏置的氧离子向相邻的区域中扩散，从高电阻状态向低电阻状态变化。
如上所述地构成电阻变化元件141。
第三层间绝缘层116覆盖电阻变化元件141和电流控制元件142，并形成在第二层间绝缘层105上。另外，在第三层间绝缘层116中，形成有引出触点118及布线槽，在引出触点118及布线槽内埋入地形成有第二布线119。
第三势垒金属层117形成在第三层间绝缘层116中的引出触点118及布线槽内。第三势垒金属层117由例如厚度5nm以上40nm以下的钽氮化物和厚度5nm以上40nm以下的钽堆积地形成。
第二布线119形成在第三层间绝缘层116中，与电阻变化元件141的上方即构成电阻变化元件141的第二上部电极层113连接。另外，第二布线119与引出触点118连接，由此，也与存储单元阵列的周边布线用的第一布线103连接。
如上所述地构成非易失性存储元件10。
此外，上述电阻变化元件141的至少电阻变化层112的面积比电流控制元件142的面积小。另外，电流控制元件142具有阶梯面110b，该阶梯面110b是与上述衬底平行的面，并且是具有至少基于电阻变化元件141的电阻变化层112与电流控制元件142之面积差的面积的面。以下，关于电阻变化元件141和电流控制元件142中的这些特征，使用附图进行说明。
图3是构成本发明的实施方式1的非易失性存储元件的电阻变化元件及电流控制元件的剖视图。
电阻变化元件141由第二下部电极层111、电阻变化层112及第二上部电极层113构成，电流控制元件142由第一下部电极层108、电流控制层109和第一上部电极层110构成。另外，电阻变化元件141的尺寸宽度用电阻变化元件宽度141a表示，与第二下部电极层111、电阻变化层112或第二上部电极层113的宽度相同。另一方面，电流控制元件142的尺寸宽度用电流控制元件宽度142a表示，与第一下部电极层108、电流控制层109或第一上部电极层110的宽度相同。此时的尺寸宽度（元件宽度）是从上表面观察元件时，例如，可以形成为将上述元件宽度作为一边的正方形，也可以形成为将上述元件宽度作为直径的圆形。
如图3所示，电流控制元件宽度142a比电阻变化元件宽度141a大。换言之，电阻变化元件141的与至少电阻变化层112平行的方向上的宽度（面积）比与电流控制元件142的层平行的方向上的宽度（面积）小。另外，如图3所示，电流控制元件142具有阶梯面110b。这里，该阶梯面110b是与衬底平行的面，是作为至少具有基于电阻变化元件141的电阻变化层112与电流控制元件142之宽度差的面积的面的阶梯面。也就是说，电阻变化元件141被配置在电流控制元件142的第一上部电极层110的上表面上且在上表面内。
这里，这些电阻变化元件141和电流控制元件142是通过后述的本发明的特性的制造方法形成，具体来说，是在为构成电阻变化元件141及电流控制元件142而进行的堆积各个电极层、电阻变化层112及电流控制层109的工序之后，仅在对它们进行图案形成的工序中形成。此外，关于详细情况在后面说明，则这里省略说明。
通过由该制造方法形成，电阻变化元件141和电流控制元件142稳定地保持界面状态的同时，能够使电阻变化元件141的电阻变化元件宽度141a和电流控制元件142的电流控制元件宽度142a的尺寸宽度更大。
以下，关于不用本发明的特征性的制造方法而用一般的制造方法形成电阻变化元件和电流控制元件之间的尺寸差的情况的比较例进行说明。
图4是构成比较例的非易失性存储元件的电阻变化元件及电流控制层的剖视图。
电阻变化元件151由第二下部电极层161、电阻变化层162和第二上部电极层163构成，电流控制元件152由第一下部电极层158、电流控制层159和第一上部电极层160构成。另外，电阻变化元件151的尺寸宽度用电阻变化元件宽度141d表示。该电阻变化元件宽度141d与图3的情况不同，与第二上部电极层163的宽度相同，但与第二下部电极层161及电阻变化层162的宽度不同。另一方面，电流控制元件152的尺寸宽度用电流控制元件宽度142d表示。该电流控制元件宽度142d与图3的情况不同，与第一上部电极层160的宽度相同，但与电流控制层159及第一下部电极层158的宽度不同。
图4所示的电阻变化元件151和电流控制元件152如下所述地形成。即，首先，全部形成第一下部电极层158、电流控制层159、第一上部电极层160、第二下部电极层161、第二上部电极层163和电阻变化层162。然后，使用一片掩膜图案以电阻变化元件151及电流控制元件152的侧壁小于90°且具有同一面的方式进行图案形成。像这样，形成电阻变化元件151和电流控制元件152，并且电流控制元件宽度142d变得比电阻变化元件宽度141d大。
由此，在图4所示的比较例中，在电阻变化元件151和电流控制元件152的连接面上，例如，在接触孔内形成电阻变化元件的工序中的连接面的CMP处理对于膜表面的粗糙度或膜厚偏差等的工艺损伤少，能够获得稳定的连接面（界面状态）。但是，由于电阻变化元件151和电流控制元件152的尺寸宽度的差小，所以不能获得电阻变化元件151的电阻变化动作的初始击穿所需的充分的电流。例如，通过更小（锥形）地形成侧壁的角度，为获得电阻变化元件151所需的充分的电流，增大电阻变化元件151和电流控制元件152的尺寸宽度。该情况下，尺寸偏差导致的特性偏差变大，不能获得稳定的动作。也就是说，在以往的制造方法中，不能得到上述的具有阶梯面110b这样的尺寸差。
根据如上所述地构成的非易失性存储元件10，通过使电流控制元件142的电流控制元件宽度142a（电流控制元件142的面积）比电阻变化元件141的电阻变化元件宽度141a（电阻变化元件141的面积）大，能够增大电流控制元件142的允许电流。也就是说，能够抑制电阻变化元件141的初始动作时的电流控制元件142的破坏。
另外，存储单元即非易失性存储元件采用组合电阻变化元件141和电流控制元件142而成的交叉点式的结构，由此，能够可靠地避免发生相邻的存储单元的写入干扰。由此，不用再配置晶体管等的开关元件，能够实现大容量、高集成化的电阻变化式的非易失性存储元件。
以下，关于上述非易失性存储元件10的制造方法进行说明。
图5A～图5K是关于本发明的实施方式1的非易失性存储元件10的制造方法进行说明的图。此外，通常的情况下，在衬底上形成多个非易失性存储元件10，但为简化附图，这里示出了仅形成两个电阻变化元件及电流控制元件的情况。另外，为容易理解，放大地显示结构的一部分。
首先，如图5A所示，在预先形成有晶体管等的半导体的衬底上形成有第一布线103，在所形成的第一布线103上形成有与第一布线103连接的插塞107。
具体来说，在半导体衬底上使用等离子体CVD等形成有由硅氧化物构成的第一层间绝缘层101。接着，在所形成的第一层间绝缘层101上通过光刻及干式蚀刻形成有用于埋入形成第一布线103的布线槽。接着，在所形成的该布线槽内使用溅射法等堆积由钽氮化物（5nm以上40nm以下）及钽（5nm以上40nm以下）构成的第一势垒金属层102和作为种子层的布线材料的铜（50nm以上300nm以下）。而且，通过电镀法等，将铜作为种子进一步堆积铜，由此，用布线材料的铜全部填充布线槽。接着，通过CMP法除去所堆积的铜中的表面上剩余的铜及第一势垒金属层102，使第一层间绝缘层101的表面和第一布线103的表面平坦，并形成第一布线103。
接着，使用等离子体CVD等使硅氮化物堆积30nm以上200nm以下，以覆盖第一层间绝缘层101及第一布线103的方式形成第一衬垫层104。接着，在所形成的第一衬垫层104上进一步堆积第二层间绝缘层105。这里，根据需要，通过CMP法进行表面的阶梯缓和。接着，通过光刻及干式蚀刻，在第一布线103上的规定位置，形成有用于埋入形成与第一布线103连接的插塞107的接触孔。接着，在包含所形成的接触孔在内的第二层间绝缘层105上，使用溅射法等堆积由成为第二势垒金属层106的钽氮化物（5nm以上40nm以下）及钽（5nm以上40nm以下）构成的第二势垒金属层106和作为种子层的布线材料的铜（50nm以上300nm以下）。而且，通过电镀法等，将铜作为种子进一步堆积铜，由此，用第二势垒金属层106和铜全部填满接触孔，而形成插塞107。接着，通过CMP法除去表面上剩余的铜及第二势垒金属层106，使第二层间绝缘层105的表面和插塞107的表面平坦。
然后，如图5B所示，在包含插塞107在内的第二层间绝缘层105上，依次使用溅射法等堆积由钽氮化物构成的第一下部电极层108（膜厚为20nm）、由氮不足型的硅氮化物构成的电流控制层109（膜厚为20nm）、和由钽氮化物构成的第一上部电极层110（膜厚为30nm）。接着，在所堆积的第一上部电极层110上，依次使用溅射法等堆积由钽氮化物构成的第二下部电极层111（膜厚为30nm）、电阻变化层112、和包含铱的第二上部电极层113（膜厚为80nm）。接着，在所堆积的第二上部电极层113上，作为干式蚀刻时的硬掩膜，使用溅射法等堆积导电性的层，即由钛氮化物及钛-铝氮化物的任意一种（例如钛-铝氮化物）构成的硬掩膜层125（膜厚为100nm）。
这里，电阻变化层112也可以是氧不足型的过渡金属氧化物的单层构造，但优选层叠构造。电阻变化层112为层叠构造的情况下，作为高氧不足度层（第二电阻变化层）堆积50nm的TaOx（0.8≦x≦1.9）之后，在所堆积的高氧不足度层（第二电阻变化层）的TaOx上堆积5nm的氧不足度比TaOx小的低氧不足度层（第一电阻变化层）的TaOy（这里是使用Ta2O5靶材通过溅射法形成）即可。此时，电阻变化层112是在堆积了50nm的TaOx之后，将TaOx的上表面通过氧气氛中的等离子氧化进行氧化处理，并在高氧不足度层（第二电阻变化层）的TaOx上堆积5nm的氧含有量比TaOx多的低氧不足度层（第一电阻变化层）的TaOy（这里是Ta2O5）即可。此外，氧化处理的方法不限于等离子氧化，也可以采用例如氧气氛中的热处理等的具有氧化表面的效果的处理。另外，高氧不足度层（第二电阻变化层）的TaOx不限于堆积50nm，也可以堆积45nm的高氧不足度层（第二电阻变化层）的TaOx，然后，代替氧化处理，作为低氧不足度层（第一电阻变化层）堆积5nm的TaOy（这里是Ta2O5）。另外，作为低氧不足度层（第一电阻变化层）也可以代替TaOy，堆积5nm的低氧不足度的钛氧化物。
此外，以下，第一下部电极层108、电流控制层109、第一上部电极层110、第二下部电极层111、电阻变化层112、第二上部电极层113及硬掩膜层125不仅是被蚀刻成图案形状的状态，还包括被蚀刻之前的成膜后的状态的层。
然后，如图5C所示，使用光刻形成用于形成电阻变化元件141的圆点形状的第一掩膜图案130。这里，该第一掩膜图案130是例如一边为200nm的光致抗蚀剂掩膜图案。
然后，如图5D所示，使用第一掩膜图案130对硬掩膜层125进行图案形成，然后，通过灰化（ashing）处理除去第一掩膜图案130。
然后，如图5E所示，使用通过第一掩膜图案而被图案形成的硬掩膜层125，通过干式蚀刻对构成电阻变化元件141的第二上部电极层113、电阻变化层112及第二下部电极层111进行图案形成。由此，能够形成电阻变化元件宽度141a为200nm的电阻变化元件141。
然后，如图5F所示，以覆盖图5E中形成的电阻变化元件141的方式，换言之，以不露出电阻变化元件141的方式，使用光刻形成比第一掩膜图案130大的第二掩膜图案131。这里，第二掩膜图案131是例如一边为500nm的光致抗蚀剂掩膜图案。第二掩膜图案131比第一掩膜图案130大，并且覆盖由通过第一掩膜图案130而被图案形成的第二上部电极层113、电阻变化层112和第二下部电极层111构成的电阻变化元件141。
然后，如图5G所示，使用图5F中形成的第二掩膜图案131，通过干式蚀刻对构成电流控制元件142的第一上部电极层110、电流控制层109及第一下部电极层108进行图案形成。然后，通过灰化处理除去第二掩膜图案131，并通过例如蚀刻除去硬掩膜层125。此外，也可不除去硬掩膜层125，也可以根据需要保留。由此，形成电流控制元件宽度142a为500nm的电流控制元件142，并与电阻变化元件宽度141a为200nm的电阻变化元件141串联连接。
然而，电阻变化层112使用膜厚为例如膜厚50nm的钽氧化物，第二上部电极层113使用例如膜厚80nm的铱，如上所述地制造的电阻变化元件141的初始击穿所需的电流密度为600kA/cm2。另一方面，如上所述地制造的电流控制元件142的电流控制破坏电流密度为110kA/cm2。由此，假设，电阻变化元件141的电阻变化元件宽度141a和电流控制元件142的电流控制元件宽度142a为同一宽度的情况下，施加电阻变化元件141的初始击穿所需的电流时，电流控制元件142被破坏。
因此，在本实施方式中，为了即便向电阻变化元件施加电阻变化的初始击穿所需的电流，电流控制元件也不被破坏，使电阻变化元件的元件宽度形成得比电流控制元件的元件宽度小。
图12是表示电阻变化元件141的尺寸、电阻变化元件141的初始击穿所需的电流值及电流控制元件142的破坏电流值、与电阻变化元件及电流控制元件的元件面积之间的关系的图。随着电阻变化元件141的面积变小，初始击穿所需的电流值变小，随着电流控制元件142的面积变大，破坏电流值变大。两者由相同的元件面积构成的情况下，在哪个元件面积下，都成为电阻变化元件初始击穿所需的电流值＞电流控制元件的破坏电流值。利用该特性，在本实施方式中，电阻变化元件的元件宽度形成为例如200nm，电流控制元件的元件宽度形成为例如500nm。由此，电流控制元件不会破坏，能够对电阻变化元件进行初始击穿。电流控制元件142的元件宽度（电流控制元件宽度142a）为500nm的情况下（假设为将元件宽度作为一边的正方形时的面积0.25μm2），电流控制破坏电流为约275μA。另一方面，电阻变化元件141的元件宽度（电阻变化元件宽度141a）为200nm的情况下（假设将元件宽度作为一边的正方形时的面积0.04μm2），初始击穿所需的电流为约240μA。因此，即使向电阻变化元件141施加初始击穿所需的电流，也不会破坏电流控制元件142，发挥能够对电阻变化元件进行初始击穿的效果。
然后，如图5H及图5I所示，以覆盖电阻变化元件141及电流控制元件142的方式形成第三层间绝缘层116，在所形成的第三层间绝缘层116中，形成与构成电阻变化元件141的第二上部电极层113连接的第二布线119。
具体来说，首先，如图5H所示，以覆盖电阻变化元件141及电流控制元件142的方式，堆积用于埋入形成第二铜布线的第三层间绝缘层116。接着，如图5I所示，通过光刻及干式蚀刻，在第三层间绝缘层116中，形成仅与第二上部电极层113连接且用于埋入形成第二布线119的布线槽119a。与此同时，通过光刻及干式蚀刻，在第一布线103上的没有设置电阻变化元件141及电流控制元件142的规定位置，形成用于形成与第一布线103连接的引出触点118的接触孔118a。
此外，一般来说，通过第一次光刻及干式蚀刻先形成引出触点118用的接触孔118a，通过第二次光刻及干式蚀刻形成第二布线119用的布线槽119a，当然也可以先形成布线槽119a。
然后，如图5J所示，在接触孔118a及布线槽119a内使用溅射法等堆积由钽氮化物（5nm以上40nm以下）及钽（5nm以上40nm以下）构成的第三势垒金属层117和布线材料的铜（50nm以上300nm以下）。这里，使用与上述埋入地形成第一布线103的工序同样的条件。而且，通过电镀法等，将铜作为种子进一步堆积铜，从而用布线材料的铜完全填充布线槽。接着，通过CMP法除去所堆积的铜中的表面上剩余的铜和第三势垒金属层117，使第三层间绝缘层116的表面和第二布线119的表面平坦，而形成第二布线119。
然后，如图5K所示，以覆盖第二布线119的方式，使用等离子体CVD等堆积30nm以上200nm以下，例如50nm左右的氮化硅层而形成第二衬垫层120。
如上所述，根据本实施方式的制造方法，发挥能够容易地制造如下非易失性存储元件的效果，即，在对构成电阻变化元件及电流控制元件的各个电极、电阻变化层及电流控制层进行堆积的工序之后，仅通过对各元件进行图案形成的工序（使用两片掩膜图案通过干式蚀刻来形成的工序），就能够使电流控制元件的有效面积比电阻变化元件的动作面积大。由此，即使使用以往结构的电流控制元件，也不会破坏电流控制元件，并能够流动更多的电流，并且能够使电阻变化元件动作（包含初始击穿的动作）所需的充分的电流向电阻变化元件中流动。
此外，在本实施方式中，关于电阻变化元件141的第二上部电极层113由铱形成的情况下的制造方法进行了说明，但不限于此。该第二上部电极层113也可以由例如铂、铱及钯中的任意金属或者这些金属的组合及合金形成。该情况下，发挥能够抑制初始电阻值的降低及偏差的同时能够将初始破坏电压抑制得较低的效果。
因此，由于能够通过使用了以往的CMOS工艺等的半导体工艺进行制造，所以在电阻变化元件及电流控制元件的制造中，可以不使用分别固有的特殊的半导体工艺，能够与促进微型化的半导体工艺亲合性好地进行制造。
另外，在本实施方式中，第一上部电极层110和第二下部电极层111由相同的材料构成，但不限于此。也可以分别使用上述材料中的不同的材料而构成。
另外，第一上部电极层110和第二下部电极层111也可以使用相同的材料，并作为电阻变化元件141和电流控制元件142的电极而共用。该情况下，只要在第一掩膜图案上至少对电阻变化层112进行图案形成，就能够得到同样的效果。
（实施方式2）
以下，关于本发明的实施方式2的非易失性存储元件20进行说明。
图6A及图6B是表示本发明的实施方式2的非易失性存储元件的结构例的剖视图。此外，与图2A及图2B相同的要素标注相同的附图标记，并省略详细说明。另外，表示非易失性存储元件20的结构例的俯视图与图1相同。即，图6A与从箭头方向观察图1中的A-A’所示的一点点划线的截面的剖视图相当，图6B与从箭头方向观察图1中的B-B’所示的一点点划线的截面的剖视图相当。
图6A及图6B所示的非易失性存储元件20相对于图2A及图2B所示的本实施方式1的非易失性存储元件10，在具有硬掩膜层125和侧壁层225的方面不同。
硬掩膜层125是导电性的层，形成在电阻变化元件141上，更详细来说形成在构成电阻变化元件141的第二下部电极层111、电阻变化层112和第二上部电极层113中的第二上部电极层113上。
侧壁层225形成在电阻变化元件141和硬掩膜层125的侧壁部分，例如由硅氮化物等的绝缘体构成。
另外，第一布线103和与第一布线103立体交叉地形成的第二布线119与形成在电阻变化元件141的上方的硬掩膜层125连接。
如上所述地构成非易失性存储元件20。
此外，非易失性存储元件20也具有与实施方式1中说明的非易失性存储元件10相同的特征。即，电阻变化元件141的至少电阻变化层112的面积比电流控制元件142的面积小。另外，电流控制元件142具有阶梯面，该阶梯面是与上述衬底平行的面，并且是作为至少具有基于电阻变化元件141的电阻变化层112与电流控制元件142之面积差的面积的面的阶梯面。以下，关于电阻变化元件141和电流控制元件142中的这些特征，使用附图进行说明。
图7是构成本发明的实施方式2的非易失性存储元件的电阻变化元件及电流控制元件的剖视图。此外，与图3相同的要素标注相同的附图标记，并省略详细说明。
在电阻变化元件141上形成有硬掩膜层125，在电阻变化元件141和硬掩膜层125的侧壁部分形成有侧壁层225。
另外，电阻变化元件141的尺寸宽度用电阻变化元件宽度141b表示，与第二下部电极层111、电阻变化层112、第二上部电极层113或硬掩膜层125的宽度相同。另一方面，电流控制元件142的尺寸宽度用电流控制元件宽度142b表示，与第一下部电极层108、电流控制层109或第一上部电极层110的宽度相同。
如图7所示，电流控制元件宽度142b比电阻变化元件宽度141b大。换言之，与至少电阻变化层112的层平行的方向上的电阻变化元件141的宽度（面积）比与电流控制元件142的各层平行的方向上的电流控制元件142的宽度（面积）小。另外，如图7所示，电流控制元件142具有阶梯面110b。这里，该阶梯面110b是与衬底平行的面，是作为至少具有基于电阻变化元件141的电阻变化层112与和电流控制元件142之宽度差（尺寸差）的面积的面的阶梯面。
电阻变化元件141和电流控制元件142通过后述的本发明的特征性的制造方法形成。而且，通过由该制造方法形成，图7所示的电阻变化元件141和电流控制元件142与图4所示的电阻变化元件151和电流控制元件152相比，能够稳定地保持界面状态的同时，使电阻变化元件141的电阻变化元件宽度141b和电流控制元件142的电流控制元件宽度142b的尺寸宽度进一步增大。
根据如上所述地构成的非易失性存储元件20，通过使电流控制元件142的电流控制元件宽度142b（电流控制元件142的面积）比电阻变化元件141的电阻变化元件宽度141b（电阻变化元件141的面积）大，如实施方式1中使用图12说明的那样，能够增大电流控制元件142的允许电流，并能够抑制电阻变化元件141的初始击穿的电流控制破坏。
以下，关于上述非易失性存储元件20的制造方法进行说明。
图8A～图8H是关于实施方式2的非易失性存储元件20的制造方法进行说明的图。以下，为简化附图，以仅形成两个电阻变化元件及电流控制元件的情况为例表示。此外，图8A～图8H示出了与实施方式1的非易失性存储元件10的制造方法不同的工序的剖视图。另外，与图5A～图5K、图6A、图6B及图7相同的要素标注相同的附图标记，并省略详细说明。
首先，如图8A所示，经过了实施方式1中说明的图5A及图5B所示的工序之后，将用于形成电阻变化元件141的第一掩膜图案130涂布在硬掩膜层125上之后进行光刻地形成（例如图5C）。这里，光刻而成的第一掩膜图案130成为例如一边为200nm的光致抗蚀剂掩膜图案。接着，使用光刻成的第一掩膜图案130对硬掩膜层125进行图案形成，将被图案形成后的硬掩膜层125作为掩膜，对第二下部电极层111、电阻变化层112及第二上部电极层113进行图案形成，形成电阻变化元件宽度141b为200nm的电阻变化元件141。
然后，如图8B所示，以覆盖硬掩膜层125、电阻变化元件141和第一上部电极层110的方式，使用等离子体CVD堆积由硅氮化物构成的绝缘层225a（膜厚为170nm）。
然后，如图8C所示，在包含电阻变化元件141的第一上部电极层110上成膜绝缘层225a之后，进行回蚀（etchback）（各向异性蚀刻），由此，仅除去硬掩膜层125上表面及除了电阻变化元件141以外的第一上部电极层110上表面上的绝缘层225a。像这样，通过进行回蚀，能够在硬掩膜层125及电阻变化元件141的侧壁上形成侧壁层225。
这里，例如，作为回蚀由硅氮化物构成的绝缘层225a的方法，有使用反应性离子蚀刻（RIE）的方法。使用了反应性离子蚀刻的情况下，一般来说，向离子入射方向（纵向）的蚀刻速度比向其他方向（横向）的蚀刻速度压倒性地快。由此，通过使用反应性离子蚀刻进行回蚀，能够仅在电阻变化元件141的侧壁部分保留绝缘层225a，并能够形成侧壁层225（膜厚150nm）。
然后，如图8D所示，将由图8C中形成的侧壁层225围成的区域及硬掩膜层125作为掩膜图案，通过干式蚀刻对第一上部电极层110、电流控制层109及第一下部电极层108进行图案形成，由此形成电流控制元件142。侧壁层225的膜厚为150nm，电阻变化元件141的电阻变化元件宽度141b为200nm，从而与该电阻变化元件141串联连接的电流控制元件142以电流控制元件宽度142b成为500nm的方式形成。
然而，与实施方式1的不同点是，通过将均匀地形成在电阻变化元件141的侧壁上的侧壁层225围成的区域作为掩膜图案使用，不用使用在实施方式1中必须的第二掩膜图案131，来对电流控制元件142进行图案形成。像这样，由于不需要使用第二掩膜图案131，所以发挥能够与掩膜对准精度等无关地可靠地以同心圆状串联地形成电阻变化元件141和电流控制元件142这样的效果。
另外，在本实施方式中，也同样地，电阻变化层112使用膜厚为50nm的钽氧化物，第二上部电极层113使用铱，如上所述地制造的电阻变化元件141的初始击穿所需的电流密度为600kA/cm2。另一方面，如上所述地制造的电流控制元件142的电流控制破坏电流密度为110kA/cm2。由此，假设，电阻变化元件141的电阻变化元件宽度141b和电流控制元件142的电流控制元件宽度142b为同一宽度的情况下，施加电阻变化元件141的初始击穿所需的电流时，电流控制元件142被破坏。
因此，在本实施方式中，也与实施方式1同样地，为了即使向电阻变化元件141施加电阻变化所需的电流（包含初始击穿时的电流），也不破坏电流控制元件142，而使电阻变化元件的元件宽度（电阻变化元件宽度141b）形成得比电流控制元件的元件宽度（电流控制元件宽度142b）小（参照图7）。关于电阻变化元件141的尺寸和电流控制元件142的尺寸的具体例，例如，与实施方式1的图12相关的例子中说明的情况相同。因此，省略说明。
然后，如图8E～图8H所示，以覆盖电阻变化元件141及电流控制元件142的方式，形成第三层间绝缘层116，在所形成的第三层间绝缘层116中的电阻变化元件141及电流控制元件142上，形成与硬掩膜层125连接的第二布线119。由于这些工序与上述图5H～图5K所示的工序相同，所以省略除以下说明的不同点以外的说明。
在图8E所示的工序中，以覆盖包含侧壁层225的电阻变化元件141和电流控制元件142的方式，堆积用于埋入形成第二铜布线的第三层间绝缘层116。另外，在图8F所示的工序中，通过光刻及干式蚀刻，在第三层间绝缘层116中，形成与硬掩膜层125连接且用于埋入形成第二布线119的布线槽119a。其他工序相同，则省略说明。
像这样，形成与硬掩膜层125连接的布线槽119a时，电阻变化元件141的侧壁部分被侧壁层225即由硅氮化物构成的绝缘层覆盖。由此，布线槽119a的底部与硬掩膜层125连接，发挥如下效果，即使在更深地挖入的情况下，由于在电阻变化层112的侧面存在由绝缘层构成的侧壁层225，所以也能够防止布线槽119a与电阻变化层112连接。换言之，形成布线槽119a时，蚀刻由硅氧化物构成的第三层间绝缘层116，而且，即使过深地挖入，由于电阻变化层112被由绝缘层构成的侧壁层225覆盖，所以布线槽119a也不会与电阻变化层112相接。
由此，发挥能够防止漏电流不经由第二上部电极层113地从第二布线119向电阻变化层112流动这样的效果。也就是说，当形成电流从第二布线119不经由第二上部电极层113直接向电阻变化层112流动的路径（漏电流流动）时，为了由电阻变化动作时的初始击穿形成导电路径而需要的初始击穿电压，就不能被充分地施加，这导致电阻变化动作不良。而在本实施方式中，如上所述，由于电阻变化元件141被侧壁层225覆盖，所以能够防止漏电流流动。
此外，图8G及图8H所示的工序与图5J及图5K所示的工序相同，则省略说明。
如上所述，根据本实施方式的制造方法，发挥能够容易地制造如下非易失性存储元件的效果，即，使用一片掩膜图案不用附加特别的工序，不仅能够使电流控制元件的有效面积比电阻变化元件的动作面积大，还能够以从衬底上表面观察时以同心圆状对称的形状串联地形成电阻变化元件和电流控制元件。由此，即使使用以往结构的电流控制元件，也不会被破坏，能够流动更多的电流，并且使电阻变化元件动作所需的充分的电流向电阻变化元件流动。此外，以往结构的电流控制元件是例如MIM二极管、MSM二极管或肖特基二极管等。
而且，根据本实施方式的制造方法，由于能够使用一片掩膜图案形成大小不同的两个元件（电流控制元件和电阻变化元件），所需不需要掩膜对准精度。由此，发挥以下效果，即，在电阻变化元件及电流控制元件的制造中，可以不使用分别固有的特殊的半导体工艺。另外，由于能够使用一片掩膜图案进行制作，所以能够实现掩膜数的减少和低成本化。
因此，由于与促进微型化的半导体工艺亲合性也好，能够通过使用了以往的CMOS工艺等的半导体工艺制造非易失性存储元件，所以发挥如下效果，即，促进微型化，还能够使用半导体工艺进行制造。
此外，在本实施方式中，也与实施方式1同样地，关于电阻变化元件141的第二上部电极层113由铱形成的情况下的制造方法进行了说明，但不限于此。该第二上部电极层113也可以由例如铂、铱及钯中的任一金属或者这些金属的组合及合金形成。该情况下，发挥如下效果，即，能够抑制初始电阻值的降低及偏差的同时，能够将初始破坏电压抑制得较低。
另外，在本实施方式中，也与实施方式1同样地，第一上部电极层110和第二下部电极层111由相同的材料构成，但不限于此。也可以分别使用上述材料中的不同材料而构成。
另外，第一上部电极层110和第二下部电极层111也可以使用相同的材料并作为电阻变化元件141和电流控制元件142的电极而共用。该情况下，只要使用第一掩膜图案对第二上部电极层113、电阻变化层112、共用的共用电极层的一部分进行图案形成，也能够得到同样的效果。
另外，在本实施方式中，关于保留硬掩膜层125地形成非易失性存储元件20的情况进行了说明，但不限于此。例如，在图8F中，通过光刻及干式蚀刻形成布线槽119a时，首先，在布线槽119a的底部进行蚀刻直到硬掩膜层125露出，而且，进行蚀刻直到第一上部电极层110露出，由此，完全除去硬掩膜层125即可。与保留硬掩膜层125地形成非易失性存储元件20的情况相比，完全地除去硬掩膜层125这一方能够减小寄生电阻，并减小相接电阻的偏差，所以是优选的。
另外，在本实施方式中，将由侧壁层225围成的区域及硬掩膜层125作为掩膜来进行图案形成，但也可以代替硬掩膜层125，将第二上部电极层113作为掩膜的一部分使用。具体来说，第二上部电极层113由具有蚀刻耐性的材料（例如，铱）构成，由此能够作为掩膜的一部分发挥功能。
（实施方式3）
以下，关于本发明的实施方式3的非易失性存储元件30进行说明。
图9A及图9B是表示本发明的实施方式3的非易失性存储元件的结构例的剖视图。此外，与图2A及图2B相同的要素标注相同的附图标记，并省略详细说明。另外，表示非易失性存储元件30的结构例的俯视图与图1相同。即，图9A与从箭头方向观察图1中的A-A’所示的一点点划线的截面的剖视图相当，图9B与从箭头方向观察图1中的B-B’所示的一点点划线的截面的剖视图相当。
图9A及图9B所示的非易失性存储元件30相对于图2A及图2B所示的非易失性存储元件10，电阻变化元件341的结构不同。以下，对其详细情况进行说明。
电阻变化元件341具有第二下部电极层311、电阻变化层112和第二上部电极层313，关于这点，也与已经说明的实施方式1、实施方式2相同。
在本实施方式中，第二下部电极层311由比第二上部电极层313和电阻变化层112蚀刻速度慢的材料构成，例如由铂、铱及钯等的贵金属构成。另外，第二下部电极层311的尺寸比电阻变化层112和第二上部电极层313的尺寸（宽度）大，与电流控制元件142的第一上部电极层110的尺寸（宽度）相同。
此外，由于第二下部电极层311与第二上部电极层313及电阻变化层112相比蚀刻速度慢即可，所以不限于上述材料。另外，例如通过调整进行蚀刻时的参数等，也可以使第二下部电极层311的蚀刻速度比第二上部电极层313及电阻变化层112慢。
第二上部电极层313由例如钽氮化物等的金属氧化物构成。具体来说，第二上部电极层313由能够容易蚀刻的材料构成，由铂、铱及钯等的贵金属以外的材料构成。另外，第二上部电极层313对于由贵金属构成的第二下部电极层311和电阻变化层112构成了阶梯面311b。这里，阶梯面311b是指与衬底平行的面，是作为至少具有基于电阻变化元件341的电阻变化层112与电流控制元件142之宽度差的面积的面的阶梯面。此外，该阶梯面311b具体来说是与第二下部电极层311和电阻变化层112、第二上部电极层313的宽度差相应的面积的面，但本质上，如上所述地是具有与电阻变化元件341的电阻变化层112和电流控制元件142的宽度差相应的面积的面。以下，关于电阻变化元件341和电流控制元件142中的这些特征，使用附图进行说明。
图10是构成本发明的实施方式3的非易失性存储元件的电阻变化元件及电流控制元件的剖视图。此外，与图3相同的要素标注相同的附图标记，并省略详细说明。
电阻变化元件141由第二下部电极层311、电阻变化层112和第二上部电极层313构成。第二下部电极层311的尺寸（宽度）比电阻变化层112和第二上部电极层313的尺寸（宽度）大，与电流控制元件142的第一上部电极层110的尺寸（宽度）相同。
如图10所示，电流控制元件宽度142c比电阻变化元件宽度141c大。换言之，与至少电阻变化层112的各层平行的方向上的电阻变化元件341的宽度（面积）比与电流控制元件142的各层平行的方向上的电流控制元件142的宽度（面积）小。另外，如图10所示，电流控制元件142具有阶梯面311b。这里，也与实施方式1或实施方式2同样地，通过后述的本发明的特征性的制造方法形成。而且，通过由该制造方法形成，图10所示的电阻变化元件141和电流控制元件142与图4所示的电阻变化元件151和电流控制元件152相比，能够稳定地保持界面状态的同时，能够使电阻变化元件341的电阻变化元件宽度141c和电流控制元件142的电流控制元件宽度142c的尺寸宽度更大。
根据如上所述地构成的非易失性存储元件30，通过使电流控制元件142的电流控制元件宽度142c（电流控制元件142的面积）比电阻变化元件341的电阻变化元件宽度141c（电阻变化元件341的面积）大，如实施方式1中使用图12说明的那样，能够增大电流控制元件142的允许电流，并能够抑制电阻变化元件341的初始击穿时的电流控制破坏。
此外，第一上部电极层110和第二下部电极层311也可以使用相同的材料，并作为电阻变化元件341和电流控制元件142的电极而共用。即，该共用的电极是构成电流控制元件142的第一上部电极层110，并且成为构成电阻变化元件341的第二下部电极层311。
以下，关于上述非易失性存储元件30的制造方法进行说明。
图11A～图11H是关于实施方式3的非易失性存储元件30的制造方法进行说明的图。以下，为简化附图，以仅形成了两个电阻变化元件及电流控制元件的情况为例来表示。此外，图11A～图11H示出了与实施方式1的非易失性存储元件10的制造方法不同的工序的剖视图。另外，与图5A～图5K、图6A、图6B及图7相同的要素标注相同的附图标记，并省略详细说明。
首先，如图11A所示，经过了实施方式1中说明的图5A所示的工序之后，使用与图5B所示的工序相同的制造方法，在包含插塞107的第二层间绝缘层105上，依次层叠第一下部电极层108、电流控制层109、第一上部电极层110、第二下部电极层311、电阻变化层112及第二上部电极层313。接着，使用光刻形成用于形成电阻变化元件341的第一掩膜图案330。这里，该第一掩膜图案330是例如一边为500nm的光致抗蚀剂掩膜图案。接着，使用光刻而成的第一掩膜图案330对硬掩膜层125a进行图案形成。这里，硬掩膜层125a以例如一边为500nm的大小形成。
然后，如图11B所示，将使用第一掩膜图案330形成的硬掩膜层125a作为掩膜，通过干式蚀刻对构成电阻变化元件341的第二上部电极层313、电阻变化层112及由贵金属构成的第二下部电极层311进行图案形成。
这里，第二下部电极层311由例如贵金属即铱构成。另外，该第二下部电极层311的干式蚀刻使用氩、氯和氧的混合气体进行。该情况下，由铱构成的第二下部电极层311的蚀刻速度是由钛-铝氮化物构成的硬掩膜层125a的7.5倍。也就是说，由钛-铝氮化物构成的硬掩膜层125a能够不减小膜厚及层宽地作为掩膜发挥功能，从而能够对第二上部电极层313、电阻变化层112及第二下部电极层311进行图案形成。其结果，第二下部电极层311的尺寸宽度成为硬掩膜层125a的尺寸宽度，也就是说第一掩膜图案330的尺寸宽度即500nm。
此外，如上所述，由于第二下部电极层311与第二上部电极层313及电阻变化层112相比，蚀刻速度慢即可，所以不限于作为一例列举的上述材料。另外，例如，通过调整进行蚀刻时的参数等，也可以使第二下部电极层311的蚀刻速度比第二上部电极层313及电阻变化层112慢。
然后，如图11C所示，使用干式蚀刻对构成电流控制元件142的第一上部电极层110、电流控制层109及第一下部电极层108进行图案形成。该干式蚀刻使用包含氟化合物的蚀刻气体（例如硫化氟）进行。
这里，使用包含氟化合物的蚀刻气体（例如硫化氟）的情况下，钛-铝氮化物的蚀刻速度是铱的蚀刻速度的约2.3倍。另外，钽氮化物的蚀刻速度是铱的蚀刻速度的约5倍，钽氧化物的蚀刻速度是铱的蚀刻速度的约4.4倍。另外，第一下部电极层108和第一上部电极层110由例如钽氮化物构成，电流控制层109由例如氮不足型硅氮化物构成。
也就是说，使用包含氟化合物的蚀刻气体（例如硫化氟）的情况下，能够进行使用了第二下部电极层311的蚀刻速度至少比电阻变化层112的蚀刻速度慢的蚀刻方法的蚀刻（干式蚀刻）。由此，由铱构成的第二下部电极层311通过该干式蚀刻能够不减少膜厚及层宽地作为掩膜发挥功能，从而能够对第一上部电极层110、电流控制层109及第一下部电极层108进行图案形成。
由此，由第一下部电极层108、电流控制层109及第一上部电极层110构成的电流控制元件142的电流控制元件宽度142c能够采用500nm。另一方面，由于硬掩膜层125a、第二上部电极层313及电阻变化层112通过该干式蚀刻而减小，所以在电流控制元件142被图案形成之后，电阻变化元件341的电阻变化元件宽度141c，具体来说电阻变化层112与第二下部电极层311相接的宽度成为200nm。
此外，为使电阻变化元件宽度141c比电流控制元件宽度142c小，除了使第二下部电极层311的蚀刻速度比第二上部电极层313及电阻变化层112慢以外，优选干式蚀刻时的硬掩膜层125a采用锥形。这里，锥形是指硬掩膜层125a的上表面的面积比下表面的面积小。
通过干式蚀刻，在硬掩膜层125a采用锥形时，蚀刻气体容易迂回到第二上部电极层313及电阻变化层112。由此，第二上部电极层313及电阻变化层112更容易被蚀刻，电阻变化元件宽度c比电流抑制元件宽度142c小。其结果，第二上部电极层313及电阻变化层112以从与衬底的主面垂直的方向观察时具有比电流控制元件面积小的面积的方式被容易地进行图案形成。
然而，与实施方式1的不同点是通过将第二下部电极层311作为掩膜，不使用第二掩膜图案来对电流控制元件142进行图案形成。像这样，由于不需要使用第二掩膜图案131，所以发挥能够与掩膜对准精度等无关地可靠地以同心圆状串联地形成电阻变化元件341和电流控制元件142这样的效果。
另外，在本实施方式中，也同样地，电阻变化层112使用膜厚为50nm的钽氧化物，第二下部电极层311使用铱，如上所述地制造的电阻变化元件341的初始击穿所需的电流密度600kA/cm2。另一方面，如上所述地制造的电流控制元件142的电流控制破坏电流密度为110kA/cm2。由此，假设，电阻变化元件341的电阻变化元件宽度141c和电流控制元件142的电流控制元件宽度142c为同一宽度的情况下，施加电阻变化元件141的初始击穿时所需的电流时，电流控制元件142被破坏。
因此，在本实施方式中，也与实施方式1同样地，为了即使向电阻变化元件341施加电阻变化所需的电流（包含初始击穿时的电流），也不破坏电流控制元件142，使电阻变化元件的元件宽度（电阻变化元件宽度141c）形成得比电流控制元件的元件宽度（电流控制元件宽度142c）小（参照图10）。关于电阻变化元件141的尺寸和电流控制元件142的尺寸的具体例，例如，与实施方式1的图12相关的例子中说明的情况相同。因此，省略说明。
然后，如图11D所示，蚀刻除去硬掩膜层125。此外，也可以不除去硬掩膜层125，也可以根据需要保留。
然后，如图11E～图11H所示，以覆盖电阻变化元件341及电流控制元件142的方式，形成第三层间绝缘层116，在所形成的第三层间绝缘层116中的电阻变化元件341及电流控制元件142上，形成与第二上部电极层313连接的第二布线119。这些工序与上述图5H～图5K所示的工序相同，则省略说明。
此外，第一上部电极层110和第二下部电极层311也可以使用相同的材料，并作为电阻变化元件141和电流控制元件142的电极而共用。共用的电极是构成电流控制元件142的第一上部电极层110，并且成为构成电阻变化元件141的第二下部电极层111。形成第一上部电极层110的工序和在第一上部电极层110上形成第二下部电极层311的工序也可以是同一工序（连续工序）。
如上所述，根据本实施方式的制造方法，发挥能够容易地制造如下非易失性存储元件的效果，即，使用一片掩膜图案不用附加特别的工序，不仅能够使电流控制元件的有效面积比电阻变化元件的动作面积大，还能够从衬底上表面观察时以同心圆状对称的形状串联地形成电阻变化元件和电流控制元件。由此，即使使用以往结构的电流控制元件，也不会被破坏，而能够流动更多的电流，并且能够使电阻变化元件动作所需的充分的电流向电阻变化元件流动。
而且，根据本实施方式的制造方法，能够使用一片掩膜图案形成大小不同的两个元件（电流控制元件和电阻变化元件），从而不需要掩膜对准精度。另外，由于能够使用一片掩膜图案进行制作，所以能够实现掩膜数量的减少和低成本化。
另外，根据本实施方式的制造方法，通过将电阻变化元件的第二下部电极层作为掩膜发挥功能来形成电流控制元件，并且使构成电阻变化元件的电阻变化层和第二上部电极的端面（与层平行的方向上的层的宽度）减小，由此形成电阻变化元件。而且，由于电阻变化元件的有效面积能够通过蚀刻时的蚀刻速度（减小量）调整，所以还发挥在掩膜图案上连困难的微小图案也能够形成这样的效果。由此，由于与促进微型化的半导体工艺亲合性也好，所以发挥促进微型化并能够使用半导体工艺进行制造的效果。也就是说，由于能够通过使用了以往的CMOS工艺等的半导体工艺进行制造，所以发挥以下效果，即，在电阻变化元件及电流控制元件的制造中，可以不使用分别固有的特殊的半导体工艺，也能够与促进微型化的半导体工艺亲合性好地进行制造。
以上，关于本发明的实施方式进行了说明，但本发明不限于上述实施方式，在不脱离其主旨的范围内能够进行各种改良、变更、修改。例如，也可以任意地组合多个上述实施方式中的各构成要素。另外，在上述实施方式中，关于仅在电阻变化元件及电流控制元件的下方设有插塞的结构进行了说明，但也可以适用于仅在上方设有插塞的结构、上下都设有插塞的结构（在上下的插塞之间设置有电阻变化元件及电流控制元件的结构），并发挥与上述实施方式相同的效果。
工业实用性
本发明能够用于非易失性存储元件及其制造方法，尤其能够用于数字家电、存储卡、手机及个人计算机等的各种电子设备等。
附图标记的说明
1存储单元阵列
10、20、30非易失性存储元件
101第一层间绝缘层
102第一势垒金属层
103第一布线
104第一衬垫层
105第二层间绝缘层
106第二势垒金属层
107插塞
108、158第一下部电极层
109、159电流控制层
110、160第一上部电极层
110b、311b阶梯面
111、161、311第二下部电极层
112、162电阻变化层
113、163、313第二上部电极层
116第三层间绝缘层
117第三势垒金属层
118引出触点
118a接触孔
119第二布线
119a布线槽
120第二衬垫层
125、125a硬掩膜层
130、330第一掩膜图案
131第二掩膜图案
141、151、341电阻变化元件
141a、141b、141c、141d电阻变化元件宽度
141e电阻变化元件的下部电极宽度
142、152电流控制元件
142a、142b、142c、142d电流控制元件宽度
225侧壁层
225a绝缘层

Claims (9)

1.一种非易失性存储元件的制造方法，是具有电流控制元件和电阻变化元件的非易失性存储元件的制造方法，其特征在于，包括以下工序：
在衬底上形成第一下部电极层的工序；
在所述第一下部电极层上形成电流控制层的工序；
在所述电流控制层上形成第一上部电极层的工序；
在所述第一上部电极层上形成第二下部电极层的工序；
在所述第二下部电极层上形成由金属氧化物构成的电阻变化层的工序；
在所述电阻变化层上形成第二上部电极层的工序；
在所述第二上部电极层上形成掩膜，并对所述第二上部电极层、所述电阻变化层和所述第二下部电极层进行图案形成的工序；以及
使用所述第二下部电极层的蚀刻速度至少比所述第二上部电极层及所述电阻变化层的蚀刻速度慢的蚀刻，对比所述第二下部电极层靠下方的层进行图案形成，由此，形成由所述第一下部电极层、所述电流控制层和所述第一上部电极层构成的所述电流控制元件，并且使从与所述衬底的主面垂直的方向观察时的所述第二上部电极层和所述电阻变化层的面积减少而使所述第二下部电极层的上表面的一部分露出，形成由所述第二上部电极层、所述电阻变化层和所述第二下部电极层构成的所述电阻变化元件的工序。
2.如权利要求1所述的非易失性存储元件的制造方法，其特征在于，在形成所述电阻变化元件的工序中，所述掩膜是锥形。
3.如权利要求1或2所述的非易失性存储元件的制造方法，其特征在于，比所述第二下部电极层靠下方的层是所述第一上部电极层、所述电流控制层及所述第一下部电极层。
4.如权利要求1或2所述的非易失性存储元件的制造方法，其特征在于，
所述第二下部电极层和所述第一上部电极层是由相同的材料构成的共用的层，
形成所述第一上部电极层的工序和形成所述第二下部电极层的工序是同一工序，
比所述第二下部电极层靠下方的层是所述电流控制层及所述第一下部电极层。
5.如权利要求1或2所述的非易失性存储元件的制造方法，其特征在于，所述第二下部电极层由包含铱、铂及钯的贵金属构成。
6.如权利要求1或2所述的非易失性存储元件的制造方法，其特征在于，
所述电阻变化层由氧不足型的第一过渡金属氧化物层、和氧不足度比所述第一过渡金属氧化物层小的第二过渡金属氧化物层的层叠构造构成，
所述第二过渡金属氧化物层与所述第二下部电极层相接地构成。
7.如权利要求6所述的非易失性存储元件的制造方法，其特征在于，所述第二过渡金属氧化物层的电阻值比所述第一过渡金属氧化物层的电阻值大。
8.如权利要求6所述的非易失性存储元件的制造方法，其特征在于，构成所述第一过渡金属氧化物层的第一过渡金属的标准电极电位比构成所述第二过渡金属氧化物层的第一过渡金属的标准电极电位高。
9.如权利要求1或2所述的非易失性存储元件的制造方法，其特征在于，所述电阻变化层由钽氧化物TaOx、铪氧化物HfOy或锆氧化物ZrOz构成，其中，0＜x＜2.5，0＜y＜2.0，0＜z＜2.0。
CN201280002050.2A 2011-02-23 2012-02-22 非易失性存储元件及其制造方法 Active CN103262240B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-037709 2011-02-23
JP2011037709 2011-02-23
PCT/JP2012/001214 WO2012114744A1 (ja) 2011-02-23 2012-02-22 不揮発性記憶素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN103262240A CN103262240A (zh) 2013-08-21
CN103262240B true CN103262240B (zh) 2016-08-03

Family

ID=46720536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280002050.2A Active CN103262240B (zh) 2011-02-23 2012-02-22 非易失性存储元件及其制造方法

Country Status (4)

Country Link
US (1) US20130140515A1 (zh)
JP (1) JP5295465B2 (zh)
CN (1) CN103262240B (zh)
WO (1) WO2012114744A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5636081B2 (ja) * 2012-09-26 2014-12-03 パナソニック株式会社 不揮発性記憶装置およびその製造方法
JP2014216553A (ja) * 2013-04-26 2014-11-17 株式会社東芝 抵抗変化型記憶装置
US10319908B2 (en) * 2014-05-01 2019-06-11 Crossbar, Inc. Integrative resistive memory in backend metal layers
KR20160000299A (ko) * 2014-06-24 2016-01-04 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9257642B1 (en) * 2014-07-16 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Protective sidewall techniques for RRAM
JP6415956B2 (ja) * 2014-12-09 2018-10-31 東芝メモリ株式会社 半導体記憶装置及びその制御方法
US20180006088A1 (en) * 2015-01-26 2018-01-04 Hewlett Packard Enterprise Development Lp RESISTIVE RANDOM ACCESS MEMORY (ReRAM) DEVICE
US9806254B2 (en) * 2015-06-15 2017-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Storage device with composite spacer and method for manufacturing the same
US9812502B2 (en) * 2015-08-31 2017-11-07 Toshiba Memory Corporation Semiconductor memory device having variable resistance elements provided at intersections of wiring lines
TWI569416B (zh) * 2015-11-26 2017-02-01 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
US9923139B2 (en) * 2016-03-11 2018-03-20 Micron Technology, Inc. Conductive hard mask for memory device formation
KR102495000B1 (ko) 2016-03-18 2023-02-02 삼성전자주식회사 반도체 소자 및 이의 제조방법
WO2018089936A1 (en) * 2016-11-14 2018-05-17 Rambus Inc. Rram process intergration scheme and cell structure with reduced masking operations
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10861902B2 (en) * 2017-06-13 2020-12-08 Samsung Electronics Co., Ltd. Semiconductor device having magnetic tunnel junction pattern
KR102366798B1 (ko) 2017-06-13 2022-02-25 삼성전자주식회사 반도체 소자
US11393874B2 (en) 2017-09-29 2022-07-19 Intel Corporation Independently scaling selector and memory in memory cell
KR102403731B1 (ko) * 2017-11-01 2022-05-30 삼성전자주식회사 가변 저항 메모리 소자
US10497436B2 (en) * 2017-11-27 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication thereof
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
US10541364B2 (en) * 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10475997B1 (en) * 2018-07-17 2019-11-12 International Business Machines Corporation Forming resistive memory crossbar array employing selective barrier layer growth
US10720580B2 (en) * 2018-10-22 2020-07-21 Globalfoundries Singapore Pte. Ltd. RRAM device and method of fabrication thereof
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
KR20200092759A (ko) * 2019-01-25 2020-08-04 삼성전자주식회사 가변 저항 메모리 장치
CN109888091B (zh) * 2019-03-01 2023-12-01 上海华力微电子有限公司 一种形成随机存储器层的方法
CN110265762B (zh) * 2019-05-10 2021-07-16 华为技术有限公司 电子设备及其制备方法
US11222854B2 (en) * 2019-05-15 2022-01-11 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of protecting memory cells during polishing
CN112467030B (zh) * 2020-11-25 2021-11-23 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
CN101569011A (zh) * 2006-12-28 2009-10-28 松下电器产业株式会社 电阻变化型元件、电阻变化型存储装置和电阻变化型装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967350B2 (en) * 2002-04-02 2005-11-22 Hewlett-Packard Development Company, L.P. Memory structures
US8896045B2 (en) * 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
JP4118942B2 (ja) * 2006-10-16 2008-07-16 松下電器産業株式会社 不揮発性記憶素子およびその製造方法
US7838860B2 (en) * 2007-06-21 2010-11-23 Qimonda Ag Integrated circuit including vertical diode
JP4280302B2 (ja) * 2007-06-22 2009-06-17 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP2009027082A (ja) * 2007-07-23 2009-02-05 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP5364280B2 (ja) * 2008-03-07 2013-12-11 株式会社東芝 不揮発性記憶装置及びその製造方法
WO2010058569A1 (ja) * 2008-11-19 2010-05-27 パナソニック株式会社 不揮発性記憶素子および不揮発性記憶装置
JP4607257B2 (ja) * 2008-12-04 2011-01-05 パナソニック株式会社 不揮発性記憶素子及び不揮発性記憶装置
CN102047423B (zh) * 2009-04-30 2013-11-20 松下电器产业株式会社 非易失性存储元件及非易失性存储装置
JP4703789B2 (ja) * 2009-07-28 2011-06-15 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその書き込み方法
JP2011066313A (ja) * 2009-09-18 2011-03-31 Toshiba Corp 不揮発性半導体装置
JP2011199035A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101569011A (zh) * 2006-12-28 2009-10-28 松下电器产业株式会社 电阻变化型元件、电阻变化型存储装置和电阻变化型装置
CN101542730A (zh) * 2007-06-05 2009-09-23 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置

Also Published As

Publication number Publication date
JPWO2012114744A1 (ja) 2014-07-07
WO2012114744A1 (ja) 2012-08-30
CN103262240A (zh) 2013-08-21
US20130140515A1 (en) 2013-06-06
JP5295465B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
CN103262240B (zh) 非易失性存储元件及其制造方法
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
US9214628B2 (en) Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same
JP5597320B2 (ja) 不揮発性記憶装置の製造方法
JP6180700B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5873981B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
CN103579500B (zh) 电阻开关材料元件以及采用该电阻开关材料元件的器件
JP5161404B2 (ja) 抵抗変化型不揮発性記憶装置の製造方法
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
US10312288B2 (en) Switching element, semiconductor device, and semiconductor device manufacturing method
US8900965B2 (en) Nonvolatile memory device manufacturing method
US20130149815A1 (en) Nonvolatile memory element manufacturing method and nonvolatile memory element
WO2011123115A1 (en) Nanoscale switching device
KR20080088776A (ko) 비휘발성 기억 장치의 스토리지 및 그 형성 방법
US20140138599A1 (en) Nonvolatile memory element and method for manufacturing the same
JP5555821B1 (ja) 不揮発性記憶素子及びその製造方法
US20220158093A1 (en) Memory devices and method of forming the same
CN114079004A (zh) 电阻随机存取存储器器件
CN113557613A (zh) 非易失性存储装置及其制造方法
JP7165976B2 (ja) 抵抗変化素子、および抵抗変化素子の製造方法
JP2013062327A (ja) 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160421

Address after: Osaka Japan

Applicant after: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200603

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: PANASONIC INTELLECTUAL PROPERTY MANAGEMENT Co.,Ltd.