CN109888091B - 一种形成随机存储器层的方法 - Google Patents
一种形成随机存储器层的方法 Download PDFInfo
- Publication number
- CN109888091B CN109888091B CN201910157174.1A CN201910157174A CN109888091B CN 109888091 B CN109888091 B CN 109888091B CN 201910157174 A CN201910157174 A CN 201910157174A CN 109888091 B CN109888091 B CN 109888091B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive thin
- barrier layer
- area size
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 230000004888 barrier function Effects 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 26
- 238000001312 dry etching Methods 0.000 claims description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 abstract description 19
- 239000001301 oxygen Substances 0.000 abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 13
- 230000014759 maintenance of location Effects 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- -1 oxygen ions Chemical class 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种形成随机存储器层的方法，提供衬底，衬底包括金属互联层；形成随机存储器层的方法包括：步骤S1，在衬底上形成介质层；步骤S2，在介质层上形成多个通孔，每个通孔底部暴露金属互联层；步骤S3，在每个通孔内填充下电极；步骤S4，在下电极上方依次形成导电薄层、第一阻挡层和上电极，以使得导电薄层的底面积尺寸小于或等于下电极的底面积尺寸，第一阻挡层的底面积尺寸和上电极的底面积尺寸均小于下电极上方的导电薄层的底面积尺寸；步骤S5，在介质层上方形成第二阻挡层，并且第二阻挡层与上电极平齐。本发明的有益效果在于：增强低阻态的高氧空位浓度，提高数据保持能力，并提高耐久性，进而提高随机存储器的低阻态的稳定性。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种形成随机存储器层的方法。
背景技术
随着闪存技术的发展，其具有高密度、低价格、和电可编程和易擦除的优点，成为非易失性记忆体应用的最优选择。目前现有技术中的闪存单元(NOR flash)主要是在65纳米技术节点中进行操作，使得硅片上的芯片数量将会减少。同时由于基于浮栅极的闪存单元在持续缩减中将会遇到以下问题，沟道方向的用于编程的热电子效应与后续单元的漏电之间的平衡问题，和宽度方向更小的有源区带来的电压与电流的不稳定性以及后续对于数据保持能力和耐久能力的容限都有严重的影响。
目前可以通过基于薄膜性质电阻变化的随机存储器(ResistanceRandomAccessMemory，ReRAM)，基于磁阻变化的磁随机存储器(Magneticrandom access memory，MRAM)，基于铁电的随机存取存储器(Ferroelectric RAM，FeRAM)，以及基于聚合物性质变化的相变随机存取存储器(Phase Change Random Access Memory，PRAM)来取代浮栅极在现有的技术节点的地位。由于基于薄膜电阻特性变化的ReRAM具有功耗低、读写速度快、耐久性良好的优点，因此ReRAM是最优的取代结构。
现有技术中的ReRAM包括为晶体管和电阻，以形成1T1R的结构，其阻值高低可以通过晶体管的电流来进行控制。其中，ReRAM存储器电阻变化主要依据导电薄膜通道，在薄膜中存在受电场影响的氧空位和氧离子，首次形成后，会有一个导电通道。在设置过程中(SET)，氧离子离开原有的位置，在薄膜中留下氧空位，形成可以通过大电流的低阻态。当施加反向的电压时，这些氧离子与氧空位重新结合，形成氧原子，从而形成高阻态低电流的状态。对于低阻态，其中导电薄层中的氧空位长时间后一方面被原有氧离子所填充，另一方面容易受到附近游离氧的影响而使密度降低，从而使阻值升高电流降低，因此现有技术中的ReRAM的低阻态的稳定性较差。
发明内容
针对现有技术中存在的上述问题，现提供一种旨在提高低阻态的稳定性的形成随机存储器层的方法。
具体技术方案如下：
一种形成随机存储器层的方法，其中，提供衬底，衬底包括金属互联层；
形成随机存储器层的方法包括以下步骤：
步骤S1，在衬底上形成介质层；
步骤S2，在介质层上形成多个通孔，每个通孔底部暴露金属互联层；
步骤S3，在每个通孔内填充下电极；
步骤S4，在下电极上方依次形成导电薄层、第一阻挡层和上电极，以使得导电薄层的底面积尺寸小于或等于下电极的底面积尺寸，第一阻挡层的底面积尺寸和上电极的底面积尺寸均小于下电极上方的导电薄层的底面积尺寸；
步骤S5，在介质层上方形成第二阻挡层，并且第二阻挡层与上电极平齐。
优选的，形成随机存储器层的方法，其中，步骤S4中通过干法刻蚀在下电极上方依次形成导电薄层、第一阻挡层和上电极。
优选的，形成随机存储器层的方法，其中，步骤S4具体包括以下步骤：
步骤S41，在介质层的上方依次形成导电薄层、第一阻挡层和上电极；
步骤S42，对导电薄层、第一阻挡层和上电极进行第一刻蚀，以得到下电极上方的导电薄层、第一阻挡层和上电极，并且下电极上方的导电薄层的底面积尺寸、第一阻挡层的底面积尺寸和上电极的底面积尺寸均小于或等于下电极的底面积尺寸；
步骤S43，对第一阻挡层和上电极进行第二刻蚀，以得到导电薄层上方的第一阻挡层和上电极，并且使得导电薄层上方的第一阻挡层的底面积尺寸和上电极的底面积尺寸均小于下电极上方的导电薄层的底面积尺寸。
优选的，形成随机存储器层的方法，其中，在步骤S42之前包括：对导电薄层、第一阻挡层和上电极进行初次刻蚀，以得到下电极上方的导电薄层、第一阻挡层和上电极，并且下电极上方的导电薄层的底面积尺寸、第一阻挡层的底面积尺寸和上电极的底面积尺寸均接近并大于下电极的底面积尺寸。
优选的，形成随机存储器层的方法，其中，第一刻蚀为干法刻蚀；和/或
第二刻蚀为干法刻蚀；和/或
初次刻蚀为干法刻蚀。
优选的，形成随机存储器层的方法，其中，下电极的材质为氮化钛；和/或
导电薄层的材质为氧化钽；和/或
第一阻挡层的材质为氧化钽；和/或
上电极的材质为氮化钛；和/或
第二阻挡层的材质为氮化硅。
优选的，形成随机存储器层的方法，其中，步骤S5具体包括以下步骤：
步骤S51，在介质层上方形成第二阻挡层，并且第二阻挡层覆盖上电极；
步骤S52，对第二阻挡层进行研磨，直到暴露上电极。
优选的，形成随机存储器层的方法，其中，在步骤S5中的下电极、导电薄层、第一阻挡层和上电极的中心位置均在同一直线上。
上述技术方案具有如下优点或有益效果：通过导电薄层的底面积尺寸小于或等于下电极的底面积尺寸来降低导电薄层的尺寸，并且设置侧壁阻挡层可以有效隔绝侧壁的游离氧影响，从而增强低阻态的高氧空位浓度，提高数据保持能力，并提高耐久性，进而提高随机存储器的低阻态的稳定性。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明形成随机存储器层的方法实施例的流程图；
图2为本发明形成随机存储器层的方法实施例的步骤S4的流程图1；
图3为本发明形成随机存储器层的方法实施例的步骤S4的流程图2；
图4为本发明形成随机存储器层的方法实施例的步骤S5的流程图；
图5为本发明形成随机存储器层的方法实施例的步骤S1对应的截面示意图；
图6为本发明形成随机存储器层的方法实施例的步骤S2对应的截面示意图；
图7为本发明形成随机存储器层的方法实施例的步骤S3对应的截面示意图；
图8为本发明形成随机存储器层的方法实施例的步骤S4对应的截面示意图；
图9为本发明形成随机存储器层的方法实施例的步骤S5对应的截面示意图；
图10为本发明形成随机存储器层的方法实施例的步骤S5对应的局部放大图；
图11为本发明形成随机存储器层的方法实施例的步骤S41对应的截面示意图；
图12为本发明形成随机存储器层的方法实施例的步骤S42之前的初次刻蚀对应的截面示意图；
图13为本发明形成随机存储器层的方法实施例的步骤S42对应的截面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种形成随机存储器层的方法，其中，提供衬底1，衬底1包括金属互联层2；
如图1所示，形成随机存储器层的方法包括以下步骤：
步骤S1，在衬底1上形成介质层3，该步骤完成后的截面如图5所示；
步骤S2，在介质层3上形成多个通孔4，每个通孔4底部暴露金属互联层2，该步骤完成后的截面如图6所示；
步骤S3，在每个通孔4内填充下电极5，该步骤完成后的截面如图7所示；
步骤S4，在下电极5上方依次形成导电薄层6、第一阻挡层7和上电极8，以使得导电薄层6的底面积尺寸小于或等于下电极5的底面积尺寸，第一阻挡层7的底面积尺寸和上电极8的底面积尺寸均小于下电极5上方的导电薄层6的底面积尺寸，该步骤完成后的截面如图8所示；
步骤S5，在介质层3上方形成第二阻挡层9，并且第二阻挡层9与上电极8平齐，该步骤完成后的截面如图9-10所示。
在上述实施例中通过在通孔4内部形成下电极5，并且在下电极5上方依次形成导电薄层6、第一阻挡层7和上电极8，并且使的导电薄层6的底面积尺寸小于或等于下电极5的底面积尺寸来降低导电薄层6的尺寸，第一阻挡层7的底面积尺寸和上电极8的底面积尺寸均小于通孔4上方的导电薄层6的底面积尺寸，从而通过小面积的第一阻挡层7和上电极8来束缚初始和设置(SET)和复位(RESET，高低电阻转变的方向)时的导电薄层6的位置，使的导电薄层6更靠近整个随机存储器层的中心位置，进而防止随机存储器层的边缘区域失效，使整体分布更为紧凑和抑制离散分布引起的拖尾问题。
并且设置第二阻挡层9作为侧壁阻挡层可以在设置和复位过程中，避免外部的氧离子进入导电薄层6与氧空位结合而引起低阻态的失效，即实现有效隔绝侧壁的游离氧影响。
在上述实施例中实现了紧凑的低电阻分布，从而实现在设置和复位时通过阻值分布来提高耐久性，增强低阻态的高氧空位浓度，提高数据保持能力，进而提高随机存储器的低阻态的稳定性。
进一步地，作为一个优选的实施方式，步骤S4中通过干法刻蚀在下电极5上方依次形成导电薄层6、第一阻挡层7和上电极8。
通过在下电极5上方依次形成导电薄层6、第一阻挡层7和上电极8，从而通过第一阻挡层7、上电极8和下电极5来束缚初始和设置(SET)和复位(RESET，高低电阻转变的方向)时的导电薄层6的位置，使的导电薄层6位于整个随机存储器层的中心位置，从而使随机存储器层的整体分布更为紧凑，进而提高随机存储器的低阻态的稳定性。
进一步地，作为一个优选的实施方式，如图2所示，步骤S4具体包括以下步骤：
步骤S41，在介质层3的上方依次形成导电薄层6、第一阻挡层7和上电极8，该步骤完成后的截面如图11所示；
步骤S42，对导电薄层6、第一阻挡层7和上电极8进行第一刻蚀，以得到下电极5上方的导电薄层6、第一阻挡层7和上电极8，并且下电极5上方的导电薄层6的底面积尺寸、第一阻挡层7的底面积尺寸和上电极8的底面积尺寸均小于或等于下电极5的底面积尺寸，该步骤完成后的截面如图13所示；
步骤S43，对第一阻挡层7和上电极8进行第二刻蚀，以得到导电薄层6上方的第一阻挡层7和上电极8，并且使得导电薄层6上方的第一阻挡层7的底面积尺寸和上电极8的底面积尺寸均小于下电极5上方的导电薄层6的底面积尺寸，该步骤完成后的截面如图9所示。
可以通过先在介质层3的上方依次形成导电薄层6、第一阻挡层7和上电极8，再进行两次刻蚀使得导电薄层6的底面积尺寸小于或等于下电极5的底面积尺寸，第一阻挡层7的底面积尺寸和上电极8的底面积尺寸均小于下电极5上方的导电薄层6的底面积尺寸。
进一步地，在上述优选的实施方式中，在步骤S42之前包括：对导电薄层6、第一阻挡层7和上电极8进行初次刻蚀，以得到下电极5上方的导电薄层6、第一阻挡层7和上电极8，并且下电极5上方的导电薄层6的底面积尺寸、第一阻挡层7的底面积尺寸和上电极8的底面积尺寸均接近并大于下电极5的底面积尺寸，该步骤完成后的截面如图12所示。
为了防止导电薄层6、第一阻挡层7和上电极8进行第一刻蚀后的底面积尺寸过小，可以在进行第一刻蚀之前进行初次刻蚀，并且使得下电极5上方的导电薄层6的底面积尺寸、第一阻挡层7的底面积尺寸和上电极8的底面积尺寸均接近并大于下电极5的底面积尺寸。
进一步地，在上述优选的实施方式中，第一刻蚀可以为干法刻蚀；
进一步地，在上述优选的实施方式中，第二刻蚀可以为干法刻蚀；
进一步地，在上述优选的实施方式中，初次刻蚀可以为干法刻蚀。
进一步地，作为一个优选的实施方式，如图3所示，步骤S4具体可以包括以下步骤：
步骤S44，在介质层3上形成导电薄层6，并且对导电薄层6进行第四刻蚀，以得到下电极5上方的导电薄层6，并且使得导电薄层6的底面积尺寸小于或等于下电极5的底面积尺寸；
步骤S45，在导电薄层6上形成第一阻挡层7，并且对导电薄层6进行第五刻蚀，以得到使得第一阻挡层7的底面积尺寸小于导电薄层6的底面积尺寸；
步骤S46，在第一阻挡层7上形成上电极8，使得上电极8的底面积尺寸小于导电薄层6的底面积尺寸以及上电极8的底面积尺寸接近第一阻挡层7的底面积尺寸。
可以先在介质层3上形成导电薄层6，并进行刻蚀以得到下电极5上方的导电薄层6，并且使得导电薄层6的底面积尺寸小于或等于下电极5的底面积尺寸；
接着在导电薄层6上形成第一阻挡层7，此时的第一阻挡层7的底面积尺寸还不符合用户需求，继续对导电薄层6进行刻蚀，使得第一阻挡层7的底面积尺寸小于导电薄层6的底面积尺寸；然后在第一阻挡层7上形成上电极8，使得上电极8的底面积尺寸接近第一阻挡层7的底面积尺寸。
其中，第四刻蚀和第五刻蚀均可以为干法刻蚀。
进一步地，在上述实施例中，下电极5的材质为氮化钛(TiN)。
进一步地，在上述实施例中，导电薄层6的材质为氧化钽(Ta2O5-x)。
进一步地，在上述实施例中，第一阻挡层7的材质为氧化钽(TaOx)。
进一步地，在上述实施例中，上电极8的材质为氮化钛(TiN)。
进一步地，在上述实施例中，第二阻挡层9的材质为氮化硅(SiN)。
进一步地，在上述实施例中，如图4所示，步骤S5具体包括以下步骤：
步骤S51，在介质层3上方形成第二阻挡层9，并且第二阻挡层9覆盖上电极8；
步骤S52，对第二阻挡层9进行研磨，直到暴露上电极8。
上电极8和第一阻挡层7均在第二阻挡层9内部，以使得上电极8和第一阻挡层7的第二阻挡层9作为侧壁阻挡层可以在设置和复位过程中，抑制外部的氧离子进入导电薄层6与氧空位结合引起低阻态的失效，进而实现有效隔绝侧壁的游离氧影响。
进一步地，在上述实施例中，在步骤S5中的下电极5、导电薄层6、第一阻挡层7和上电极8的中心位置均在同一直线上。使整体分布更为紧凑，从而提高整体的低阻态的稳定性。
以上仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (8)
1.一种形成随机存储器层的方法，其特征在于，提供一衬底，所述衬底包括金属互联层；
所述形成随机存储器层的方法包括以下步骤：
步骤S1，在所述衬底上形成介质层；
步骤S2，在所述介质层上形成多个通孔，每个所述通孔底部暴露所述金属互联层；
步骤S3，在每个所述通孔内填充下电极；
步骤S4，在所述下电极上方依次形成导电薄层、第一阻挡层和上电极，以使得所述导电薄层的底面积尺寸小于或等于所述下电极的底面积尺寸，所述第一阻挡层的底面积尺寸和所述上电极的底面积尺寸均小于所述下电极上方的导电薄层的底面积尺寸；
步骤S5，在介质层上方形成第二阻挡层，并且所述第二阻挡层与所述上电极平齐；
所述第一阻挡层和所述上电极用于对所述导电薄层在初始、设置和复位状态下的位置进行束缚，以使得所述导电薄层靠近所述随机存储器层的中心；
所述导电薄层的材质为氧化钽Ta2O5-x1，所述第一阻挡层的材质为氧化钽TaOx2，所述第二阻挡层的材质为氮化硅。
2.如权利要求1所述的形成随机存储器层的方法，其特征在于，所述步骤S4中通过干法刻蚀在所述下电极上方依次形成所述导电薄层、所述第一阻挡层和所述上电极。
3.如权利要求1所述的形成随机存储器层的方法，其特征在于，所述步骤S4具体包括以下步骤：
步骤S41，在所述介质层的上方依次形成所述导电薄层、所述第一阻挡层和所述上电极；
步骤S42，对所述导电薄层、所述第一阻挡层和所述上电极进行第一刻蚀，以得到所述下电极上方的所述导电薄层、所述第一阻挡层和所述上电极，并且所述下电极上方的所述导电薄层的底面积尺寸、所述第一阻挡层的底面积尺寸和所述上电极的底面积尺寸均小于或等于所述下电极的底面积尺寸；
步骤S43，对所述第一阻挡层和所述上电极进行第二刻蚀，以得到所述导电薄层上方的所述第一阻挡层和所述上电极，并且使得所述导电薄层上方的所述第一阻挡层的底面积尺寸和所述上电极的底面积尺寸均小于所述下电极上方的所述导电薄层的底面积尺寸。
4.如权利要求3所述的形成随机存储器层的方法，其特征在于，在步骤S42之前包括：对所述导电薄层、所述第一阻挡层和所述上电极进行初次刻蚀，以得到所述下电极上方的导电薄层、所述第一阻挡层和所述上电极，并且所述下电极上方的所述导电薄层的底面积尺寸、所述第一阻挡层的底面积尺寸和所述上电极的底面积尺寸均接近并小于所述下电极的底面积尺寸。
5.如权利要求4所述的形成随机存储器层的方法，其特征在于，所述第一刻蚀为干法刻蚀；和/或
所述第二刻蚀为干法刻蚀；和/或
所述初次刻蚀为干法刻蚀。
6.如权利要求1所述的形成随机存储器层的方法，其特征在于，所述下电极的材质为氮化钛；和/或
所述上电极的材质为氮化钛。
7.如权利要求1所述的形成随机存储器层的方法，其特征在于，所述步骤S5具体包括以下步骤：
步骤S51，在所述介质层上方形成第二阻挡层，并且所述第二阻挡层覆盖所述上电极；
步骤S52，对所述第二阻挡层进行研磨，直到暴露所述上电极。
8.如权利要求1所述的形成随机存储器层的方法，其特征在于，在步骤S5中的所述下电极、所述导电薄层、所述第一阻挡层和所述上电极的中心位置均在同一直线上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910157174.1A CN109888091B (zh) | 2019-03-01 | 2019-03-01 | 一种形成随机存储器层的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910157174.1A CN109888091B (zh) | 2019-03-01 | 2019-03-01 | 一种形成随机存储器层的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109888091A CN109888091A (zh) | 2019-06-14 |
| CN109888091B true CN109888091B (zh) | 2023-12-01 |
Family
ID=66930350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910157174.1A Active CN109888091B (zh) | 2019-03-01 | 2019-03-01 | 一种形成随机存储器层的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109888091B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1710840A2 (en) * | 2005-04-06 | 2006-10-11 | Samsung Electronics Co., Ltd. | Multi-bit memory device having resistive material layers as storage node and methods of manufacturing and operating the same |
| CN101504968A (zh) * | 2008-01-25 | 2009-08-12 | 财团法人工业技术研究院 | 相变化存储装置及其制造方法 |
| CN102244193A (zh) * | 2010-05-13 | 2011-11-16 | 复旦大学 | 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 |
| WO2012114744A1 (ja) * | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法 |
| CN105336852A (zh) * | 2015-12-10 | 2016-02-17 | 上海交通大学 | 带有自整流效应的rram存储单元结构及其制备方法 |
| JP5873981B2 (ja) * | 2012-01-19 | 2016-03-01 | パナソニックＩｐマネジメント株式会社 | 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 |
| CN105789438A (zh) * | 2016-04-22 | 2016-07-20 | 中国科学院微电子研究所 | 一种Cu基阻变存储器的制备方法及存储器 |
| CN105895800A (zh) * | 2016-04-21 | 2016-08-24 | 中国科学院微电子研究所 | 一种双极型阻变存储器及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10593877B2 (en) * | 2015-12-14 | 2020-03-17 | Winbond Electronics Corp. | Resistive random access memory |
| US9972779B2 (en) * | 2015-12-14 | 2018-05-15 | Winbond Electronics Corp. | Resistive random access memory |
-
2019
- 2019-03-01 CN CN201910157174.1A patent/CN109888091B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1710840A2 (en) * | 2005-04-06 | 2006-10-11 | Samsung Electronics Co., Ltd. | Multi-bit memory device having resistive material layers as storage node and methods of manufacturing and operating the same |
| CN101504968A (zh) * | 2008-01-25 | 2009-08-12 | 财团法人工业技术研究院 | 相变化存储装置及其制造方法 |
| CN102244193A (zh) * | 2010-05-13 | 2011-11-16 | 复旦大学 | 包含钌掺杂的氧化钽基电阻型存储器及其制备方法 |
| WO2012114744A1 (ja) * | 2011-02-23 | 2012-08-30 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法 |
| CN103262240A (zh) * | 2011-02-23 | 2013-08-21 | 松下电器产业株式会社 | 非易失性存储元件及其制造方法 |
| JP5873981B2 (ja) * | 2012-01-19 | 2016-03-01 | パナソニックＩｐマネジメント株式会社 | 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置 |
| CN105336852A (zh) * | 2015-12-10 | 2016-02-17 | 上海交通大学 | 带有自整流效应的rram存储单元结构及其制备方法 |
| CN105895800A (zh) * | 2016-04-21 | 2016-08-24 | 中国科学院微电子研究所 | 一种双极型阻变存储器及其制备方法 |
| CN105789438A (zh) * | 2016-04-22 | 2016-07-20 | 中国科学院微电子研究所 | 一种Cu基阻变存储器的制备方法及存储器 |
Non-Patent Citations (1)
| Title |
|---|
| Highly reliable TaO x ReRAM with centralized filament for 28-nm embedded application;Y. Hayakawa等;《IEEE Conference: 2015 Symposium on VLSI Technology》;20150630;第1页第1栏第1段至第1页第2栏第4段、图1-12 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109888091A (zh) | 2019-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8618526B2 (en) | Nonvolatile memory device and manufacturing method thereof | |
| US8324065B2 (en) | Resistive memory and methods of processing resistive memory | |
| CN104900804B (zh) | 具有导电蚀刻停止层的rram单元结构 | |
| KR100855855B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100648033B1 (ko) | 비대칭 영역 메모리 셀 | |
| US8193569B2 (en) | Non-volatile semiconductor memory device having ion conductive layer and methods of fabricating and operating the same | |
| CN102484114B (zh) | 非易失性半导体存储装置及其制造方法 | |
| US9041129B2 (en) | Semiconductor memory storage array device and method for fabricating the same | |
| CN113178520B (zh) | 非易失性存储器和制造方法 | |
| US11785786B2 (en) | Trench formation scheme for programmable metallization cell to prevent metal redeposit | |
| US20130077379A1 (en) | Semiconductor memory device, semiconductor device and method of manufacturing semiconductor memory device | |
| US8058097B2 (en) | Methods of forming resistive memory devices | |
| JP2011040483A (ja) | 抵抗変化メモリ | |
| JP2015082545A (ja) | 抵抗変化素子 | |
| US10644066B2 (en) | Sidewall insulated resistive memory devices | |
| KR20190053760A (ko) | 자기 랜덤 액세스 메모리 | |
| CN112216713A (zh) | 电阻式随机存取存储器及其重置方法 | |
| CN109888091B (zh) | 一种形成随机存储器层的方法 | |
| JP2010278275A (ja) | 半導体記憶装置 | |
| CN111799295B (zh) | 电子设备及其制造方法 | |
| JP2013062327A (ja) | 不揮発性記憶素子及び不揮発性記憶装置並びにそれらの製造方法 | |
| JP5357532B2 (ja) | 可変抵抗素子及びその製造方法 | |
| JP2015146343A (ja) | 不揮発性記憶装置およびその製造方法 | |
| US20230136097A1 (en) | ReRAM Device and Method for Manufacturing the Same | |
| US20240324476A1 (en) | Stacked resistive random-access memory cross-point cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |