TWI532228B - 電阻式記憶體及其製造方法 - Google Patents

Description

電阻式記憶體及其製造方法

本發明是有關於一種記憶體及其製造方法，且特別是有關於一種電阻式記憶體及其製造方法。

近年來電阻式記憶體(諸如電阻式隨機存取記憶體(Resistive Random Access Memory，RRAM)的發展極為快速，是目前最受矚目之未來記憶體的結構。由於電阻式記憶體具備低功耗、高速運作、高密度以及相容於互補式金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)製程技術之潛在優勢，因此非常適合作為下一世代之非揮發性記憶體元件。

現行的電阻式記憶體通常包括相對配置的上電極與下電極以及位於上電極與下電極之間的介電層。當對現行的電阻式記憶體進行設定(set)時，我們首先需進行燈絲形成(filament forming)的程序。對電阻式記憶體施加正偏壓，使電流從上電極流至下電極，使得介電層中產生氧空缺(oxygen vacancy)或氧離子(oxygen ion)而形成電流路徑，且此時燈絲形成。在所形成的燈絲中，鄰近 上電極處的部分的直徑會大於鄰近下電極處的部分的直徑。此外，當對現行的電阻式記憶體進行重置(reset)時，對電阻式記憶體施加負偏壓，使電流從下電極流至上電極。此時，鄰近下電極處的氧空缺或氧離子脫離電流路徑，使得燈絲在鄰近下電極處斷開。

在對現行的電阻式記憶體進行重置的過程中，若在鄰近下電極處的氧空缺或氧離子的數量太多，常常會導致脫離電流路徑的氧空缺或氧離子移至上述電流路徑的周圍而形成新的電流路徑。或者，由於鄰近下電極處的氧空缺或氧離子的數量太多，所施加的負偏壓並不足以使鄰近下電極處的氧空缺或氧離子完全脫離電流路徑。因此，往往需要施加較高的負偏壓以及增加施加負偏壓的時間，因而導致重置效率不佳。

本發明提供一種電阻式記憶體，其在兩電極之間具有至少兩種不同的介電層。

本發明另提供一種電阻式記憶體的製造方法，其包括在兩電極之間形成至少兩種不同的介電層。

本發明提出一種電阻式記憶體，其包括第一電極、第二電極、第一介電層、第二介電層以及第三介電層。第一電極與第二電極相對設置。當對電阻式記憶體進行設定時電流從第二電極流至第一電極，而當對電阻式記憶體進行重置時電流從第一電極流至第二電極。第一介電層配置於第一電極與第二電極之間。第 二介電層配置於第一介電層與第二電極之間。第三介電層配置於第二介電層與第二電極之間。第一介電層的材料與第三介電層的材料相同。第二介電層的材料與第一介電層及第三介電層的材料不同。

在本發明的一實施例中，更包括配置於第一介電層與第一電極之間的第四介電層。

基於上述，在本發明的電阻式記憶體中，第一電極與第二電極之間至少具有材料相同的第一介電層與第三介電層以及位於第一介電層與第三介電層之間的第二介電層，且第二介電層的材料與第一介電層及第三介電層的材料不同。因此，當對本發明的電阻式記憶體進行設定(電流從第二電極流至第一電極)時，部分氧空缺或氧離子會被第二介電層阻擋，故可在第一介電層中形成直徑較小之燈絲。如此一來，當對本發明的電阻式記憶體進行重置(電流從第一電極流至第二電極)時，由於在鄰近於第一電極的第一介電層中所形成的燈絲具有較小的直徑，因此可輕易地使形成燈絲之氧空缺或氧離子離開，進而可提高電阻式記憶體的重置效率。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、200‧‧‧電阻式記憶體

110‧‧‧第一電極

120‧‧‧第一介電層

130‧‧‧第二介電層

140‧‧‧第三介電層

150‧‧‧第二電極

160‧‧‧燈絲

162‧‧‧第一燈絲部分

163‧‧‧第二燈絲部分

164‧‧‧第三燈絲部分

170‧‧‧第四介電層

T1、T2、T3、T4‧‧‧厚度

圖1A至圖1B為依照本發明的一實施例的電阻式記憶體的製造方法的剖面示意圖。

圖2繪示對本發明的電阻式記憶體進行設定時的剖面示意圖。

圖3為依照本發明的另一實施例的電阻式記憶體的剖面示意圖。

圖1A至圖1B為依照本發明的一實施例的電阻式記憶體100的製造方法的剖面示意圖。首先，請參照圖1A，於第一電極110上形成第一介電層120。第一電極110的材料例如是氮化鈦(TiN)、鉑(Pt)、銥(Ir)、釕(Ru)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、鋯(Zr)、鉿(Hf)、鎳(Ni)、銅(Cu)、鈷(Co)、鐵(Fe)、釓(Y)或錳(Mo)，其形成方法例如是物理氣相沈積法。第一介電層120的材料例如是氧化鉿(諸如HfO或HfO₂等)、氧化鑭、氧化釓、氧化釔、氧化鋯、氧化鈦、氧化鉭、氧化鎳、氧化鎢、氧化銅、氧化鈷或氧化鐵，其形成方法例如是化學氣相沈積法。

請再參照圖1A，於第一介電層120上依序形成第二介電層130與第三介電層140，其中第三介電層140的材料與第一介電層120的材料相同，且第二介電層130的材料與第一介電層120及第三介電層140的材料不同。第二介電層130的材料例如是三氧化二鋁(Al₂O₃)、二氧化矽(SiO₂)、氧化鑭、氧化釓、氧化釔、氧 化鋯、氧化鈦、氧化鉭、氧化鎳、氧化鎢、氧化銅、氧化鈷或氧化鐵，其形成方法例如是化學氣相沈積法。第三介電層140的形成方法例如是化學氣相沈積法。值得一提的是，第一介電層120、第二介電層130及第三介電層140可以原位(In-Situ)沈積的方式形成。然而，本發明不限於此。在本發明的其他實施例中，第一介電層120、第二介電層130及第三介電層140亦可以非原位(Ex-Situ)沈積的方式形成。

在本實施例中，第一介電層120的厚度T1例如是5奈米以下，第二介電層130的厚度T2例如是2奈米以下，而第三介電層140的厚度T3例如是2奈米以下。第一介電層120與第三介電層140的厚度比例如是1：3、1：4、1：5或1：6。也就是說，在本實施例中，經由調整第一介電層120與第三介電層140的厚度比可使第二介電層130的位置較靠近第一電極110。

然後，請參照圖1B，於第三介電層140上形成第二電極150，以形成電阻式記憶體100。第二電極150的材料例如是氮化鈦(TiN)、鉑(Pt)、銥(Ir)、釕(Ru)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、鋯(Zr)、鉿(Hf)、鎳(Ni)、銅(Cu)、鈷(Co)、鐵(Fe)、釓(Y)或錳(Mo)其形成方法例如是物理氣相沈積法。

以下將對電阻式記憶體100的設定操作與重置操作進行說明。在以下實施例中，設定操作是藉由施加正偏壓而使電流從第二電極150流至第一電極110來進行。此外，重置操作是藉由施加負偏壓而使電流從第一電極110流至第二電極150來進行。

圖2繪示對本發明的電阻式記憶體100進行設定時的剖面示意圖。請參照圖2，當對電阻式記憶體100進行設定時，施加正偏壓，使電流從第二電極150流至第一電極110。依據燈絲理論，當電流流過第一介電層120、第二介電層130及第三介電層140時，在第一介電層120、第二介電層130及第三介電層140中會產生氧空缺或氧離子，因而構成電流路徑。在本實施例中，電流路徑由第一介電層120中的第一燈絲部分162、第二介電層130中的第二燈絲部分163以及第三介電層140中的第三燈絲部分164構成。

在本實施例中，第二介電層130的材料與第一介電層120及第三介電層140的材料不同，且較佳是第二介電層130的材料具有較好的絕緣特性(例如是三氧化二鋁)。因此，當對電阻式記憶體100進行設定(電流從第二電極150流至第一電極110)時，構成燈絲的部分氧空缺或氧離子可被第二介電層130阻擋(亦即，通過第二介電層130至第一介電層120的氧空缺或氧離子的數量較少)，故可在第一介電層120中形成直徑較小之第一燈絲部分162。然而，本發明不限於此。在本發明的其他實施例中，第二介電層130的材料相較於第一介電層120及第三介電層140的材料可不需具有較好的絕緣特性，只要第二介電層130的材料能夠使得通過第二介電層130至第一介電層120的氧空缺或氧離子的數量較少即可。

再者，在本實施例中，較佳的是第二介電層130愈靠近 第一電極110愈好，即第一介電層120的厚度愈小愈好。若第二介電層130愈靠近第一電極110，則較容易形成連接至第一電極110的燈絲(亦即，使第一電極110與第二電極150電性導通的燈絲)，而不需要進一步提高所施加的正偏壓。然而，本發明不限於此。在本發明的其他實施例中，第二介電層130亦可遠離第一電極110，即第一介電層120的厚度可大於或等於第三介電層140的厚度，只要第一介電層120、第二介電層130及第三介電層140具有適當的材料以形成使第一電極110與第二電極150電性導通的燈絲即可。

如此一來，當對電阻式記憶體100進行重置(電流從第一電極110流至第二電極150)時，由於在鄰近於第一電極110的第一介電層120中所形成的第一燈絲部分162具有較小的直徑，因此可輕易地使形成第一燈絲部分162之氧空缺或氧離子離開(不需要施加過多的偏壓且不需耗費過長的時間)，進而可提高電阻式記憶體100的重置效率。

圖3為依照本發明的另一實施例的電阻式記憶體200的剖面示意圖。圖3之實施例與上述圖2之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。請參照圖3，圖3之實施例與上述圖2之實施例的不同之處在於更包括配置於第一介電層120與第一電極110之間的第四介電層170。第四介電層170的厚度T4例如是2奈米以下。第四介電層170的材料與第一介電層120及第三介電層140的材料不同。在本實施例中，第四 介電層170的材料與第二介電層130的材料相同。然而，本發明不限於此。在本發明的其他實施例中，第四介電層170的材料亦可與第二介電層130的材料不同。第四介電層170的材料例如是三氧化二鋁、二氧化矽、氧化鑭、氧化釓、氧化釔、氧化鋯、氧化鈦、氧化鉭、氧化鎳、氧化鎢、氧化銅、氧化鈷或氧化鐵，其形成方法例如是化學氣相沈積法。

在本實施例中，較佳的是第四介電層170的材料具有較好的絕緣特性(較佳例如是三氧化二鋁)。如此一來，當對電阻式記憶體200進行重置(電流從第一電極110流至第二電極150)時，可進一步避免當第一電極110與第一介電層120直接接觸時因所施加的負偏壓導致新的氧空缺或氧離子產生而增加新的燈絲形成的機率的問題。也就是說，在第一電極110上配置第四介電層170可降低新的燈絲形成的機率，進而可提高電阻式記憶體200的重置效率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧電阻式記憶體

110‧‧‧第一電極

120‧‧‧第一介電層

130‧‧‧第二介電層

140‧‧‧第三介電層

150‧‧‧第二電極

160‧‧‧燈絲

162‧‧‧第一燈絲部分

163‧‧‧第二燈絲部分

164‧‧‧第三燈絲部分

T1、T2、T3‧‧‧厚度

Claims (8)

1. 一種電阻式記憶體，包括：相對設置的一第一電極與一第二電極，其中當對該電阻式記憶體進行設定時電流從該第二電極流至該第一電極，而當對該電阻式記憶體進行重置時電流從該第一電極流至該第二電極；一第一介電層，配置於該第一電極與該第二電極之間；一第二介電層，配置於該第一介電層與該第二電極之間；一第三介電層，配置於該第二介電層與該第二電極之間，其中該第一介電層的材料與該第三介電層的材料相同，且該第二介電層的材料與該第一介電層及該第三介電層的材料不同；以及一第四介電層，配置於該第一介電層與該第一電極之間，其中該第二介電層與該第一電極的距離小於等於7奈米。
2. 如申請專利範圍第1項所述的電阻式記憶體，其中該第一介電層的材料與該第三介電層的材料包括氧化鉿、氧化鑭、氧化釓、氧化釔、氧化鋯、氧化鈦、氧化鉭、氧化鎳、氧化鎢、氧化銅、氧化鈷或氧化鐵。
3. 如申請專利範圍第1項所述的電阻式記憶體，其中該第一介電層與該第三介電層的厚度比為1：3、1：4、1：5或1：6。
4. 如申請專利範圍第1項所述的電阻式記憶體，其中該第二介電層的材料包括三氧化二鋁、二氧化矽、氧化鑭、氧化釓、氧化釔、氧化鋯、氧化鈦、氧化鉭、氧化鎳、氧化鎢、氧化銅、氧化鈷或氧化鐵。
5. 如申請專利範圍第1項所述的電阻式記憶體，其中該第四介電層的材料包括三氧化二鋁、二氧化矽、氧化鑭、氧化釓、氧化釔、氧化鋯、氧化鈦、氧化鉭、氧化鎳、氧化鎢、氧化銅、氧化鈷或氧化鐵。
6. 如申請專利範圍第5項所述的電阻式記憶體，其中該第四介電層的材料與該第一介電層及該第三介電層的材料不同。
7. 如申請專利範圍第5項所述的電阻式記憶體，其中該第四介電層的材料與該第二介電層的材料相同。
8. 如申請專利範圍第5項所述的電阻式記憶體，其中該第四介電層的材料與該第二介電層的材料不同。