KR101382835B1 - 저항 변화 메모리 소자 및 이의 제조방법 - Google Patents

저항 변화 메모리 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR101382835B1
KR101382835B1 KR1020120134266A KR20120134266A KR101382835B1 KR 101382835 B1 KR101382835 B1 KR 101382835B1 KR 1020120134266 A KR1020120134266 A KR 1020120134266A KR 20120134266 A KR20120134266 A KR 20120134266A KR 101382835 B1 KR101382835 B1 KR 101382835B1
Authority
KR
South Korea
Prior art keywords
resistance change
memory device
change layer
lower electrode
oxygen
Prior art date
Application number
KR1020120134266A
Other languages
English (en)
Inventor
황현상
김성현
이대석
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020120134266A priority Critical patent/KR101382835B1/ko
Application granted granted Critical
Publication of KR101382835B1 publication Critical patent/KR101382835B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항 변화 메모리 소자 및 이의 제조방법을 제공한다. 저항 변화 메모리 소자의 제조방법은 기판 상에 하부전극을 형성하는 단계, 하부전극 상에 저항변화층을 형성하는 단계, 저항변화층에 고압 수소 열처리를 수행하여, 저항변화층 내에 수소 원자를 도입하는 단계 및 고압 수소 열처리된 저항변화층 상에 상부전극을 형성하는 단계를 포함하여, 간단하고 용이하게 저항변화층 내에 인위적으로 풍부한 산소 공공을 형성시킴으로써 포밍 전압(forming voltage)을 감소시킬 수 있으며, 산소 공공에 의한 전도성 필라멘트의 생성 위치를 한정시켜 스위칭 동작의 균일성을 향상시킬 수 있다. 또한, 저항 변화 메모리 소자는 하부전극, 하부전극 상에 배치되는 저항변화층 및저항변화층 상에 배치되는 상부전극을 포함하되, 저항변화층은 산소 공공이 밀집 정렬되어 형성된 산소 공공 클러스터와, OH- 이온을 포함하여, 고압 수소 열처리시 첨가된 수소 원자에 의해 저항변화층 내에 형성된 OH- 이온은 산소 이온보다 높은 이동도를 가지므로, 스위칭 동작시 스위칭 속도를 향상시킬 수 있다.

Description

저항 변화 메모리 소자 및 이의 제조방법{Resistive random access memory device and method of manufacturing the same}
본 발명은 비휘발성 메모리 소자 및 이의 제조방법에 관한 것으로, 보다 상세하게는 저항 변화 메모리 소자 및 이의 제조방법에 관한 것이다.
최근 고밀도 데이터 저장 매체들의 수요 증가에 따라, 플래시 메모리가 광범위하게 사용되고 있다. 그러나, 플래시 메모리 소자의 개발이 물리적, 기술적 한계에 다다르면서 20nm 급 이하의 스케일링 다운이 어려워짐에 따라, 플래시 메모리를 대체할 수 있는 차세대 메모리 소자에 대한 연구가 활발히 수행되고 있다.
이러한 차세대 메모리 소자 중에서도, 저항 변화 메모리 소자는 간단한 소자 구조, 빠른 스위칭 속도, 저전력 소비, 우수한 확장성 등의 다양한 이점으로 인해 많은 연구가 진행되고 있다.
저항 변화 메모리 소자는 인가되는 바이어스에 따라 저항이 급격히 변화하여 적어도 서로 다른 두 저항 상태를 스위칭(switching)할 수 있는 가변저항 물질을 이용하는 메모리 소자이다. 이러한 특성을 갖는 저항변화 물질로 전이금속 산화물을 포함하는 이원계 산화물 또는 페로브스카이트(perovskite) 계열의 물질이 있다.
일반적으로 저항 변화 메모리 소자는 상·하부 전극과, 그 사이에 개재되는 저항변화층을 포함한다. 상기의 상·하부 전극에 일정 크기의 바이어스가 인가되면, 인가되는 바이어스에 따라서 상기 저항변화층 내에 산소 공공(oxygen vacancy)에 의한 전도성 필라멘트(conducting filaments)가 생성되거나, 생성된 산소 공공이 제거되어 기 형성된 전도성 필라멘트가 소멸된다. 이러한 전도성 필라멘트의 생성 또는 소멸에 의해 저항변화층은 서로 구별할 수 있는 두 저항 상태를 나타낸다.
이 때, 전도성 필라멘트가 생성된 경우, 저항이 낮은 셋(set) 상태를 나타내고, 전도성 필라멘트가 소멸된 경우 저항이 높은 리셋(reset)상태를 나타낸다.
그러나, 상기 산소 공공에 의한 전도성 필라멘트는 불규칙하게 생성되기 때문에, 소자의 특성 분포가 불균일하여, 소자 성능과 신뢰성이 저하되는 문제점이 있다.
본 발명이 해결하고자 하는 과제는 산소 공공에 의한 전도성 필라멘트를 규칙적으로 생성시켜 성능이 개선된 저항 변화 메모리 소자 및 이의 제조방법을 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자의 제조방법을 제공한다. 상기 소자는 기판 상에 하부전극을 형성하는 단계, 상기 하부전극 상에 저항변화층을 형성하는 단계, 상기 저항변화층에 고압 수소 열처리를 수행하여, 상기 저항변화층 내에 수소 원자를 도입하는 단계 및 상기 고압 수소 열처리된 저항변화층 상에 상부전극을 형성하는 단계를 포함한다.
상기 저항변화층은 이원계 산화물을 포함할 수 있다.
상기 고압 수소 열처리는 200℃ ∼ 400℃의 온도 범위, 5atm ∼ 20atm의 압력 범위에서 수행될 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 저항 변화 메모리 소자를 제공한다. 상기 소자는 하부전극, 상기 하부전극 상에 배치되는 저항변화층 및 상기 저항변화층 상에 배치되는 상부전극을 포함하되, 상기 저항변화층은, 산소 공공이 밀집 정렬되어 형성된 산소 공공 클러스터와, OH- 이온을 포함한다.
상기 산소 공공 클러스터는 상기 저항변화층 내에서 상기 하부전극과 상기 상부전극을 연결하도록 형성될 수 있다.
상기 하부전극 및 상기 상부전극에 인가되는 바이어스에 따라, 상기 산소 공공 클러스터가 형성된 자리에 전도성 필라멘트가 생성 또는 소멸될 수 있다.
상기 저항변화층은 이원계 산화물을 포함할 수 있다.
상기 산소 공공 클러스터와, OH- 이온은 고압 수소 열처리를 통해 형성될 수 있다.
상기 상부전극 및 하부전극은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 하프늄(Hf), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN) 중에서 선택되는 어느 하나를 포함할 수 있다.
상기 상부전극은 TiN 전극이고, 상기 저항변화층은 HfO2막이고, 상기 하부전극은 Pt 전극일 수 있다.
본 발명에 따르면, 간단하고 용이하게 저항변화층 내에 인위적으로 풍부한 산소 공공을 형성시킴으로써 포밍 전압(forming voltage)을 감소시킬 수 있으며, 산소 공공에 의한 전도성 필라멘트의 생성 위치를 한정시켜 스위칭 동작의 균일성을 향상시킬 수 있다.
더욱이, 고압 수소 열처리시 첨가된 수소 원자에 의해 저항변화층 내에 형성된 OH- 이온은 산소 이온보다 높은 이동도를 가지므로, 스위칭 동작시 스위칭 속도를 향상시킬 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1a 및 도 1c는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 제조방법을 나타내는 단면도들이다.
도 2는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자를 나타내는 단면도이다.
도 3a 내지 3b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 동작원리를 나타내는 단면도들이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 포밍시 I-V 커브와 포밍 전압을 나타내는 그래프들이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 I-V 커브와, 저저항 상태(LRS)/고저항 상태(HRS)에서의 전류를 나타내는 그래프들이다.
도 6a 및 도 6b는 비교예와, 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 C-AFM 이미지들이다.
도 7a 및 도 7b는 비교예와, 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 H+ 이온 강도 그래프 및 FT-IR 분석 그래프이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 셋(set) 과정에서의 실시간 오실로스코프 측정을 나타내는 그래프들이다.
도 9는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 리텐션(retention) 특성을 나타내는 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 그 기준에 따라 아래쪽, 하(부), 하면 등의 의미로 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며 절대적인 방향을 의미하는 것으로 한정 해석되어서는 안 된다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장 또는 생략된 것일 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 및 도 1c는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 제조방법을 나타내는 단면도들이다.
도 1a를 참조하면, 기판(10) 상에 하부전극(20)과 저항변화층(30)을 순차적으로 형성한다. 상기 기판(10)은 필요에 따라 제거될 수 있다. 상기 하부전극(20)과 저항변화층(30)을 형성하기 위해 RF 마그네트론 스퍼터링법, 플라즈마 강화 화학 기상 증착법(PECVD) 또는 원자층 증착법(ALD) 등을 이용할 수 있으나, 이에 한정되는 것은 아니다.
상기 기판(10)은 일 예로, Si 기판일 수 있으며, Si 기판 상에 SiO2가 형성된 SiO2/Si 기판일 수 있다. 상기 하부전극(20)은 백금(Pt), 이리듐(Ir), 금(Au), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 하프늄(Hf), 루테늄(Ru), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN) 중에서 선택되는 어느 하나로 이루어질 수 있다.
상기 저항변화층(30)은 이원계 산화물로 이루어질 수 있다. 일 예로, 상기 저항변화층(30)은 MgO, ZnO, TiO2, NiO, SiO2, Nb2O5, Al2O3 또는 HfO2 등으로 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니며, 산소 공공에 의해 산화·환원 반응을 일으킬 수 있는 물질이라면, 어느 것이든 가능하다.
도 1b를 참조하면, 저항변화층(30)에 고압 수소 열처리를 수행한다. 상기 고압 수소 열처리는 200℃ ∼ 400℃의 온도 범위, 5atm ∼ 20atm의 압력 범위에서 수행될 수 있다. 상기 고압 수소 열처리를 통해 상기 저항변화층(30) 내에 수소 원자를 도입할 수 있다.
상기 고압 수소 열처리를 통해 수소 원자가 상기 저항변화층(30) 내로 확산되면, 상기 수소 원자는 상기 저항변화층(30) 내에 존재하는 산소를 탈리(reduction reaction)시킬 수 있다. 상기 산소가 탈리된 자리에는 산소 공공이 형성될 수 있다. 따라서, 고압 수소 열처리를 통해 비교적 저온에서 많은 수의 산소 공공을 생성시킬 수 있다.
도 1c를 참조하면, 저항변화층(30) 상에 상부전극(40)을 형성한다. 상기 상부전극(40)을 형성하기 위해 RF 마그네트론 스퍼터링법, 플라즈마 강화 화학 기상 증착법(PECVD) 또는 원자층 증착법(ALD) 등을 이용할 수 있으나, 이에 한정되는 것은 아니다.
상기 상부전극(40)은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 하프늄(Hf), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN) 중에서 선택되는 어느 하나로 이루어질 수 있다. 이 때, 상기 하부전극(20)과 상부전극(40)은 서로 동일하거나, 서로 다른 물질로 이루어질 수 있다.
도 2는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자를 나타내는 단면도이다.
도 2를 참조하면, 기판(10) 상에 하부전극(20)이 배치된다. 상기 기판(10)은 일 예로, Si 기판일 수 있으며, Si 기판 상에 SiO2가 형성된 SiO2/Si 기판일 수 있다.
상기 하부전극(20)은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 하프늄(Hf), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN) 중에서 선택되는 어느 하나로 이루어질 수 있다.
상기 하부전극(20) 상에 저항변화층(30)이 배치된다. 상기 저항변화층(30)은 이원계 산화물로 이루어질 수 있다. 일 예로, 상기 저항변화층(30)은 MgO, ZnO, TiO2, NiO, SiO2, Nb2O5, Al2O3 또는 HfO2 등으로 이루어질 수 있다. 그러나, 이에 한정되는 것은 아니며, 산소 공공에 의해 산화·환원 반응을 일으킬 수 있는 물질이라면, 어느 것이든 가능하다.
상기 저항변화층(30)은 산소 공공(Vo)이 밀집 정렬되어 형성된 산소 공공 클러스터(cluster)와, OH- 이온을 포함한다. 일 예로, 상기 산소 공공 클러스터와 OH- 이온은 고압 수소 열처리를 통해 형성될 수 있다.
상기 고압 수소 열처리는 상기 저항변화층(30) 내에 존재하는 산소를 탈리시켜 산소의 어셉터(accepor) 자리를 소멸시킬 수 있다. 따라서, 상기 자리에 산소 공공(Vo)이 형성되고, 상기 산소 공공은 밀집 정렬되어 클러스터를 이룰 수 있다. 상기 산소 공공 클러스터는 상기 저항변화층 내에서 상기 하부전극(20)과 상부전극(40)을 연결하도록 형성될 수 있다.
포밍 과정 또는 셋 동작에서, 상기 형성된 산소 공공 클러스터를 통해 전도성 필라멘트가 형성될 수 있다. 이는, 상기 산소 공공 클러스터가 형성된 자리에서 산소 공공 농도가 높아, 전도성 필라멘트의 형성에 가장 낮은 에너지를 필요로 하기 때문인 것으로 풀이된다.
이 때, 상기 고압 수소 열처리를 통해 포밍 전압이 감소할 수 있다. 이는, 고압 분위기에서 상기 저항변화층(30) 내에 도입되는 수소 원자 때문인 것으로 풀이된다.
보다 구체적으로, 상기 수소 원자는 고압 열처리를 통해 상기 저항변화층(30) 내로 확산될 수 있다. 상기 수소 원자로 인해 상기 저항변화층(30) 내에는 수많은 산소 공공(Vo)이 생성되어, 저항이 감소될 수 있다. 상기 산소 공공들은 밀집 정렬되어, 클러스터(cluster)를 형성할 수 있다. 포밍 과정이 수행되는 동안 상기 산소 공공 클러스터들이 형성된 자리를 따라 전도성 필라멘트가 생성될 수 있다.
한편, 고압 수소 열처리에 의해 수소 원자는 상기 저항변화층(30) 내로 확산될 수 있다. 이로써, 상기 저항변화층(30) 내에서 수소 이온과 산소 이온이 결합하여 이동성이 우수한 OH- 이온이 형성될 수 있다. 상기 OH- 이온은 산소 이온보다 높은 이동도를 가지므로, 스위칭 동작시 스위칭 속도를 빠르게 하여, 소자의 성능을 향상시킬 수 있다.
상기 저항변화층(30) 상에 상부전극(40)이 배치된다. 상기 상부전극(40)은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 하프늄(Hf), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN) 중에서 선택되는 어느 하나로 이루어질 수 있다. 이 때, 상기 하부전극(20)과 상부전극(40)은 서로 동일하거나, 서로 다른 물질로 이루어질 수 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 동작원리를 나타내는 단면도들이다.
도 3a 및 도 3b를 참조하면, 상부전극(40)에 양의 전압을 인가하고, 하부전극(20)에 그라운드 전압을 인가하면, 셋(set) 과정이 수행될 수 있다. 상기 셋(set) 과정에서, 산소 이온(O2 -)은 상부전극(40)과 저항변화층(30)의 계면으로 이동하고, 상기 산소 이온이 이동된 자리에 산소 공공(Vo)이 형성될 수 있다. 상기 산소 공공(Vo)에 의해 상기 하부전극(20)으로부터 상부전극(40)을 연결하는 전도성 경로인 전도성 필라멘트가 생성될 수 있다. 따라서, 소자는 저저항 상태로 진입할 수 있다.
반면, 상부전극(40)에 음의 전압을 인가하고, 하부전극(20)에 그라운드 전압을 인가하면, 리셋(reset) 과정이 수행될 수 있다. 상기 리셋(reset) 과정에서, 상부전극(40)과 저항변화층(30)의 계면으로 이동하였던 산소 이온은 상기 저항변화층(30)으로 다시 이동할 수 있다. 따라서, 산소 공공(Vo)은 상기 재이동해온 산소 이온과 재결합될 수 있다. 상기 재결합에 의해 상기 셋(set) 과정에서 생성된 전도성 필라멘트는 소멸될 수 있다. 따라서, 소자는 고저항 상태로 진입할 수 있다.
또한, 상기 산소 이온이 이동될 때, 고압 수소 열처리에 의해 도입된 수소 원자가 산소와 결합하여 형성된 OH- 이온도 함께 이동할 수 있다. 상기 OH- 이온은 산소 이온보다 높은 이동도를 가지므로, 스위칭 동작시 스위칭 속도를 빠르게 할 수 있다.
셋(set)/리셋(reset) 동작시 산소 이온은 전계가 인가됨에 따라 저항변화층(30) 내 산소의 포텐셜 배리어(potential barrier)를 통과하여 드리프트된다. 따라서, 유효 포텐셜 배리어가 낮을수록 산소 이온의 드리프트가 용이해져, 스위칭 속도가 빨라질 수 있다.
고압 수소 열처리는 많은 산소 공공 자리를 발생시키므로, 상기 유효 포텐셜 배리어가 낮아질 수 있으며, 상기 저항변화층(30) 내에서 수소 이온과 산소 이온이 결합하여 생성된 OH- 이온은 산소 이온보다 높은 이동도를 가지므로, 스위칭 동작시 스위칭 속도를 빠르게 하여, 소자의 성능을 향상시킬 수 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예(example)를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
실험예
SiO2/Si 기판 상에 Pt가 배치된 Pt/SiO2/Si 적층구조 상에 PECVD법을 이용하여 100nm 두께의 SiO2막을 증착한 후, 통상의 리소그래피와 식각을 이용하여 SiO2막 내에 250nm 직경의 비아-홀(via-hole)을 형성하였다. 상기 비아-홀 내에 TEMAH(tetrakis[ethylmethylamino]hafnium) 및 H2O를 전구체로 이용하여 ALD법으로 5nm 두께의 HfO2막을 증착하였다. 이후, 200℃, 10atm, 수소 가스 분위기에서 30분간 고압 수소 열처리(HPHA)를 수행하였다. 이후, 고압 수소 열처리된 HfO2막 상에 RF 마그네트론 스퍼터링법을 이용하여 50nm 두께의 TiN막을 증착하였다.
비교예
고압 수소 열처리를 수행하지 않은 이외 공정은 실험예와 동일하게 하여, 저항 변화 메모리 소자를 제조하였다.
도 4a 및 도 4b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 포밍시 I-V 커브와 포밍 전압을 나타내는 그래프들이다.
도 4a 및 도 4b를 참조하면, HfO2막 내에서의 저항 스위칭 발생을 위해 TiN 전극에 양의 전압을 인가하고, Pt 전극에 그라운드를 인가하여, 포밍 과정을 수행하였다. 이 때, 포밍 과정을 수행한 30개의 서로 다른 저항 변화 메모리 소자들을 선택하여 포밍 전압을 측정하였다. 그 결과, 포밍 전류는 실험예의 소자가 비교예의 소자에 비해 큰 것을 확인할 수 있다. 또한, 초기 저항은 고압 수소 열처리를 수행한 경우, 78.6GΩ에서 9.2㏁으로 큰 폭 감소하고, 평균 포밍 전압은 2.68V에서 1.18V로 감소함을 확인할 수 있다. 따라서, HfO2막에 고압 수소 열처리를 수행하는 경우, 보다 낮은 포밍 전압으로 메모리 소자를 저항 스위칭시킬 수 있음을 알 수 있다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 I-V 커브와, 저저항(LRS)/고저항(HRS) 상태에서의 전류를 나타내는 그래프들이다.
도 5a 내지 도 5c를 참조하면, 셋(set) 동작에서의 소자의 영구적인 브레이크다운(breakdown)을 방지하기 위해 컴플라이언스 전류는 50μA으로 설정하였다.
이 때, 소자의 스위칭 균일성을 판단하기 위해 실험예와 비교예 각각 50개의 서로 다른 저항 변화 메모리 소자들을 선택하여 저저항(LRS)/고저항(HRS) 상태에서의 전류, 리셋 전류 최대값, 셋(set) 전압 등을 측정하였다.
그 결과, 실험예의 경우가 더 조밀한 분포를 나타냄을 확인할 수 있다. 즉, 50개의 서로 다른 소자에서 각 측정값들의 차이가 크지 않았다. 또한, 실험예의 경우, 리셋 전류의 최대값은 50μA 이하로 감소함을 확인할 수 있다. 따라서, 본 발명의 일 실시예에 의한 저항 변화 메모리 소자는 보다 안정된 스위칭 균일성을 나타냄을 확인할 수 있다.
도 6a 및 도 6b는 비교예와, 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 C-AFM 이미지들이다.
도 6a 및 도 6b를 참조하면, 실험예의 경우(도 5b), 산소 공공 클러스터의 발생에 의해 약 1nA의 높이를 가지는 다수의 전류 피크가 나타나는 반면, 비교예의 경우(도 5a) 전류 피크가 나타나지 않음을 확인할 수 있다. 실험예에서 다수의 전류 피크가 나타나는 것은, 수소 열처리가 HfO2막의 화학양론비를 변화시키고, HfO2막의 전기 저항을 크게 감소시키기 때문인 것으로 풀이된다.
상기 전류 피크는 산소와 관련된 결함의 존재로서 나타날 수 있다. 즉, 수소를 도입하는 환원 분위기에서의 고압 열처리는, HfO2막 내에 존재하는 산소를 탈리시켜 산소의 어셉터(accepor) 자리를 소멸시킬 수 있다. 따라서, 상기 자리에 산소 공공(Vo)이 형성되고, 상기 산소 공공은 밀집 정렬되어 클러스터를 이룰 수 있다. 즉, 실험예에서 나타나는 다수의 전류 피크는 HfO2막 내에 국부적으로 형성된 산소 공공 클러스터에 기인한다. 이후, 포밍 과정 또는 셋 동작에서, 상기 형성된 산소 공공 클러스터를 통해 전도성 필라멘트가 형성될 수 있다. 이는, 상기 산소 공공 클러스터가 형성된 자리는 산소 공공 농도가 높아, 전도성 필라멘트의 형성에 가장 낮은 에너지를 필요로 하기 때문인 것으로 풀이된다.
따라서, 고압 수소 열처리를 통해 HfO2막 내에 전도성 필라멘트 형성 위치를 미리 결정해주는 산소 공공 클러스터들을 발생시킬 수 있다.
도 7a 및 도 7b는 비교예와, 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 H+ 이온 강도 그래프 및 FT-IR 분석 그래프이다.
도 7a를 참조하면, 실험예의 경우가 비교예의 경우보다 H+ 이온 강도가 훨씬 높은 것을 확인할 수 있다. 이로써, 고압 수소 열처리를 통해 HfO2막 내에 수소 원자가 도입되었음을 알 수 있다.
도 7b를 참조하면, 실험예의 경우, 1600cm-1과 3300cm-1에서 피크가 나타난다. 이는 HfO2막 내에 수소를 가지는 OH- 결합이 존재함을 의미한다. 고압 수소 열처리에 의해 수소 원자는 상기 HfO2막 내로 확산될 수 있다. 이로써, 상기 HfO2막 내에 OH- 결합이 형성될 수 있다. 또한, 상기 HfO2막 내에서 수소 이온과 산소 이온이 결합하여 이동성이 우수한 OH- 이온이 형성될 수 있다.
도 8a 및 도 8b는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 셋(set) 과정에서의 실시간 오실로스코프 측정을 나타내는 그래프들이다.
도 8a 및 도 8b를 참조하면, 셋(set) 동작시, 평균 지연 시간(mean delay time)은 실험예의 경우가 비교예의 경우보다 훨씬 낮은 것을 확인할 수 있다. 또한, 1μs 간격으로 4V의 펄스 전압을 인가하였을 때 매우 빠른 펄스 스위칭 동작이 이루어지는 것을 확인할 수 있다.
이는 실험예의 경우, 산소 이온의 이동을 위한 유효 포텐셜 배리어의 높이가 낮아지고, 상기 HfO2막 내에서 수소 이온과 산소 이온이 결합하여 생성된 OH- 이온이 산소 이온보다 높은 이동도를 가지기 때문인 것으로 풀이된다.
도 9는 본 발명의 일 실시예에 의한 저항 변화 메모리 소자의 리텐션(retention) 특성을 나타내는 그래프이다.
도 9를 참조하면, 200℃의 고온에서도 고저항 상태(HRS) 및 저저항 상태(LRS)의 전류 모두 약 104초 이상 유지되는 것을 확인할 수 있다. 따라서, 본 발명의 일 실시예에 의한 저항 변화 메모리 소자는 고온 리텐션 특성이 우수함을 확인할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 기판 20: 하부전극
30: 저항변화층 40: 상부전극

Claims (11)

  1. 기판 상에 하부전극을 형성하는 단계;
    상기 하부전극 상에 저항변화층을 형성하는 단계;
    상기 저항변화층에 소정 압력의 수소 열처리를 수행하여, 상기 저항변화층 내에 수소 원자를 도입하는 단계; 및
    상기 소정 압력의 수소 열처리된 저항변화층 상에 상부전극을 형성하는 단계를 포함하고,
    상기 소정 압력의 수소 열처리에 의해 산소 공공 클러스터 및 OH- 이온이 생성되는 것인,
    저항 변화 메모리 소자의 제조방법.
  2. 제1항에 있어서,
    상기 저항변화층은 이원계 산화물을 포함하는 저항 변화 메모리 소자의 제조방법.
  3. 제1항에 있어서,
    상기 소정 압력의 수소 열처리는 200℃ ∼ 400℃의 온도 범위에서 수행되는 저항 변화 메모리 소자의 제조방법.
  4. 제1항에 있어서,
    상기 소정 압력의 수소 열처리는 5atm ∼ 20atm의 압력 범위에서 수행되는 저항 변화 메모리 소자의 제조방법.
  5. 하부전극;
    상기 하부전극 상에 배치되는 저항변화층; 및
    상기 저항변화층 상에 배치되는 상부전극을 포함하되,
    상기 저항변화층은, 산소 공공이 밀집 정렬되어 형성된 산소 공공 클러스터와, OH- 이온을 포함하는 저항 변화 메모리 소자.
  6. 제5항에 있어서,
    상기 산소 공공 클러스터는 상기 저항변화층 내에서 상기 하부전극과 상기 상부전극을 연결하도록 형성되는 저항 변화 메모리 소자.
  7. 제5항에 있어서,
    상기 하부전극 및 상기 상부전극에 인가되는 바이어스에 따라, 상기 산소 공공 클러스터가 형성된 자리에 전도성 필라멘트가 생성 또는 소멸되는 저항 변화 메모리 소자.
  8. 제5항에 있어서,
    상기 저항변화층은 이원계 산화물을 포함하는 저항 변화 메모리 소자.
  9. 제5항에 있어서,
    상기 산소 공공 클러스터와, OH- 이온은 소정 압력의 수소 열처리를 통해 형성되는 저항 변화 메모리 소자.
  10. 제5항에 있어서,
    상기 상부전극 및 하부전극은 백금(Pt), 이리듐(Ir), 금(Au), 루테늄(Ru), 텅스텐(W), 티타늄(Ti), 니켈(Ni), 하프늄(Hf), 이리듐산화물(IrO2), 루테늄산화물(RuO2), 티타늄질화물(TiN) 및 탄탈륨질화물(TaN) 중에서 선택되는 어느 하나를 포함하는 저항 변화 메모리 소자.
  11. 제5항에 있어서,
    상기 상부전극은 TiN 전극이고, 상기 저항변화층은 HfO2막이고, 상기 하부전극은 Pt 전극인 저항 변화 메모리 소자.

KR1020120134266A 2012-11-26 2012-11-26 저항 변화 메모리 소자 및 이의 제조방법 KR101382835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120134266A KR101382835B1 (ko) 2012-11-26 2012-11-26 저항 변화 메모리 소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120134266A KR101382835B1 (ko) 2012-11-26 2012-11-26 저항 변화 메모리 소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101382835B1 true KR101382835B1 (ko) 2014-04-08

Family

ID=50656986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120134266A KR101382835B1 (ko) 2012-11-26 2012-11-26 저항 변화 메모리 소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101382835B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160113904A (ko) * 2015-03-23 2016-10-04 포항공과대학교 산학협력단 수소 이온 확산을 이용한 저항변화메모리 및 그 제조방법
KR101781002B1 (ko) * 2015-10-28 2017-09-25 주식회사 에이치피에스피 저항 변화 메모리 소자 및 그 제조방법
WO2021006526A1 (ko) * 2019-07-08 2021-01-14 고려대학교 산학협력단 반도체 소자 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008232827A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 電極界面の電気特性を評価する方法
JP2008305889A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 不揮発性記憶装置およびその製造方法
KR20110030162A (ko) * 2009-09-17 2011-03-23 주식회사 하이닉스반도체 저항성 메모리 장치 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008232827A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 電極界面の電気特性を評価する方法
JP2008305889A (ja) * 2007-06-06 2008-12-18 Panasonic Corp 不揮発性記憶装置およびその製造方法
KR20110030162A (ko) * 2009-09-17 2011-03-23 주식회사 하이닉스반도체 저항성 메모리 장치 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160113904A (ko) * 2015-03-23 2016-10-04 포항공과대학교 산학협력단 수소 이온 확산을 이용한 저항변화메모리 및 그 제조방법
KR101721162B1 (ko) 2015-03-23 2017-03-29 포항공과대학교 산학협력단 수소 이온 확산을 이용한 저항변화메모리 및 그 제조방법
KR101781002B1 (ko) * 2015-10-28 2017-09-25 주식회사 에이치피에스피 저항 변화 메모리 소자 및 그 제조방법
WO2021006526A1 (ko) * 2019-07-08 2021-01-14 고려대학교 산학협력단 반도체 소자 및 이의 제조 방법
KR20210006164A (ko) * 2019-07-08 2021-01-18 고려대학교 산학협력단 반도체 소자 및 이의 제조 방법
KR102235755B1 (ko) * 2019-07-08 2021-04-08 고려대학교 산학협력단 반도체 소자 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
JP5507545B2 (ja) 抵抗スイッチング特性を改善する表面処理方法
US7960216B2 (en) Confinement techniques for non-volatile resistive-switching memories
KR101096203B1 (ko) 반도체 장치 및 그 제조방법
US8441060B2 (en) Nonvolatile memory element and nonvolatile memory device incorporating nonvolatile memory element
US8927331B2 (en) Method of manufacturing nonvolatile memory device
KR101882850B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
US9082968B2 (en) Variable resistance non-volatile memory device and manufacturing method thereof
KR20110009207A (ko) 비휘발성 저항 변화 메모리
KR20110092092A (ko) 저항 메모리 소자 및 그 형성방법
TW201501245A (zh) 具金屬摻雜電阻式切換層之電阻式隨機存取記憶體裝置的製造方法
TW201203536A (en) RRAM structure and method of making the same
KR20100077647A (ko) 저항성 메모리 소자 및 그 제조 방법
US20140264225A1 (en) Resistance-variable memory device
US20140166966A1 (en) Resistance Change Element and Method for Producing the Same
KR101382835B1 (ko) 저항 변화 메모리 소자 및 이의 제조방법
KR20130118095A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
US9831426B2 (en) CBRAM device and manufacturing method thereof
TW201505219A (zh) 電阻式記憶體及其製造方法
KR20110030162A (ko) 저항성 메모리 장치 제조방법
TW201942414A (zh) 經由摻雜劑沉積及退火形成相關電子材料(cem)元件
US11925129B2 (en) Multi-layer selector device and method of fabricating the same
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
KR20110024637A (ko) 저항성 메모리 장치
KR20110070559A (ko) 저항성 메모리 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 6