TWI521579B - 電阻式記憶體及其製造方法 - Google Patents

Description

電阻式記憶體及其製造方法

本發明是有關於一種記憶體及其製造方法，且特別是有關於一種電阻式記憶體及其製造方法。

近年來電阻式記憶體(諸如電阻式隨機存取記憶體(Resistive Random Access Memory，RRAM)的發展極為快速，是目前最受矚目之未來記憶體的結構。由於電阻式記憶體具備低功耗、高速運作、高密度以及相容於互補式金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)製程技術之潛在優勢，因此非常適合作為下一世代之非揮發性記憶體元件。

現行的電阻式記憶體通常包括相對配置的下電極與上電極以及位於下電極與上電極之間的介電層。一般來說，在傳統的電阻式記憶體的製造技術中，通常是使用微影製程與乾式蝕刻製程來形成包括了下電極、介電層以及上電極的堆疊結構。然而，由於傳統技術中所使用的乾式蝕刻的電漿的電荷會累積於上述電阻式記憶體的堆疊結構中，因此會造成電漿充電效應 (plasma-charging effect)而產生崩潰(break down)以及乾式蝕刻製程的蝕刻速率均勻性不佳的問題，進而導致電阻式記憶體的電性不良。更具體來說，可能造成電漿充電效應的乾式蝕刻步驟包括圖案化上述電阻式記憶體的堆疊結構的步驟以及後續進行乾式蝕刻時會接觸到上述電阻式記憶體的堆疊結構的步驟，例如移除硬式罩幕的步驟、移除光阻層的步驟以及在覆蓋上電極的介電層中形成開口而暴露出上電極的步驟等等。

此外，傳統的電阻式記憶體的製造技術還具有疊對(overlay)不易而需要使用高階且高成本的微影技術以及在下電極與上電極之間所形成的導電燈絲(filament)的直徑較大而導致電性不易控制等問題。

本發明提供一種電阻式記憶體及其製造方法，可改善電阻式記憶體的電漿充電效應以及電性。

本發明提出一種電阻式記憶體，包括第一介電層、停止層、第一電極、第二介電層、第三介電層以及第二電極。停止層配置於第一介電層上，且第一介電層與停止層中具有第一開口。第一電極配置於第一開口中。第二介電層配置於停止層上，第二介電層具有第二開口，且第二開口至少暴露出第一電極。第三介電層配置於第二開口中。第二電極配置於第二開口中，其中第三介電層位於第二電極與第一電極之間。

本發明另提出一種電阻式記憶體的製造方法，包括以下 步驟。於第一介電層上形成停止層，且第一介電層與停止層中具有第一開口。於第一開口中形成第一電極。於停止層上形成第二介電層，第二介電層具有第二開口，且第二開口至少暴露出第一電極。於第二開口中形成第三介電層。於第二開口中形成第二電極，其中第三介電層位於第二電極與第一電極之間。

基於上述，在本發明的電阻式記憶體及其製造方法中， 第一介電層與停止層中具有第一開口，第一電極配置於第一開口中，且第三介電層及第二電極配置於第二介電層的第二開口中，其中第二開口至少暴露出第一電極。由於本發明的電阻式記憶體的堆疊結構的設計可使用化學機械研磨法取代乾式蝕刻且可使第一電極的面積較小，因此不僅可避免傳統技術使用乾式蝕刻所造成的電漿充電效應，而且還可以使電阻式記憶體的電性更加容易控制。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100、200‧‧‧電阻式記憶體

102‧‧‧第一導電層

104‧‧‧第一介電層

106‧‧‧停止層

106a、120a’、130a、150a’、160a、170a’‧‧‧上表面

108‧‧‧第一開口

110‧‧‧阻障層

112‧‧‧金屬層

120‧‧‧第一電極材料層

120’‧‧‧第一電極

130‧‧‧第二介電層

132‧‧‧第二開口

140‧‧‧第三介電材料層

140’‧‧‧第三介電層

150‧‧‧第二電極材料層

150’‧‧‧第二電極

160‧‧‧第四介電層

162‧‧‧第三開口

170‧‧‧第二導電材料層

170’‧‧‧第二導電層

圖1A至圖1H是依照本發明的一實施例的電阻式記憶體的製造方法的剖面示意圖。

圖2是依照本發明的其他實施例的電阻式記憶體的剖面示意 圖。

圖3A至圖3D是依照本發明的其他實施例的電阻式記憶體的製造方法的剖面示意圖。

圖1A至圖1H是依照本發明的一實施例的電阻式記憶體的製造方法的剖面示意圖。

請參照圖1A，首先，於第一導電層102上形成第一介電層104，以使第一介電層104覆蓋第一導電層102。第一導電層102例如是電晶體(未繪示)的閘極、汲極或源極，或者是二極體(未繪示)的N型摻雜區或P型摻雜區，或者是其他合適的圖案化的導電層，其形成方法為本領域的技術人員所熟知，故於此不再贅述。第一介電層104的材料包括氧化矽、氮化矽、氮氧化矽或其他合適的絕緣材料，其形成方法例如是化學氣相沈積法。

請再參照圖1A，於第一介電層104上形成停止層106。停止層106的材料包括氮化矽或者是可作為研磨停止層或蝕刻停止層的其他合適的材料，其形成方法例如是化學氣相沈積法。接著，於第一介電層104與停止層106中形成第一開口108，其形成方法例如是進行微影蝕刻製程。更詳細來說，第一介電層104與停止層106中具有第一開口108，且第一開口108暴露出部分第一導電層102。

請參照圖1B，然後，於第一開口108的表面形成阻障層 110，且至少於第一開口108的底部形成金屬層112。阻障層110與金屬層112的形成方法例如是於停止層106及第一開口108的表面上順應性地形成阻障材料層(未繪示)，並於阻障材料層上形成金屬材料層(未繪示)且金屬材料層填入第一開口108中，再以停止層106作為蝕刻停止層對金屬材料層與阻障材料層進行回蝕刻製程以分別形成金屬層112以及阻障層110。阻障層110的材料包括氮化鈦、鈦或其他合適的材料。金屬層112例如是作為接觸插塞，其材料包括鎢或其他合適的材料。

請參照圖1C，之後，於停止層106上形成第一電極材料層120，且第一電極材料層120填入第一開口108中以與金屬層112接觸。第一電極材料層120的材料例如是氮化鈦(TiN)、鉑(Pt)、銥(Ir)、釕(Ru)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、鋯(Zr)、鉿(Hf)、鎳(Ni)、銅(Cu)、鈷(Co)、鐵(Fe)、釓(Y)或錳(Mo)，其形成方法例如是物理氣相沈積法。

請參照圖1D，接著，移除停止層106上的第一電極材料層120，以於第一開口108中形成第一電極120’。移除停止層106上的第一電極材料層120的方法例如是以停止層106作為研磨停止層對第一電極材料層120進行化學機械研磨製程。因此，在本實施例中，第一電極120’至少配置於第一開口108的頂部，金屬層112至少配置於第一開口108的底部，且可藉由金屬層112使第一電極120’與第一導電層102電性連接，其中第一電極120’的上表面120a’與停止層106的上表面106a為共平面的配置。

請參照圖1E，然後，於停止層106上形成第二介電層130，第二介電層130具有第二開口132，且第二開口132至少暴露出第一電極120’。在本實施例中，第二開口132例如是暴露出第一電極120’以及部分停止層106。第二介電層130的材料包括氧化矽、氮化矽、氮氧化矽或其他合適的絕緣材料。第二介電層130的形成方法例如是先於停止層106上形成第二介電材料層(未繪示)，再進行微影蝕刻製程以形成具有第二開口132的第二介電層130。

接著，於第二介電層130、第二開口132以及第一電極120’的表面上順應性地形成第三介電材料層140。第三介電材料層140的材料例如是氧化鉿(諸如HfO或HfO₂等)、氧化鑭、氧化釓、氧化釔、氧化鋯、氧化鈦、氧化鉭、氧化鎳、氧化鎢、氧化銅、氧化鈷或氧化鐵，其形成方法例如是化學氣相沈積法。再者，於第三介電材料層140上形成第二電極材料層150，且第二電極材料層150填入第二開口132中。第二電極材料層150的材料例如是氮化鈦(TiN)、鉑(Pt)、銥(Ir)、釕(Ru)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、鋯(Zr)、鉿(Hf)、鎳(Ni)、銅(Cu)、鈷(Co)、鐵(Fe)、釓(Y)或錳(Mo)，其形成方法例如是物理氣相沈積法。

請參照圖1F，接著，移除第二介電層130上的第三介電材料層140與第二電極材料層150，以於第二開口132中形成第三介電層140’以及第二電極150’。移除第二介電層130上的第三介電材料層140與第二電極材料層150的方法包括化學機械研磨 法。因此，在本實施例中，第二電極150’的上表面150a’與第二介電層130的上表面130a為共平面的配置。再者，在本實施例中，第三介電層140’順應性地形成在第二開口132的表面上，亦即第三介電層140’形成在第二開口132的底部與側壁上，但本發明不限於此。在其他實施例中，第三介電層140’亦可以是僅形成在第二開口132的底部上。也就是說，只要第三介電層140’位於第二電極150’與第一電極120’之間即可，且本發明不特別限定第三介電層140’的形狀。

請參照圖1G，之後，於第二介電層130上形成第四介電層160，第四介電層160具有第三開口162，且第三開口162至少暴露出部分第二電極150’。在本實施例中，第三開口162例如是暴露出第二電極150’以及第三介電層140’，但本發明不限於此。在其他實施例中，第三開口162亦可以是僅暴露出第二電極150’，只要第三開口162至少暴露出部分第二電極150’即可。第四介電層160的材料包括氧化矽、氮化矽、氮氧化矽或其他合適的絕緣材料。第四介電層160的形成方法例如是先於第二介電層130上形成第四介電材料層(未繪示)，再進行微影蝕刻製程以形成具有第三開口162的第四介電層160。再者，於第四介電層160上形成第二導電材料層170，且第二導電材料層170填入第三開口162中以與第二電極150’接觸。

值得一提的是，在本實施例中，只要第三開口162至少暴露出部分第二電極150’即可。也就是說，本發明可使用一般的 微影技術進行第三開口162與第二電極150’的疊對(overlay)，因此可避免傳統技術必須使用高階的微影技術進行疊對的步驟，進而可降低成本與製程的困難度。

請參照圖1H，接著，移除第四介電層160上的第二導電 材料層170，以於第三開口162中形成第二導電層170’，並完成了電阻式記憶體100的製作。移除第四介電層160上的第二導電材料層170的方法包括化學機械研磨法。因此，在本實施例中，第二導電層170’的上表面170a’與第四介電層160的上表面160a為共平面的配置。第二導電層170’例如是位元線或其他合適的圖案化的導電層，其材料包括鎢、鋁、銅或其他合適的導體材料。

值得一提的是，在本實施例的電阻式記憶體100的製造 方法中，在形成第一電極120’、第三介電層140’及第二電極150’的堆疊結構時以及在形成第二導電層170’時皆使用化學機械研磨法。也就是說，由於本發明的電阻式記憶體100的製造方法是使用化學機械研磨法取代傳統技術中所使用的乾式蝕刻，因此可避免乾式蝕刻所造成的電漿充電效應(plasma-charging effect)而產生崩潰(break down)以及乾式蝕刻製程的蝕刻速率均勻性不佳的問題，進而可使電阻式記憶體100具有較佳的電性。

還值得一提的是，在本實施例中，第一電極120’位於第 一開口108中，第二電極150’位於第二開口132中，且第二開口132至少暴露出第一電極120’。換句話說，第一電極120’的面積可以是小於或等於第二電極150’的面積，其中所述面積為垂直投 影方向上的面積。更詳細來說，本發明的電阻式記憶體100可藉由第一開口108的面積控制第一電極120’的面積，以使第一電極120’相較於傳統技術可具有較小的面積。因此，當對電阻式記憶體100進行設定(set)時在第一電極120’與第二電極150’之間所形成的導電燈絲(filament)的直徑較小，故重置(reset)效率較佳。也就是說，電阻式記憶體100的電性具有較小的變化且較容易控制。

在上述圖1F至圖1H之實施例中是以使用化學機械研磨法形成第二導電層170’為例來說明，但本發明不限於此。在本發明的其他實施例中，第二導電層170’的形成方法亦可以是微影蝕刻製程或其他合適的方法。

在上述圖1A至圖1H之實施例中是以在第一開口108中配置有金屬層112以及第一電極120’為例來說明，但本發明不限於此。在本發明的其他實施例(如圖2之實施例所示)中，亦可以是在第一開口108中僅配置有第一電極120’，而不配置金屬層112。 亦即，第一電極120’填滿第一開口108。由於圖2之實施例與上述圖1H之實施例的結構以及製造方法皆相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。

此外，在上述圖1D至圖1H之實施例中是以第一電極120’的上表面120a’與停止層106的上表面106a共平面為例來說明，但本發明不限於此。在本發明的其他實施例(如圖3A至圖3D之實施例所示)中，第一電極120’的上表面120a’與停止層106的上表面106a亦可以是不共平面。

圖3A至圖3D是依照本發明的其他實施例的電阻式記憶體的製造方法的剖面示意圖。圖3A至圖3D之實施例與上述圖1D至圖1H之實施例相似，因此相同或相似的元件以相同或相似的符號表示，且不再重複說明。

請參照圖3A，首先，移除停止層106上的第一電極材料層120以及第一開口108中的部分第一電極材料層120，以於第一開口108中形成第一電極120’。在本實施例中，移除停止層106上的第一電極材料層120以及第一開口108中的部分第一電極材料層120的方法例如是以停止層106作為蝕刻停止層對第一電極材料層120進行回蝕刻製程。因此，在本實施例中，第一電極120’至少配置於第一開口108中的金屬層112的上方，金屬層112至少配置於第一開口108的底部，且可藉由金屬層112使第一電極120’與第一導電層102電性連接，其中第一電極120’的上表面120a’與停止層106的上表面106a不共平面。換句話說，在本實施例中，第一電極120’填入第一開口108中，但未填滿第一開口108。

請參照圖3B，然後，於停止層106上形成第二介電層130，第二介電層130具有第二開口132，且第二開口132至少暴露出第一電極120’。在本實施例中，第二開口132例如是暴露出第一電極120’以及部分停止層106。

接著，於第二介電層130、第二開口132、第一開口108以及第一電極120’的表面上順應性地形成第三介電材料層140。再者，於第三介電材料層140上形成第二電極材料層150，且第二 電極材料層150填入第二開口132及第一開口108中。

請參照圖3C，接著，移除第二介電層130上的第三介電材料層140與第二電極材料層150，以於第二開口132中形成第三介電層140’以及第二電極150’。因此，在本實施例中，第二電極150’的上表面150a’與第二介電層130的上表面130a為共平面的配置，且第三介電層140’以及第二電極150’更延伸至第一開口108中。然而，本發明不限於此。在其他實施例中，亦可以是第三介電層140’延伸至第一開口108中，而第二電極150’未延伸至第一開口108中。

請參照圖3D，之後，於第二介電層130上形成第四介電層160，第四介電層160具有第三開口162，且第三開口162至少暴露出部分第二電極150’。再者，於第三開口162中形成第二導電層170’，以完成電阻式記憶體200的製作。再者，如上述實施例所述，在本實施例中，第二導電層170’的上表面170a’與第四介電層160的上表面160a可以是共平面或不共平面的配置。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧電阻式記憶體

102‧‧‧第一導電層

104‧‧‧第一介電層

106‧‧‧停止層

108‧‧‧第一開口

112‧‧‧金屬層

120’‧‧‧第一電極

130‧‧‧第二介電層

132‧‧‧第二開口

140’‧‧‧第三介電層

150’‧‧‧第二電極

160‧‧‧第四介電層

160a、170a’‧‧‧上表面

162‧‧‧第三開口

170’‧‧‧第二導電層

Claims (13)

1. 一種電阻式記憶體，包括：一第一介電層；一停止層，配置於該第一介電層上，且該第一介電層與該停止層中具有一第一開口；一第一電極，配置於該第一開口中；一第二介電層，配置於該停止層上，該第二介電層具有一第二開口，且該第二開口至少暴露出該第一電極；一第三介電層，配置於該第二開口中；以及一第二電極，配置於該第二開口中，其中該第三介電層位於該第二電極與該第一電極之間。
2. 如申請專利範圍第1項所述的電阻式記憶體，其中該第一電極的上表面與該停止層的上表面為共平面的配置。
3. 如申請專利範圍第1項所述的電阻式記憶體，其中該第一電極的上表面與該停止層的上表面不共平面。
4. 如申請專利範圍第3項所述的電阻式記憶體，其中該第三介電層更延伸至該第一開口中。
5. 如申請專利範圍第4項所述的電阻式記憶體，其中該第二電極更延伸至該第一開口中。
6. 如申請專利範圍第1項所述的電阻式記憶體，其中該第二電極的上表面與該第二介電層的上表面為共平面的配置。
7. 如申請專利範圍第1項所述的電阻式記憶體，其中該第二 開口暴露出該第一電極以及部分該停止層。
8. 如申請專利範圍第1項所述的電阻式記憶體，其中該第一電極的面積小於或等於該第二電極的面積。
9. 一種電阻式記憶體的製造方法，包括：於一第一介電層上，形成一停止層，且該第一介電層與該停止層中具有一第一開口；於該第一開口中，形成一第一電極；於該停止層上，形成一第二介電層，該第二介電層具有一第二開口，且該第二開口至少暴露出該第一電極；於該第二開口中，形成一第三介電層；以及於該第二開口中，形成一第二電極，其中該第三介電層位於該第二電極與該第一電極之間。
10. 如申請專利範圍第9項所述的電阻式記憶體的製造方法，其中形成該第一電極的方法包括：於該停止層上形成一第一電極材料層，該第一電極材料層填入該第一開口中；以及移除該停止層上的該第一電極材料層，以於該第一開口中形成該第一電極。
11. 如申請專利範圍第9項所述的電阻式記憶體的製造方法，其中形成該第三介電層與該第二電極的方法包括：於該第二介電層上形成一第三介電材料層與一第二電極材料層，該第三介電材料層與該第二電極材料層填入該第二開口中； 以及移除該第二介電層上的該第三介電材料層與該第二電極材料層，以於該第二開口中形成該第三介電層以及該第二電極。
12. 如申請專利範圍第9項所述的電阻式記憶體的製造方法，其中該第二開口暴露出該第一電極以及部分該停止層。
13. 如申請專利範圍第9項所述的電阻式記憶體的製造方法，其中該第一電極的面積小於或等於該第二電極的面積。