TWI549326B - 電阻式隨機存取記憶體及其製造方法 - Google Patents

電阻式隨機存取記憶體及其製造方法 Download PDF

Info

Publication number
TWI549326B
TWI549326B TW103118781A TW103118781A TWI549326B TW I549326 B TWI549326 B TW I549326B TW 103118781 A TW103118781 A TW 103118781A TW 103118781 A TW103118781 A TW 103118781A TW I549326 B TWI549326 B TW I549326B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
random access
access memory
resistive random
Prior art date
Application number
TW103118781A
Other languages
English (en)
Other versions
TW201545388A (zh
Inventor
張碩哲
溫松穎
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW103118781A priority Critical patent/TWI549326B/zh
Publication of TW201545388A publication Critical patent/TW201545388A/zh
Application granted granted Critical
Publication of TWI549326B publication Critical patent/TWI549326B/zh

Links

Description

電阻式隨機存取記憶體及其製造方法
本發明是有關於一種電阻式隨機存取記憶體(Resistive RAM，RRAM)技術，且特別是有關於一種電阻式隨機存取記憶體及其製造方法。
電阻式隨機存取記憶體一般是由轉變金屬氧化物(TMO)、上電極(top electrode，TE)、下電極(bottom electrode，BE)所構成，並以上導線與下導線連接出去。電阻式隨機存取記憶體可藉由外加的操作電壓/電流而進行電阻態0到1或1到0的切換。由於導電路徑是藉由氧空缺(oxygen vacancy)控制低電阻態(low resistance state，LRS)，所以一旦因高溫而使氧離子擴散到轉變金屬氧化物層內，將會導致其內部的氧空缺減少，使記憶體的操作變得不穩定。
因此，目前已有數種針對降低氧離子擴散入轉變金屬氧化物的技術，譬如將設置(Set)功率增加，但是將影響重置(Reset)的良率。另外也有利用氧化物層作為阻擋氧離子擴散的技術，但 是這樣一來將對記憶體整體的導電性造成衝擊。
在各類電阻式隨機存取記憶體中，轉變金屬氧化物(TMO)層為氧化鉿型電阻式隨機存取記憶體因耐久性優、切換速度快而備受矚目。可是，目前所使用的鈦/氧化鉿(Ti/HfO2)型電阻式隨機存取記憶體在高溫時往往難以保持在低電阻狀態，造成所謂「高溫數據保持能力」的劣化。對此，有進行研究並加以改善的必要。
本發明提供一種電阻式隨機存取記憶體，能改善資料持久性並提高導電率。
本發明另提供一種電阻式隨機存取記憶體的製造方法，能製作出資料保持良率佳且操作電壓低的記憶體。
本發明的電阻式隨機存取記憶體，包括第一電極、第二電極以及介於第一與第二電極之間的轉變金屬氧化物層。上述電阻式隨機存取記憶體還包括介於第一電極與轉變金屬氧化物層之間的活性化金屬層以及一層金屬氮氧化層，這層金屬氮氧化層是在含氧元素與氮元素的氣體環境下形成於活性化金屬層的表面。
在本發明的一實施例中，上述金屬氮氧化層的厚度約為1nm~20nm之間。
在本發明的一實施例中，上述活性化金屬層的材料包括鈦、鉭、鎢、鉿、鎳、鋁、釩、鈷、鋯或矽。
在本發明的一實施例中，上述金屬氮氧化層更包括介於 第二電極與轉變金屬氧化物層之間。
在本發明的一實施例中，上述第一電極為上電極且第二電極為下電極。
在本發明的一實施例中，上述第一電極為下電極且第二電極為上電極。
在本發明的一實施例中，上述第一電極的材料與活性化金屬層的材料可相同。
在本發明的一實施例中，上述電阻式隨機存取記憶體還可包括一第一緩衝層，位於轉變金屬氧化物層與金屬氮氧化層之間。所述第一緩衝層的材料與第一電極的材料可相同。
在本發明的一實施例中，上述活性化金屬層還包括一第二緩衝層，位於上述表面處與金屬氮氧化層直接接觸。
本發明的電阻式隨機存取記憶體的製造方法，包括依序形成第一電極、轉變金屬氧化物層與第二電極，且此製造方法還包括在形成第一電極或轉變金屬氧化物層的步驟後，形成活性化金屬層，並在含氧元素與氮元素的氣體環境下，於上述活性化金屬層表面形成金屬氮氧化層。
在本發明的另一實施例中，上述氣體是由N2O、NO2、NO、N2O2、N2/O2、N2/O3、N2、NH3、O2、H2O、H2O2以及O3所組成之氣體群中所選擇的至少一種。
在本發明的另一實施例中，上述形成金屬氮氧化層的方法還可搭配使用電漿。
在本發明的另一實施例中，在形成上述金屬氮氧化層之後還可於金屬氮氧化層上形成一第一緩衝層。
在本發明的另一實施例中，形成上述活性化金屬層之步驟還包括在上述表面處形成一第二緩衝層。
基於上述，本發明藉由在含氧元素與氮元素的氣體環境下形成的金屬氮氧化層抑制氧離子擴散，進而提升低電阻態(LRS)的高溫資料持久性(HTDR)。而且，因為本發明的金屬氮氧化層的厚度可控制得極薄，所以在提升資料持久性的同時也不影響記憶體本身的導電率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、110、120、130、140‧‧‧電阻式隨機存取記憶體
102‧‧‧下電極
102a、107a、126a、146a、204a‧‧‧表面
104‧‧‧上電極
106、202‧‧‧轉變金屬氧化物層
107、126、146、204‧‧‧活性化金屬層
108、122、124、132、142、144、208、302‧‧‧金屬氮氧化層
134‧‧‧第一緩衝層
200‧‧‧第一電極
206‧‧‧氣體
210‧‧‧第二電極
300‧‧‧第二緩衝層
t‧‧‧厚度
圖1A至圖1E是依照本發明的一實施例的五種電阻式隨機存取記憶體之剖面示意圖。
圖2A至圖2C是依照本發明的另一實施例的一種電阻式隨機存取記憶體之製造流程剖面圖。
圖3是依照本發明的再一實施例的一種電阻式隨機存取記憶體之製造流程剖面圖。
圖4是實驗例1與比較例1在資料持久性良率的比較曲線圖。
圖5是實驗例1與比較例2在資料持久性良率的比較曲線 圖。
圖6是實驗例1、比較例1與比較例2在高電阻態電流標準差百分比的比較曲線圖。
本文中請參照圖式，以便更加充分地體會本發明的概念，隨附圖式中顯示本發明的實施例。但是，本發明還可採用許多不同形式來實踐，且不應將其解釋為限於底下所述之實施例。實際上，提供實施例僅為使本發明更將詳盡且完整，並將本發明之範疇完全傳達至所屬技術領域中具有通常知識者。
在圖式中，為明確起見可能將各層以及區域的尺寸以及相對尺寸作誇張的描繪。
圖1A、圖1B、圖1C、圖1D與圖1E分別是依照本發明的一實施例的五種電阻式隨機存取記憶體之剖面示意圖。
請先參照圖1A，電阻式隨機存取記憶體100包括作為下電極102的第二電極、作為上電極104的第一電極以及介於第一與第二電極104和102之間的轉變金屬氧化物(TMO)層106。上電極104(第一電極)和下電極102(第二電極)各自可為鈦、鉭、氮化鈦或氮化鉭之類的材料層，而轉變金屬氧化物(TMO)層106的材料則如HfOx或其他適當的金屬氧化物。上述上、下電極104和102之厚度分別可舉例但非限定為10nm~100nm之間。至於轉變金屬氧化物(TMO)層106之厚度可舉例但非限定為3nm~11nm之間。
在圖1A中，電阻式隨機存取記憶體100還具有活性化金屬層(activated metal layer)107以及金屬氮氧化層108，其中活性化金屬層107介於上電極104(第一電極)與轉變金屬氧化物層106之間，而金屬氮氧化層108則是在含氧元素與氮元素的氣體環境下形成於活性化金屬層107的表面107a，用以阻擋活性化金屬層107中的氧離子擴散至上電極104(第一電極)。在本實施例中，活性化金屬層107的材料例如鈦(Ti)、鉭(Ta)、鎢(W)、鉿(Hf)、鎳(Ni)、鋁(Al)、釩(V)、鈷(Co)、鋯(Zr)或矽(Si)；活性化金屬層107的厚度約為5nm~45nm之間；較佳是鈦(Ti)或鉭(Ta)。由於這層金屬氮氧化層108是形成的，所以比傳統使用濺鍍之類的沉積製程，能得到更薄的膜層；舉例來說，金屬氮氧化層108的厚度t約為1nm~20nm之間。金屬氮氧化層108的氧所佔原子比例約10%~60%之間，而氮所佔的原子比例約15%~60%之間。
接著請參照圖1B，本圖所示的電阻式隨機存取記憶體110是將以下電極102作為第一電極、上電極104作為第二電極。而且，當下電極102(第一電極)的材料與活性化金屬層的材料相同的情況下，金屬氮氧化層108可形成於下電極102的表面102a，亦即，圖1B的下電極102可同時視為第一電極與活性化金屬層，所以圖中並未標示活性化金屬層。此時，金屬氮氧化層108可用來阻擋轉變金屬氧化物層106中的氧離子擴散至下電極102(第一電極)。至於其他膜層的材料與厚度等參數可參照圖1A。
在圖1C的電阻式隨機存取記憶體120中，結合圖1A與 圖1B的特色。即，在上電極104與轉變金屬氧化物層106之間有金屬氮氧化層122，且在下電極102與轉變金屬氧化物層106之間也有金屬氮氧化層124。其中，金屬氮氧化層122是在含氧元素與氮元素的氣體環境下形成於活性化金屬層126的表面126a，金屬氮氧化層124也是在含氧元素與氮元素的氣體環境下形成於與活性化金屬層同樣材料之下電極102的表面102a。因此，電阻式隨機存取記憶體120的轉變金屬氧化物層106受到上下兩層的金屬氮氧化層122和124的保護，在低電阻態(LRS)的高溫資料持久性(HTDR)方面應有優於圖1A和圖1B的效果。
至於圖1D的電阻式隨機存取記憶體130，接近圖1B的結構，所以具有在含氧元素與氮元素的氣體環境下形成於下電極102的表面102a的金屬氮氧化層132，但是不同處在於在轉變金屬氧化物層106與金屬氮氧化層132之間設有第一緩衝層134。所述第一緩衝層134的材料可與下電極102的材料相同，可以使轉變金屬氧化物層106在沉積時得到較佳的導電導熱特性。
在圖1E的電阻式隨機存取記憶體140中，結合圖1A與圖1D的特色。即，在上電極104與轉變金屬氧化物層106之間有金屬氮氧化層142，且在下電極102與轉變金屬氧化物層106之間也有金屬氮氧化層144。另外，在轉變金屬氧化物層106與金屬氮氧化層144之間設有第一緩衝層148。由於金屬氮氧化層142是在含氧元素與氮元素的氣體環境下形成於活性化金屬層146的表面146a，金屬氮氧化層144也是在含氧元素與氮元素的氣體環境下 形成於下電極102的表面102a，所以電阻式隨機存取記憶體140的資料持久性優良。
以上圖式中的金屬氮氧化層均是在含氧元素與氮元素的氣體環境下形成，因此為了簡潔地闡述金屬氮氧化層的製程，以下實施例僅以圖1A的結構為例，且可應用於圖1B至圖1E的結構製作中。
圖2A至圖2C是依照本發明的另一實施例的一種電阻式隨機存取記憶體之製造流程剖面圖。
請先參照圖2A，在依序形成第一電極200與轉變金屬氧化物層202之後，形成一層活性化金屬層204。第一電極200例如鈦、鉭、氮化鈦或氮化鉭之類的材料層，而轉變金屬氧化物層202的材料例如HfOx或其他適當的金屬氧化物。至於活性化金屬層204的材料例如鈦(Ti)、鉭(Ta)、鎢(W)、鉿(Hf)、鎳(Ni)、鋁(Al)、釩(V)、鈷(Co)、鋯(Zr)或矽(Si)；較佳是鈦(Ti)或鉭(Ta)。
然後，請參照圖2B，在含氧元素與氮元素的氣體206環境下，於活性化金屬層204表面204a形成金屬氮氧化層208。在本實施例中，氣體206例如是由N2O、NO2、NO、N2O2、N2/O2、N2/O3、N2、NH3、O2、H2O、H2O2以及O3所組成之氣體群中所選擇的至少一種，前述斜線「/」代表同時含有的意思。舉例來說，可單獨使用一種含氧元素與氮元素的氣體206來形成金屬氮氧化層208，或者同時通入不同的氣體206，如氧氣(O2)與氮氣(N2)，但本發明並不侷限於此，也可以按順序通入不同的氣體206。前述 通入氣體206的過程中還可搭配使用電漿或不用電漿。電漿可以縮短反應的時間或形成較厚的金屬氮氧化層。
接著，請參照圖2C，在金屬氮氧化層208上形成第二電極210，即可得到如圖1A的電阻式隨機存取記憶體。
如果是要製作圖1B的電阻式隨機存取記憶體，就需要在形成第一電極(200)的步驟後形成活性化金屬層，且當第一電極與活性化金屬層屬於相同材料時，這兩層可視為同一材料層，然後進行如上圖2B的步驟，形成金屬氮氧化層，其後續步驟可參照已知技術，故不再贅述。
如果是要製作圖1D的電阻式隨機存取記憶體，則是在形成金屬氮氧化層之後，於金屬氮氧化層上形成第一緩衝層即可。其餘步驟可參照上述技術，故不再贅述。
然而，本發明的製造方法不只有侷限於以上步驟，當形成金屬氮氧化層之前，還可在活性化金屬層204表面204a處形成一第二緩衝層300，如圖3所示。之後，在含氧元素與氮元素的氣體206環境下，形成金屬氮氧化層302。因此，第二緩衝層300是位於表面204a處並與金屬氮氧化層302直接接觸。所述第二緩衝層300例如是以濺鍍沉積的極薄的TiN層、TiOx層(x<2)、TiNxOy層(x與y不為0且x+y<2)等，第二緩衝層300可以減緩金屬氮氧化層302的反應速率。
以下列舉數個實驗來驗證本發明的效果，但並不以此限定本發明的範圍。
實驗例1
製作一個如圖1A的電阻式隨機存取記憶體，其中金屬氮氧化層為鈦氮氧化物，鈦氮氧化物層是在含氧氣與氮氣環境下，在活性化金屬鈦經過300℃/5分鐘形成約5nm的厚度。
比較例1
製作一個如實驗例1的電阻式隨機存取記憶體，但其中無金屬氮氧化層。
比較例2
製作一個如實驗例1的電阻式隨機存取記憶體，但其中的金屬氮氧化層改為氧化鋁層，氧化鋁的厚度約1.5nm。
結果一：資料持久性
經高溫熱處理(烘烤)後，進行資料持久性良率的量測，結果顯示於圖4和圖5。
由圖4可知，本發明的實驗例1之資料持久性良率明顯比比較例1高。
由圖5可知，本發明的實驗例1之原始資料持久性良率明顯比比較例2高。
結果二：高電阻態電流標準差百分比；標準差百分比愈低表示在高溫讀取時比較不受干擾。
經高溫熱處理(烘烤)後，進行21次高電阻態的電流量測，將其結果以標準差百分比顯示於圖6。
由圖6可知，本發明的實驗例1之高電阻態的電流標準 差百分比明顯比比較例1及比較例2低。
綜上所述，本發明藉由形成於活性化金屬層表面的金屬氮氧化層，不但可阻擋活性化金屬層中的氧離子擴散至電極，進一步提升資料持久性，還可藉由厚度極薄的金屬氮氧化層，降低對記憶體導電率的衝擊。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電阻式隨機存取記憶體
102‧‧‧下電極
104‧‧‧上電極
106‧‧‧轉變金屬氧化物層
107‧‧‧活性化金屬層
107a‧‧‧表面
108‧‧‧金屬氮氧化層
t‧‧‧厚度

Claims (13)

  1. 一種電阻式隨機存取記憶體，包括第一電極、第二電極以及介於該第一電極與該第二電極之間的轉變金屬氧化物層，所述電阻式隨機存取記憶體更包括：活性化金屬層，介於該第一電極與該轉變金屬氧化物層之間；以及金屬氮氧化層，在含氧元素與氮元素的氣體環境下形成於該活性化金屬層的一表面，其中該活性化金屬層更包括一第一緩衝層，位於該表面處與該金屬氮氧化層直接接觸。
  2. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該金屬氮氧化層的厚度為1nm~20nm之間。
  3. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該活性化金屬層的材料包括鈦、鉭、鎢、鉿、鎳、鋁、釩、鈷、鋯或矽。
  4. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該金屬氮氧化層更包括介於該第二電極與該轉變金屬氧化物層之間。
  5. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該第一電極為上電極且該第二電極為下電極。
  6. 如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該第一電極為下電極且該第二電極為上電極。
  7. 如申請專利範圍第6項所述的電阻式隨機存取記憶體，其 中該第一電極的材料與該活性化金屬層的材料相同。
  8. 如申請專利範圍第6項所述的電阻式隨機存取記憶體，更包括一第二緩衝層，位於該轉變金屬氧化物層與該金屬氮氧化層之間。
  9. 如申請專利範圍第8項所述的電阻式隨機存取記憶體，其中該第一電極的材料與該第二緩衝層的材料相同。
  10. 一種電阻式隨機存取記憶體的製造方法，包括依序形成第一電極、轉變金屬氧化物層與第二電極，且所述製造方法更包括：在形成該第一電極與該轉變金屬氧化物層至少其中之一的步驟後，形成活性化金屬層；在該活性化金屬層表面處形成一第一緩衝層；以及在含氧元素與氮元素的氣體環境下，於該第一緩衝層表面形成金屬氮氧化層。
  11. 如申請專利範圍第10項所述的電阻式隨機存取記憶體的製造方法，其中該氣體是由N2O、NO2、NO、N2O2、N2/O2、N2/O3、N2、NH3、O2、H2O、H2O2以及O3所組成之氣體群中所選擇的至少一種。
  12. 如申請專利範圍第10項所述的電阻式隨機存取記憶體的製造方法，其中形成該金屬氮氧化層的方法更包括使用電漿。
  13. 如申請專利範圍第10項所述的電阻式隨機存取記憶體的 製造方法，其中在形成該金屬氮氧化層之後更包括：於該金屬氮氧化層上形成一第二緩衝層。
TW103118781A 2014-05-29 2014-05-29 電阻式隨機存取記憶體及其製造方法 TWI549326B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103118781A TWI549326B (zh) 2014-05-29 2014-05-29 電阻式隨機存取記憶體及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103118781A TWI549326B (zh) 2014-05-29 2014-05-29 電阻式隨機存取記憶體及其製造方法

Publications (2)

Publication Number Publication Date
TW201545388A TW201545388A (zh) 2015-12-01
TWI549326B true TWI549326B (zh) 2016-09-11

Family

ID=55407209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103118781A TWI549326B (zh) 2014-05-29 2014-05-29 電阻式隨機存取記憶體及其製造方法

Country Status (1)

Country Link
TW (1) TWI549326B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085142A1 (en) * 2005-08-05 2010-04-08 Yasunari Hosoi Variable resistor element, manufacturing method thereof, and memory device provided with it
US20130034947A1 (en) * 2011-08-05 2013-02-07 Intermolecular, Inc. Atomic layer deposition of metal oxides for memory applications

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100085142A1 (en) * 2005-08-05 2010-04-08 Yasunari Hosoi Variable resistor element, manufacturing method thereof, and memory device provided with it
US20130034947A1 (en) * 2011-08-05 2013-02-07 Intermolecular, Inc. Atomic layer deposition of metal oxides for memory applications

Also Published As

Publication number Publication date
TW201545388A (zh) 2015-12-01

Similar Documents

Publication Publication Date Title
TWI469338B (zh) 電阻式記憶體及其製造方法
KR101127236B1 (ko) 저항성 메모리 소자의 제조 방법
US8692223B2 (en) Resistance variable memory device including nano particles and method for fabricating the same
US9224947B1 (en) Resistive RAM and method of manufacturing the same
KR101570742B1 (ko) 저항성 랜덤 액세스 메모리 및 그 제조 방법
US8791445B2 (en) Interfacial oxide used as switching layer in a nonvolatile resistive memory element
JP2011165883A (ja) 半導体記憶装置およびその製造方法
KR101133707B1 (ko) 저항성 메모리 장치 및 그 제조방법
TWI569416B (zh) 電阻式隨機存取記憶體及其製造方法
US20160172588A1 (en) Method For Forming Resistive Switching Memory Elements
US20220173315A1 (en) Rram crossbar array circuits with specialized interface layers for low current operation
TW201638946A (zh) 電阻式隨機存取記憶體
US8921214B2 (en) Variable resistance memory device and method for fabricating the same
CN112909159B (zh) 电阻式随机存取存储器
TWI549326B (zh) 電阻式隨機存取記憶體及其製造方法
US9530823B2 (en) Memory device and method for manufacturing the same
TWI520394B (zh) 電阻式記憶體裝置及其製作方法
CN105280810B (zh) 电阻式随机存取存储器及其制造方法
TWI483394B (zh) 電阻式隨機存取記憶體及其製作方法
TWI500193B (zh) 記憶體元件與其製程
US20210175418A1 (en) Resistive random access memory
KR20200080194A (ko) 메모리 소자 및 그 제조 방법
JP6825085B2 (ja) 抵抗変化素子の製造方法及び抵抗変化素子
KR20110020886A (ko) 저항성 메모리 소자의 제조 방법
KR20110070559A (ko) 저항성 메모리 소자 제조 방법