JP6270926B2 - 抵抗性メモリおよびその製造方法 - Google Patents

抵抗性メモリおよびその製造方法 Download PDF

Info

Publication number
JP6270926B2
JP6270926B2 JP2016135592A JP2016135592A JP6270926B2 JP 6270926 B2 JP6270926 B2 JP 6270926B2 JP 2016135592 A JP2016135592 A JP 2016135592A JP 2016135592 A JP2016135592 A JP 2016135592A JP 6270926 B2 JP6270926 B2 JP 6270926B2
Authority
JP
Japan
Prior art keywords
layer
electrode
oxygen exchange
exchange layer
resistive memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016135592A
Other languages
English (en)
Other versions
JP2017085078A (ja
Inventor
博硯 許
博硯 許
鼎瀛 沈
鼎瀛 沈
家▲華▼ 何
家▲華▼ 何
志正 傅
志正 傅
達 陳
達 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of JP2017085078A publication Critical patent/JP2017085078A/ja
Application granted granted Critical
Publication of JP6270926B2 publication Critical patent/JP6270926B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/063Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/061Shaping switching materials
    • H10N70/066Shaping switching materials by filling of openings, e.g. damascene method
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、メモリおよびその製造方法に関するものであり、特に、抵抗性メモリおよびその製造方法に関するものである。
近年、抵抗性ランダムアクセスメモリ(resistive random access memory, RRAM)を含む抵抗性メモリが急速に発展し、最も注目を集めており、次世代メモリ市場において最も普及するメモリとなる可能性がある。低消費電力、高操作速度、高密度、および相補型金属酸化膜半導体(complementary metal oxide semiconductor, CMOS)製造技術との互換性といった潜在的利点により、抵抗性メモリは、次世代の不揮発性メモリ装置として活用することができる。
既存の抵抗性メモリは、通常、互いに対向して配置された上部電極と下部電極、および上部電極と下部電極の間に設置された誘電体層を含む。既存の抵抗性メモリを操作する前に、形成(forming)プロセス、すなわち、抵抗性メモリに比較的高い正バイアスを印加する必要があるため、誘電体層に酸素空孔(oxygen vacancy)や酸素イオン(oxygen ion)が生成され、その後、導電性フィラメント(filament)が形成される。リセット(reset)プロセスにおいて、抵抗性メモリに負バイアスを印加すると、それによって、導電性フィラメントが破壊される。この時、上部電極に隣接する酸素空孔が再充填され(または酸素イオンが電流経路から離脱し)、その結果、上部電極に近い位置で導電性フィラメントが破壊される。反対に、設定(set)プロセスにおいて、抵抗性メモリに正バイアスを印加すると、誘電体層に酸素空孔または酸素イオンがもう一度生成され、新しい導電性フィラメントが再度形成される。
従来のRRAM製造プロセスにおいて、メモリセル(cell)は、エッチングプロセスにより定義されるため、エッチングプロセスのプラズマ処理工程または湿式洗浄工程において、メモリセルの側壁にダングリングボンド(dangling bond)を形成しやすい。リセットプロセスの間、ダングリングボンドが酸素空孔または酸素イオンと結合するため、リセット失敗が生じる。そのため、メモリセルの側壁を保護して、リセット失敗を防ぎ、高温データ保持(high-temperature data retention, HTDR)をさらに高めることのできる抵抗性メモリおよびその製造法をいかにして提供するかが、本分野において重要な研究課題と一つとなっている。
本発明は、メモリセルの側壁を保護して、リセット失敗を防ぎ、HTDRをさらに高めることのできる抵抗性メモリおよびその製造方法を提供する。
本発明の1つの実施形態において、第1電極、第2電極、可変抵抗層、酸素交換層、および保護層を含む抵抗性メモリを提供する。第1電極および第2電極は、互いに対向して配置される。可変抵抗層は、第1電極と第2電極の間に配置される。酸素交換層は、可変抵抗層と第2電極の間に配置される。保護層は、酸素交換層の少なくとも側壁に配置される。
本発明の1つの実施形態において、抵抗性メモリの製造方法は、以下のステップを含む。互いに対向する第1電極および第2電極を形成する。第1電極と第2電極の間に可変抵抗層を形成する。可変抵抗層と第2電極の間に酸素交換層を形成する。酸素交換層の側壁を少なくとも覆う保護層を形成する。
以上のように、酸素交換層が第1誘電体層の開口を充填することによって、エッチングプロセスにおけるプラズマ処理工程または湿式洗浄工程により酸素交換層の側壁が損傷するのを防ぐことができる。そのため、酸素交換層の側壁の平坦度をさらに高めることができる。また、高誘電率保護層が酸素交換層の側壁を覆うことによって、保護層が酸素交換層の側壁を保護するだけでなく、酸素交換層に酸素を提供して、フィラメントが酸素交換層の中心から離れないようにすることもできるため、電流密度を増やし、HTDRをさらに高めることができる。
本発明の上記および他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
図1(a)〜図1(i)は、本発明の1つの実施形態に係る抵抗性メモリの製造方法を示す概略的断面図である。
以下、本発明の実施形態を示した図面を参照しながら、本発明について説明する。本発明は、多くの異なる方法により達成することができるため、ここで説明した実施形態のみに限定されるべきではない。図面においては、明確に示すため、層および領域の厚さを拡大する。同じまたは類似する参照番号は、同じまたは類似する装置を示すため、これらの同じまたは類似する装置については、以下の各段落において説明を省略する。
図1(a)〜図1(i)は、本発明の1つの実施形態に係る抵抗性メモリの製造方法を示す概略的断面図である。
図1(a)を参照すると、誘電体層102の中にビア(via)104を形成する。詳しく説明すると、ビア104は、以下の工程により形成される。例えば、まず、誘電体層102の中にビア開口(図示せず)を形成する。ビア開口の中にバリア層104bをコンフォーマルに(conformally)形成する。ビア開口をプラグ104aで充填して、誘電体層102とプラグ104aの間にバリア層104bを配置する。1つの実施形態において、プラグ104aおよびバリア層104bをビア104とみなしてもよい。図1(a)では、1つのビアのみを示しているが、本発明はこれに限定されない。別の実施形態において、ビアの数は、実際の要求に基づいて調整されてもよい。1つの実施形態において、プラグ104aの材料は、金属材料を含み、例えば、タングステンであってもよく、プラグ104aは、例えば、化学蒸着(chemical vapor deposition, CVD)により形成されてもよい。バリア層104bの材料は、例えば、窒化タングステン、窒化チタン、窒化タンタル、またはその組み合わせであり、バリア層104bの形成方法は、例えば、CVDであってもよい。誘電体層102の材料は、例えば、酸化ケイ素、窒化ケイ素、またはその組み合わせであり、誘電体層102は、例えば、CVDにより形成されてもよい。
誘電体層102の上に第1電極106、可変抵抗層108、および第1誘電体層110を順番に形成する。第1電極106の材料は、窒化チタン(TiN)、白金(Pt)、イリジウム(Ir)、ルテニウム(Ru)、チタン(Ti)、タングステン(W)、タンタル(Ta)、アルミニウム(Al)、ジルコニウム(Zr)、ハフニウム(Hf)、ニッケル(Ni)、銅(Cu)、コバルト(Co)、鉄(Fe)、ガドリニウム(Y)、マンガン(Mo)、またはその組み合わせを含み、第1電極106は、例えば、物理蒸着(physical vapor deposition, PVD)またはCVDにより形成されてもよい。可変抵抗層108の材料は、酸化ハフニウム(例えば、HfOまたはHfO2)、酸化ランタン、酸化ガドリニウム、酸化イットリウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニッケル、酸化タングステン、酸化銅、酸化コバルト、酸化鉄、酸化アルミニウム、またはその組み合わせを含み、可変抵抗層108は、例えば、CVDにより形成されてもよい。第1誘電体層110の材料は、例えば、酸化ケイ素、窒化ケイ素、またはその組み合わせであり、第1誘電体層110は、例えば、原子層堆積(atomic layer deposition, ALD)またはCVDにより形成されてもよい。
図1(b)を参照すると、第1誘電体層110aの中に開口10を形成し、開口10は、可変抵抗層108の上面を露出する。開口10は、ビア104に対応し、後でメモリセル120が形成される領域を定義するために使用される(図11に示す)。
図1(c)を参照すると、誘電体層102の上に保護層112をコンフォーマルに形成する。保護層112は、第1誘電体層110aの上面および開口10の表面を覆う。本発明の1つの実施形態において、保護層112の材料は、高誘電率材料を含む。高誘電率材料は、酸化金属を含んでもよく、酸化金属は、例えば、酸化ハフニウム、酸化ランタン、酸化ガドリニウム、酸化イットリウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニッケル、酸化タングステン、酸化銅、酸化コバルト、酸化鉄、酸化アルミニウム、またはその組み合わせであってもよい。保護層112を形成する方法は、例えば、ALDまたはCVDであってもよく、保護層112の厚さは、0.3nm〜2nmの範囲内であってもよい。
図1(d)を参照すると、保護層112の上に酸素交換層114を形成する。開口10は、酸素交換層114で充填され、酸素交換層114は、保護層112の表面を覆うため、酸素交換層114と第1誘電体層110aの間に保護層112が設置される。酸素交換層114の材料は、チタン(Ti)、タンタル(Ta)、ハフニウム(Hf)、ジルコニウム(Zr)、白金(Pt)、アルミニウム(Al)、またはその組み合わせを含み、酸素交換層114は、例えば、PVDまたはCVDにより形成されてもよい。注意すべきこととして、酸素交換層114が開口10を充填することによって、エッチングプロセスにおけるプラズマ処理工程または湿式洗浄工程により酸素交換層の側壁が損傷するのを防ぐことができる。そのため、酸素交換層114の側壁の平坦度を高めることができる。さらに、ダングリングボンドが生成されない。そのため、ここで提供するように、リセット失敗を防ぐことができ、HTDRを高めることができる。
図1(d)および図1(e)を参照すると、平坦化工程を行って酸素交換層114の一部を除去し、保護層112の上面を露出する。本発明の1つの実施形態において、平坦化工程は、例えば、エッチバック(etch back)工程または化学機械研磨(chemical mechanical polishing, CMP)工程である。
図1(f)を参照すると、酸素交換層114aの上にバリア層116を形成する。1つの実施形態において、バリア層116の材料は、酸化金属を含む。別の実施形態において、バリア層116の材料は、酸窒化チタン、酸化アルミニウム、酸化ハフニウム、酸化ジルコニウム、またはその組み合わせを含んでもよい。例えば、バリア層116が酸窒化チタンで作られる場合、窒化処理工程を行うことができるため、酸窒化チタンが酸素交換層114aの上面に単に形成される。あるいは、例えば、バリア層116がアルミニウムで作られる場合、堆積工程を行うことができるため、酸化アルミニウムが酸素交換層114aの上面を覆うだけでなく、保護層112の上面(図示せず)も覆う。言及すべきこととして、設定またはリセットプロセス中、バリア層116は、大電流が酸素交換層114aを通過することによってフィラメントが不均一になるのを防ぐことができる。
図1(g)を参照すると、保護層112およびバリア層116の上に第2電極118を形成する。第2電極118の材料は、窒化チタン(TiN)、白金(Pt)、イリジウム(Ir)、ルテニウム(Ru)、チタン(Ti)、タングステン(W)、タンタル(Ta)、アルミニウム(Al)、ジルコニウム(Zr)、ハフニウム(Hf)、ニッケル(Ni)、銅(Cu)、コバルト(Co)、鉄(Fe)、ガドリニウム(Y)、マンガン(Mo)、またはその組み合わせを含んでもよく、第1電極106は、例えば、PVDまたはCVDにより形成されてもよい。
図1(g)および図1(h)を参照すると、パターン化プロセスを行って、第2電極118の一部、保護層112の一部、第1誘電体層110bの一部、可変抵抗層108の一部、および第1電極106の一部を除去し、それにより、誘電体層102の上面を露出して、さらにメモリセル120を形成する。
図1(i)を参照すると、メモリセル120の上面および側面、および誘電体層120の上面(図示せず)に金属酸化層112をコンフォーマルに形成する。金属酸化層112(図示せず)の上に、ブランケット的な方法で、誘電体層124を形成する。その後、第2電極118aを停止層として使用して、平坦化工程を行い、金属酸化層122の一部および誘電体層124の一部を除去するとともに、第2電極118aの上面を露出する、本発明の1つの実施形態において、金属酸化層122の材料は、酸化ハフニウム、酸化ランタン、酸化ガドリニウム、酸化イットリウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ニッケル、酸化タングステン、酸化銅、酸化コバルト、酸化鉄、酸化アルミニウム、またはその組み合わせを含んでもよく、金属酸化層122は、例えば、ALDまたはCVDにより形成されてもよい。誘電体層124の材料は、例えば、酸化ケイ素、窒化ケイ素、またはその組み合わせであり、誘電体層124は、例えば、CVDにより形成されてもよい。
図1(i)を参照すると、誘電体層102、ビア104、金属酸化層122、誘電体層124、およびメモリセル120を含む抵抗性メモリ100を提供する。ビア104は、誘電体層102の中に配置される。メモリセル120は、ビア104の上に配置される。誘電体層124は、メモリセル120の隣に配置される。金属酸化層122は、誘電体層124とメモリセル120の間、および誘電体層124と誘電体層102の間に配置される。
メモリセル120は、第1電極106aと、第2電極118aと、可変抵抗層108aと、第1誘電体層110bと、酸素交換層114aと、バリア層116と、保護層112aとを含む。第1電極106aおよび第2電極118aは、互いに対向して配置される。可変抵抗層108aは、第1電極106aと第2電極118aの間に配置される。酸素交換層114aは、可変抵抗層108aと第2電極118aの間に配置される。第1誘電体層110bは、酸素交換層114aの隣および可変抵抗層108aの上に配置される。バリア層116は、酸素交換層114aと第2電極118aの間に配置される。本実施形態において、保護層112aは、酸素交換層114aの側壁に存在するだけでなく、酸素交換層114aと可変抵抗層108aの間の空間に延伸し、且つ第1誘電体層110bの上面に延伸する。別の観点から見ると、保護層112aは、また、第1誘電体層110bと酸素交換層114aの間に配置される。
注意すべきこととして、酸素交換層114aは、開口10を充填することによって、エッチングプロセスにおけるプラズマ処理工程または湿式洗浄工程により酸素交換層114aの側壁が損傷するのを防ぐことができる。そのため、酸素交換層114aの側壁の平坦度をさらに高めることができる。さらに、酸素交換層114aの側壁にダングリングボンドが生成されず、リセット失敗が発生しにくい。別の態様では、ここで提供した保護層112aを用いて、酸素交換層114aに酸素を提供することができる。つまり、設定プロセス中に、酸素空孔または酸素イオンの密度を容易に制御することができるため、酸素空孔または酸素イオンを酸素交換層114aの中心に留める、すなわち、フィラメントが酸素交換層114aの中心から離れないようにすることにより、電流密度を増やし、HTDRをさらに高めることができる。
また、本実施形態において提供した第1誘電体層110bは、また、酸素交換層114aに隣接して配置されるため、酸素交換層114aの中心に電場を集中させることができ、それにより、酸素交換層114aの中心にフィラメントを留め、HTDRをさらに高めることができる。
以上のように、酸素交換層が第1誘電体層の開口を充填することによって、エッチングプロセスにおけるプラズマ処理工程または湿式洗浄工程により酸素交換層の側壁が損傷するのを防ぐことができる。そのため、酸素交換層の側壁の平坦度をさらに高めることができる。また、高誘電率保護層が酸素交換層の側壁を覆うことによって、保護層が酸素交換層の側壁を保護するだけでなく、酸素交換層に酸素を提供して、フィラメントが酸素交換層の中心から離れないようにすることもできるため、電流密度を増やし、HTDRをさらに高めることができる。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
本発明は、高誘電率保護層が酸素交換層の側壁を覆うことによって、保護層が酸素交換層の側壁を保護するだけでなく、酸素交換層に酸素を提供して、フィラメントが酸素交換層の中心から離れないようにすることもできるため、電流密度を増やし、HTDRをさらに高めることができる。その結果、本発明の抵抗性メモリセルは、より優れた信頼性を有し、mp3、スマートフォン、タブレットPC、携帯情報端末(personal digital assistant, PDA)等の様々な電子機器に使用することができる。
10 開口
100 抵抗性メモリ
102、124 誘電体層
104 ビア
104a プラグ
104b バリア層
106、106a 第1電極
108、108a 可変抵抗層
110、110a、110b 第1誘電体層
112、112a 保護層
114、114a 酸素交換層
116 バリア層
118、118a 第2電極
120 メモリセル
122 金属酸化層

Claims (8)

  1. 互いに対向して配置された第1電極および第2電極と、
    前記第1電極と前記第2電極の間に配置された可変抵抗層と、
    前記可変抵抗層と前記第2電極の間に配置された酸素交換層と、
    前記酸素交換層の少なくとも側壁に配置された保護層と、
    前記保護層の側壁に配置された第1誘電体層と、
    を含み、
    前記保護層が、さらに、前記酸素交換層と前記可変抵抗層の間の空間に延伸し、且つ前記第1誘電体層の上面に延伸した抵抗性メモリ。
  2. 前記保護層の材料が、高誘電率材料を含む請求項1に記載の抵抗性メモリ。
  3. 前記酸素交換層と前記第2電極の間に配置されたバリア層をさらに含む請求項1または2に記載の抵抗性メモリ。
  4. 前記酸素交換層の材料は、チタン(Ti)、タンタル(Ta)、ハフニウム(Hf)、ジルコニウム(Zr)、白金(Pt)、アルミニウム(Al)、またはその組み合わせを含む請求項1〜3のいずれか1項に記載の抵抗性メモリ。
  5. 互いに対向する第1電極および第2電極を形成するステップと、
    前記第1電極と前記第2電極の間に可変抵抗層を形成するステップと、
    前記可変抵抗層と前記第2電極の間に酸素交換層を形成するステップと、
    前記酸素交換層の側壁を少なくとも覆う保護層を形成するステップと、
    を含み、
    前記可変抵抗層と前記第2電極の間に前記酸素交換層を形成する前記ステップが、
    前記可変抵抗層の上に第1誘電体層を形成するステップと、
    前記第1誘電体層の中に開口を形成するステップと、
    前記開口を前記酸素交換層で充填するステップと、
    を含み、
    前記保護層が、さらに、前記酸素交換層と前記可変抵抗層の間の空間に延伸し、且つ前記第1誘電体層の上面に延伸した抵抗性メモリの製造方法。
  6. 前記開口を前記酸素交換層で充填する前に、前記開口の中に前記保護層をコンフォーマルに形成するステップをさらに含む請求項に記載の抵抗性メモリの製造方法。
  7. 前記開口を前記酸素交換層で充填した後に、前記酸素交換層と前記第2電極の間にバリア層を形成するステップをさらに含む請求項5または6に記載の抵抗性メモリの製造方法。
  8. 前記酸素交換層の材料は、チタン(Ti)、タンタル(Ta)、ハフニウム(Hf)、ジルコニウム(Zr)、白金(Pt)、アルミニウム(Al)、またはその組み合わせを含む請求項5〜7のいずれか1項に記載の抵抗性メモリの製造方法。
JP2016135592A 2015-10-29 2016-07-08 抵抗性メモリおよびその製造方法 Active JP6270926B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510723998.2A CN106654004B (zh) 2015-10-29 2015-10-29 电阻式存储器及其制造方法
CN201510723998.2 2015-10-29

Publications (2)

Publication Number Publication Date
JP2017085078A JP2017085078A (ja) 2017-05-18
JP6270926B2 true JP6270926B2 (ja) 2018-01-31

Family

ID=55696946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016135592A Active JP6270926B2 (ja) 2015-10-29 2016-07-08 抵抗性メモリおよびその製造方法

Country Status (6)

Country Link
US (2) US10522755B2 (ja)
EP (1) EP3163642B1 (ja)
JP (1) JP6270926B2 (ja)
KR (1) KR101869516B1 (ja)
CN (1) CN106654004B (ja)
ES (1) ES2698349T3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11770985B2 (en) 2020-09-21 2023-09-26 Winbond Electronics Corp. Resistive random access memory and method of fabricating the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106654004B (zh) * 2015-10-29 2019-03-19 华邦电子股份有限公司 电阻式存储器及其制造方法
US20180144973A1 (en) * 2016-11-01 2018-05-24 Applied Materials, Inc. Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
US10516106B2 (en) 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
WO2019055052A1 (en) * 2017-09-18 2019-03-21 Intel Corporation RRAM DEVICES WITH REDUCED FORMATION VOLTAGE
US11289731B2 (en) * 2018-05-29 2022-03-29 Global Graphene Group, Inc. Fire-resistant lithium battery containing an electrode-protecting layer
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法
KR20210083934A (ko) * 2019-12-27 2021-07-07 삼성전자주식회사 가변 저항 메모리 소자
CN111640862B (zh) * 2020-05-14 2021-04-16 厦门半导体工业技术研发有限公司 一种集成电路器件和其形成方法及电子设备
CN113889569A (zh) * 2020-07-02 2022-01-04 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
CN112018237B (zh) * 2020-07-31 2021-11-23 厦门半导体工业技术研发有限公司 半导体器件和半导体器件的制造方法
US11424407B2 (en) * 2020-09-02 2022-08-23 Winbond Electronics Corp. Resistive random access memory and method of manufacturing the same
CN112701222B (zh) * 2020-12-31 2022-07-05 上海集成电路装备材料产业创新中心有限公司 一种阻变存储器及其制备方法
CN115117236A (zh) * 2021-03-17 2022-09-27 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
TW202306108A (zh) * 2021-07-19 2023-02-01 聯華電子股份有限公司 電阻式隨機存取記憶體元件及其製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593448B1 (ko) * 2004-09-10 2006-06-28 삼성전자주식회사 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들
US7214958B2 (en) * 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
JP4526587B2 (ja) * 2006-07-27 2010-08-18 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
KR20090080751A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
JP2010177393A (ja) * 2009-01-29 2010-08-12 Sony Corp 半導体記憶装置およびその製造方法
US8394669B2 (en) * 2009-07-13 2013-03-12 Panasonic Corporation Resistance variable element and resistance variable memory device
US8686390B2 (en) * 2009-11-30 2014-04-01 Panasonic Corporation Nonvolatile memory element having a variable resistance layer whose resistance value changes according to an applied electric signal
KR20110132125A (ko) * 2010-06-01 2011-12-07 삼성전자주식회사 비휘발성 메모리 소자 및 비휘발성 메모리 소자의 형성방법
US8389971B2 (en) * 2010-10-14 2013-03-05 Sandisk 3D Llc Memory cells having storage elements that share material layers with steering elements and methods of forming the same
WO2012073503A1 (ja) * 2010-12-03 2012-06-07 パナソニック株式会社 不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法
WO2012081248A1 (ja) 2010-12-15 2012-06-21 パナソニック株式会社 不揮発性記憶装置
CN103460383B (zh) * 2011-04-14 2016-01-06 松下电器产业株式会社 非易失性存储元件及其制造方法
CN103907192A (zh) * 2011-09-13 2014-07-02 爱德斯托科技有限公司 具有合金化电极的电阻切换器件及其形成方法
WO2013038647A1 (ja) 2011-09-16 2013-03-21 パナソニック株式会社 不揮発性記憶素子、不揮発性記憶装置、不揮発性記憶素子の製造方法、及び不揮発性記憶装置の製造方法
US9048415B2 (en) * 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
WO2013108593A1 (ja) 2012-01-19 2013-07-25 パナソニック株式会社 抵抗変化型不揮発性記憶装置の製造方法及び抵抗変化型不揮発性記憶装置
JP2014165345A (ja) 2013-02-25 2014-09-08 Renesas Electronics Corp 抵抗変化型不揮発性メモリ及びその製造方法
US9246094B2 (en) * 2013-12-26 2016-01-26 Intermolecular, Inc. Stacked bi-layer as the low power switchable RRAM
US9876169B2 (en) * 2015-06-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM devices and methods
CN106654004B (zh) * 2015-10-29 2019-03-19 华邦电子股份有限公司 电阻式存储器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11770985B2 (en) 2020-09-21 2023-09-26 Winbond Electronics Corp. Resistive random access memory and method of fabricating the same

Also Published As

Publication number Publication date
US10522755B2 (en) 2019-12-31
US20170125673A1 (en) 2017-05-04
KR101869516B1 (ko) 2018-06-20
CN106654004B (zh) 2019-03-19
EP3163642B1 (en) 2018-08-22
KR20170051191A (ko) 2017-05-11
US20200083446A1 (en) 2020-03-12
JP2017085078A (ja) 2017-05-18
ES2698349T3 (es) 2019-02-04
US11024802B2 (en) 2021-06-01
CN106654004A (zh) 2017-05-10
EP3163642A1 (en) 2017-05-03

Similar Documents

Publication Publication Date Title
JP6270926B2 (ja) 抵抗性メモリおよびその製造方法
CN106252505B (zh) Rram器件和方法
US9825224B2 (en) RRAM device
TWI686926B (zh) 電阻性隨機存取記憶體裝置及其形成方法
TWI605569B (zh) 用以降低cmp凹陷的互連中之虛設底部電極
TWI575789B (zh) 電阻式隨機存取記憶胞及其製造方法
US8963114B2 (en) One transistor and one resistive (1T1R) random access memory (RRAM) structure with dual spacers
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
US10096654B2 (en) Three-dimensional resistive random access memory containing self-aligned memory elements
JP2013232480A (ja) 半導体装置およびその製造方法
TWI709166B (zh) 電阻式隨機存取記憶體陣列及其製造方法
US20170155043A1 (en) Resistive random access memory including layer for preventing hydrogen diffusion and method of fabricating the same
TWI553926B (zh) 電阻式記憶體及其製造方法
TWI702744B (zh) 電阻式隨機存取記憶體結構及其製造方法
JPWO2016203751A1 (ja) 整流素子、スイッチング素子および整流素子の製造方法
JP2010225872A (ja) 半導体装置及びその製造方法
JP2014056888A (ja) 記憶装置
TWI521576B (zh) 電阻式記憶體及其製造方法
CN109994603B (zh) 半导体器件结构及制备方法
TW202114161A (zh) 非揮發性記憶體及其製造方法
US9905758B2 (en) Semiconductor device and method for manufacturing same
TW202121582A (zh) 半導體元件及其製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171226

R150 Certificate of patent or registration of utility model

Ref document number: 6270926

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250