CN112701222B - 一种阻变存储器及其制备方法 - Google Patents
一种阻变存储器及其制备方法 Download PDFInfo
- Publication number
- CN112701222B CN112701222B CN202011614887.5A CN202011614887A CN112701222B CN 112701222 B CN112701222 B CN 112701222B CN 202011614887 A CN202011614887 A CN 202011614887A CN 112701222 B CN112701222 B CN 112701222B
- Authority
- CN
- China
- Prior art keywords
- layer
- lower electrode
- dielectric layer
- random access
- access memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 205
- 238000000034 method Methods 0.000 claims abstract description 91
- 230000008569 process Effects 0.000 claims abstract description 83
- 230000008859 change Effects 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000002955 isolation Methods 0.000 claims abstract description 29
- 238000000151 deposition Methods 0.000 claims abstract description 28
- 230000015654 memory Effects 0.000 claims abstract description 12
- 239000011241 protective layer Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims description 20
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000007517 polishing process Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 229910003070 TaOx Inorganic materials 0.000 claims description 3
- 229910003087 TiOx Inorganic materials 0.000 claims description 3
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 abstract description 9
- 239000001301 oxygen Substances 0.000 abstract description 9
- 230000010354 integration Effects 0.000 description 5
- 229910000314 transition metal oxide Inorganic materials 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- -1 silicon carbide nitride Chemical class 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种阻变存储器及其制备方法，该方法包括在CMOS后段工艺的第一金属层表面淀积第一介质层；在第一介质层中制备下电极接触孔；在第一介质层和下电极接触孔中依次淀积下电极层和隔离介质层，以制备阻变存储器单元的线状下电极；依次淀积氧化物阻变层和上电极层，制备上电极和氧化物阻变图形，以形成阻变存储器单元；在上电极和氧化物阻变图形的表面和侧面、以及第一介质层的表面淀积保护层，并制备CMOS后段工艺的第二介质层；在第二介质层制备CMOS后段工艺的接触孔及第二金属层，以引出阻变存储器单元的上电极，阻变存储器单元的下电极通过第一金属层引出。因此，本发明限制阻变层中氧空位导电通道的形成区域，以提升器件一致性。
Description
技术领域
本发明属于集成电路制造领域，尤其涉及一种阻变存储器及其制备方法。
背景技术
阻变存储器(Resistive Random Access Memory，RRAM)是一种新型的非易失性存储器，其同时具有高速、低功耗、非易失性、高集成度以及与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺兼容等优势，近年来已成为新型存储器领域的研究热点之一，甚至已经出现商业产品。
阻变存储器单元是阻变存储器技术的核心，基于过渡金属氧化物的阻变存储器单元，由于与主流CMOS工艺高度兼容一直被广泛研究，其通常采用一种类似于平行板电容的结构，即包含上电极(Top Electrode)、阻变层(Switch Layer)和下电极(BottomElectrode)的三明治结构，其中，上下电极为导电金属，阻变层通常为非化学计量比的过渡金属氧化物。
在工艺实现方面，这种三明治结构通常可以直接嵌入主流CMOS工艺的后段结构中，即在不改变标准CMOS后段工艺参数的基础上，直接将RRAM结构插入两层金属之间，从而实现与标准CMOS逻辑工艺的完全兼容(如图1所示)。其中，阻变单元的上下电极和过渡金属氧化物通常选用CMOS后段工艺兼容的金属材料和氧化物材料。
基于过渡金属氧化物的阻变器件的阻变机理如下：
请参阅图1，图1所示为现有技术中一种采用与标准CMOS逻辑工艺完全兼容的阻变存储器单元的结构示意图。如图所示，通过外加电场在氧化物阻变层中诱导形成基于氧空位的导电细丝通道(图中由两个在氧化物阻变层中S型线表示)，进一步通过上下电极的不同操作电压控制导电细丝通道的连通和断开，从而形成稳定的高低阻态。可以看出，由于上下电极重叠区域过大(从图中看几乎相等)，因此，在氧化物阻变层中形成的氧空位导电通道通常具有很大的不可控性，从而进一步导致阻变存储器单元的电特性也具有很大的离散性，该现象严重制约了阻变存储器的产业化应用。
因此，怎样提升阻变器件的一致性，尤其是从器件结构和工艺制造方面实现氧空位导电通道的可控形成，已成为业界改善RRAM器件特性的重要探索方向，也是推动RRAM技术实现产业化应用亟需突破的关键技术之一。
发明内容
针对现有技术能力的不足，本发明提出了一种兼容CMOS工艺的阻变存储器制备方法，以及基于标准CMOS工艺制备重叠区域尺寸可调的上下电极结构，由此限制阻变层中氧空位导电通道的形成区域，从而实现阻变器件单元一致性的显著提升。
为实现上述目的，本发明的技术方案如下：
一种阻变存储器制备方法，所述阻变存储器包括至少一个阻变存储器单元；其特征在于，包括如下步骤：
步骤S1：在CMOS后段工艺的第一金属层表面淀积第一介质层并平坦化所述第一介质层；
步骤S2：在所述第一介质层中制备所述阻变存储器单元的下电极接触孔；
步骤S3：在所述第一介质层和所述下电极接触孔中依次淀积下电极层和隔离介质层；通过化学机械抛光工艺平坦化所述隔离介质层至去除所述第一介质层上方的电极层，以形成所述阻变存储器单元的线状下电极；
步骤S4：依次淀积氧化物阻变层和上电极层，制备所述上电极和氧化物阻变图形，以形成所述阻变存储器单元；其中，所述氧化物阻变图形上表面和所述上电极的下表面重合，所述下电极接触孔中的线状下电极与所述氧化物阻变层下表面接触；
步骤S5：在所述上电极和氧化物阻变图形的表面、以及所述第一介质层的表面淀积保护层，并制备CMOS后段工艺的第二介质层；
步骤S6：在所述第二介质层制备CMOS后段工艺的接触孔及第二金属层，以引出所述阻变存储器单元的上电极，所述阻变存储器单元的下电极通过所述第一金属层引出。
进一步地，所述步骤S3包括：
S31：所述第一介质层表面和所述下电极接触孔中先采用物理气相沉积或原子层沉积工艺淀积所述下电极层，其中，所述下电极材料包括Ta、Ti、TaN或TiN；
S32：在所述下电极层表面采用化学气相淀积工艺淀积隔离介质层；
S33：采用化学机械抛光工艺平坦化所述隔离介质层至去除所述第一介质层上方的电极层，以形成所述阻变存储器单元的线状下电极。
进一步地，所述隔离介质层材料与所述第一介质层材料相同，
进一步地，所述隔离介质层厚度大于所述下电极接触孔的高度。
进一步地，所述上电极下表面尺寸和所述氧化物阻变图形上表面尺寸相同；步骤S4形成的所述下电极宽度由下电极层淀积的厚度确定。
进一步地，所述氧化物阻变层和上电极层采用物理气相沉积工艺依次淀积，所述上电极材料包括Ta、Ti、TaN或TiN，所述氧化物阻变层材料包括TaOx、HfOx、或TiOx。
进一步地，所述步骤S5中采用光刻和刻蚀工艺制备所述上电极和氧化物阻变图形，刻蚀停止层为所述第一介质层。
进一步地，所述保护层材料与第一介质层材料相同。
进一步地，所述第一介质层和第二介质层为标准CMOS工艺两层互连金属层之间的常用介质材料，其中，所述第一介质层的介电常数高于所述第二介质层的介电常数。
进一步地，所述第一介质层的厚度远小于第二介质层的厚度。
为实现上述目的，本发明又一技术方案如下：
一种阻变存储器，所述阻变存储器至少包括一个阻变存储器单元；其特征在于，所述阻变存储器单元包括：
第一介质层，内设下电极接触孔，所述下电极接触孔包括线状下电极和隔离介质层，所述线状下电极一侧紧贴所述下电极接触孔的一侧壁，所述线状下电极另一侧紧贴所述隔离介质层；
在所述第一介质层上表面依次层叠的氧化物阻变图形和上电极；其中，所述氧化物阻变图形的上表面和所述上电极的下表面重合，所述下电极接触孔中的线状下电极的顶部与所述氧化物阻变层下表面接触。
进一步地，所述的阻变存储器还包括：
第一金属层，与所述线状下电极的底部下表面接触，所述线状下电极通过所述第一金属层引出；其中，相邻两个所述线状下电极位于一个所述下电极接触孔中，所述线状下电极的底部相连，所述下电极接触孔中的线状下电极的顶部与所述氧化物阻变图形的下表面接触；
第二金属层，位于所述上电极的上表面，以引出所述上电极。
从上述技术方案可以看出，本发明所提出的阻变存储器制备方法，基于标准CMOS后段工艺制备非对称的“上电极/阻变层-下电极”结构，其中上电极和阻变层为平板结构，下电极为线状结构，并通过下电极薄膜淀积的厚度调节阻变存储器单元的有效器件尺寸，从而实现对阻变层中氧空位导电通道形成区域的有效调控，可显著改善阻变器件单元的离散性，提升器件特性的一致性。同时，本发明所提出的制备方法完全基于标准的CMOS后段工艺，阻变存储器单元的工艺集成方式与标准逻辑工艺完全兼容，且阻变存储器单元的上下电极和阻变层图形也完全采用CMOS后段工艺常用的或者工艺兼容的材料，因此，非常适用于未来阻变存储器芯片的量产制造，具有非常广阔的应用前景。
附图说明
图1为基于传统技术方案实现的阻变存储器截面示意图
图2为本发明实施例中提出的阻变存储器制备方法的工艺流程图
图3-图12为本发明实施例中提出的阻变存储器制备方法对应的产品截面示意图
具体实施方式
下面结合附图2-11，对本发明的具体实施方式作进一步的详细说明。
先请参阅图11，图11所示为本发明所提出的阻变存储器制备方法所形成的阻变存储器产品的截面示意图。如图所示，所述阻变存储器至少包括一个阻变存储器单元；其特征在于，所述阻变存储器单元包括：
第一介质层，内设下电极接触孔，所述下电极接触孔包括线状下电极和隔离介质层，所述线状下电极一侧紧贴所述下电极接触孔的一侧壁，所述线状下电极另一侧紧贴所述隔离介质层；
在所述第一介质层上表面依次层叠的氧化物阻变图形和上电极；其中，所述氧化物阻变图形的上表面和所述上电极的下表面重合，所述下电极接触孔中的线状下电极的顶部与所述氧化物阻变层下表面接触。
所述的阻变存储器还包括第一金属层和第二金属层，第一金属层与所述线状下电极的底部下表面接触，所述线状下电极通过所述第一金属层引出；其中，相邻两个所述线状下电极位于一个所述下电极接触孔中，所述线状下电极的底部相连，所述下电极接触孔中的线状下电极的顶部与所述氧化物阻变图形的下表面接触；第二金属层位于所述上电极的上表面，以引出所述上电极。
与现技术相同的是，本发明也采用一种类似于平行板电容的结构，即包含上电极(Top Electrode)、阻变层(Switch Layer)和下电极(Bottom Electrode)的三明治结构，其中，上下电极为导电金属，阻变层通常为非化学计量比的过渡金属氧化物。
在工艺实现方面，这种三明治结构通常可以直接嵌入主流CMOS工艺的后段结构中，即在不改变标准CMOS后段工艺参数的基础上直接将RRAM结构插入两层金属之间，以保证与标准CMOS逻辑工艺完全兼容，其中阻变单元的上下电极和过渡金属氧化物通常选用CMOS后段工艺兼容的金属材料和氧化物材料。
与现技术不相同的是，本发明中的技术方案是从器件结构和工艺制造方面实现氧空位导电通道的可控形成，可以成为提升阻变器件的一致性的重要探索方向。具体地，本发明的三明治结构是基于标准CMOS后段工艺制备非对称的“上电极/阻变层-下电极”结构，其上电极和阻变层为平板结构，下电极为线状结构，并且，该下电极通过下电极薄膜淀积的厚度调节阻变存储器单元的有效器件尺寸，从而实现对阻变层中氧空位导电通道形成区域的有效调控，可显著改善阻变器件单元的离散性，提升器件特性的一致性。
本领域技术人员清楚，由于半导体集成工艺的优势，该阻变存储器阻变存储器可以包括至少一个阻变存储器单元，在本发明的实施例中，以该阻变存储器包括两个阻变存储器单元为例进行说明。
请结合图2参阅图12，图12为本发明实施例中提出的阻变存储器制备方法的工艺流程图。需要说明的是，图2中的T代表图的意思，例如：T5代表该步骤由图5所示的横截面表示。
如图12所示，发明所提出的阻变存储器制备方法包括以下步骤：
步骤S1：在CMOS后段工艺的第一金属层表面淀积第一介质层并平坦化所述第一介质层。
具体地，请参考图3，在CMOS后段工艺的第一金属层表面淀积第一介质层并通过CMP工艺进行平坦化，这里第一金属层为标准CMOS后段工艺中的任意一层互连金属层，通常为铜金属层，第一介质层为介电常数较高的阻挡层，通常为氮化碳化硅(SiCN)材料。
步骤S2：在所述第一介质层中制备所述阻变存储器单元的下电极接触孔。在本发明的实施例中，是采用标准CMOS流程中的光刻和刻蚀工艺，在第一介质层中制备阻变存储器单元的下电极接触孔。
步骤S3：在所述第一介质层和所述下电极接触孔中依次淀积下电极层和隔离介质层；通过化学机械抛光工艺平坦化所述隔离介质层至去除所述第一介质层上方的电极层，以形成所述阻变存储器单元的线状下电极(如图5所示)。
具体地，所述步骤S3包括：
S31：在所述第一介质层表面和所述下电极接触孔中先采用物理气相沉积或原子层沉积工艺淀积所述下电极层，其中，所述下电极材料包括Ta、Ti、TaN或TiN；
S32：在所述下电极层表面采用化学气相淀积工艺淀积隔离介质层；
S33：采用化学机械抛光工艺平坦化所述隔离介质层至去除所述第一介质层上方的电极层，以形成所述阻变存储器单元的线状下电极。
在本发明的实施例中，先采用PVD或ALD工艺淀积下电极层，该下电极材料可选择Ta、Ti、TaN、TiN等CMOS后段工艺常用的导电金属材料；然后，在下电极层表面采用CVD工艺淀积隔离介质层，其中，隔离介质层厚度建议大于下电极接触孔的高度，以避免后续化学机械抛光工艺(CMP)平坦化工艺在下电极接触孔区域形成空洞。此外，优选地，所述隔离介质层材料需要与第一介质层材料相同，通常为氮化碳化硅(SiCN)，以使阻变存储器单元区域的后续集成工艺与CMOS标准逻辑工艺完全兼容，最后，采用CMP平坦化工艺制备阻变存储器单元的线状下电极图形。具体的，通过CMP工艺完全去除第一介质层上方的下电极层和隔离介质层，只保留下电极接触孔中的下电极层和隔离介质层，即可在下电极接触孔的侧壁形成线状下电极图形(如图6所示)，其中，下电极宽度由下电极层淀积的厚度确定。
步骤S4：依次淀积氧化物阻变层和上电极层，制备所述上电极和氧化物阻变图形，以形成所述阻变存储器单元；其中，所述氧化物阻变图形上表面和所述上电极的下表面重合，所述下电极接触孔中的线状下电极与所述氧化物阻变层下表面接触。
具体地，上述步骤用于制备阻变存储器单元的阻变层和上电极层。如图7所示，先采用PVD工艺依次淀积氧化物阻变层和上电极层，其中，上电极材料可选择Ta、Ti、TaN、TiN等CMOS后段工艺常用的导电金属材料，氧化物阻变层材料可选用TaOx、HfOx、TiOx等CMOS后段工艺兼容的介质材料。接下来采用标准CMOS工艺流程中的光刻和刻蚀工艺制备上电极和氧化物阻变图形，较佳地，刻蚀停止层为上述第一介质层，由此即形成阻变存储器单元结构，如图8所示。
进一步地，所述上电极下表面尺寸和所述氧化物阻变层上表面相同；步骤S3形成的所述下电极宽度由下电极层淀积的厚度确定。
接下来，需要进行阻变存储器单元的上电极进行互连引出，即执行步骤S5：在所述上电极和氧化物阻变图形的表面、以及所述第一介质层的表面淀积保护层，并制备CMOS后段工艺的第二介质层。
具体地，先对已经制备的阻变存储器单元结构进行保护和隔离，如图9所示，先在所述上电极层的表面和侧面、所述下电极层和第一介质层表面淀积阻挡层，为保证后续接触孔刻蚀工艺与标准逻辑工艺完全兼容，这里的阻挡层材料可以与第一介质层材料相同，通常为介电常数较高的氮化碳化硅(SiCN)材料。
接着，请参考图10，制备CMOS后段工艺的第二介质层并进行平坦化，这里先淀积CMOS后段工艺的第二介质层，然后，采用CMP工艺进行平坦化，第二介质层为介电常数较低的LK介质层，通常为SiCOH材料，且第二介质层的厚度通常远大于第一介质层的厚度。
最后，制备CMOS后段工艺的接触孔及第二金属层，实现阻变存储器单元上电极的互连引出(如图11所示)。即执行步骤S6：在所述第二介质层制备CMOS后段工艺的接触孔及第二金属层，以引出所述阻变存储器单元的上电极，所述阻变存储器单元的下电极通过所述第一金属层引出。
在本发明的实施例中，可以采用标准的铜大马士革工艺即可同时实现标准逻辑器件区域和阻变存储器单元区域的互连引出，并且还需要对接触孔的刻蚀工艺参数进行适当优化以保证阻变存储器单元的接触孔刻蚀与标准逻辑工艺的接触孔刻蚀能同时完成，由此即最终实现阻变存储器单元的工艺制备。
综上所述，由最终制备的阻变存储器单元截面示意图可以看出，阻变存储器单元的有效器件尺寸即为线状下电极的宽度(如图11中x所示)，该尺寸可直接通过PVD淀积的薄膜厚度进行调节，具有非常高的工艺灵活性，同时也可灵活调节阻变层中氧空位导电通道的形成区域，从而达到改善阻变器件单元离散性、提升器件一致性的目的。
同时，由阻变存储器的整个制备流程可以看出，本发明所提出的制备方法完全基于标准的CMOS后段工艺，阻变存储器的工艺集成方式与标准逻辑工艺完全兼容，且阻变存储器单元的上下电极和阻变层图形也完全采用CMOS后段工艺常用的或者工艺兼容的材料，非常适用于未来阻变存储器芯片的量产制造，具有非常广阔的应用前景。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.一种阻变存储器制备方法，所述阻变存储器包括至少一个阻变存储器单元，其特征在于，包括如下步骤：
步骤S1：在CMOS后段工艺的第一金属层表面淀积第一介质层并平坦化所述第一介质层；
步骤S2：在所述第一介质层中制备所述阻变存储器单元的下电极接触孔；
步骤S3：在所述第一介质层和所述下电极接触孔中依次淀积下电极层和隔离介质层；通过化学机械抛光工艺平坦化所述隔离介质层至去除所述第一介质层上方的电极层，以形成所述阻变存储器单元的线状下电极；
步骤S4：依次淀积氧化物阻变层和上电极层，制备上电极和氧化物阻变图形，以形成所述阻变存储器单元；其中，所述氧化物阻变图形上表面和所述上电极的下表面重合，所述下电极接触孔中的线状下电极与所述氧化物阻变图形下表面接触；
步骤S5：在所述上电极和氧化物阻变图形的表面、以及所述第一介质层的表面淀积保护层，并制备CMOS后段工艺的第二介质层；
步骤S6：在所述第二介质层制备CMOS后段工艺的接触孔及第二金属层，以引出所述阻变存储器单元的上电极，所述阻变存储器单元的下电极通过所述第一金属层引出。
2.根据权利要求1所述的阻变存储器制备方法，其特征在于，所述步骤S3包括：
S31：所述第一介质层表面和所述下电极接触孔中先采用物理气相沉积或原子层沉积工艺淀积所述下电极层，其中，所述下电极材料包括Ta、Ti、TaN或TiN；
S32：在所述下电极层表面采用化学汽相淀积工艺淀积隔离介质层；
S33：采用化学机械抛光工艺平坦化所述隔离介质层至去除所述第一介质层上方的电极层，以形成所述阻变存储器单元的线状下电极。
3.根据权利要求2所述的阻变存储器制备方法，其特征在于，所述隔离介质层材料与所述第一介质层材料相同。
4.根据权利要求2所述的阻变存储器制备方法，其特征在于，所述隔离介质层厚度大于所述下电极接触孔的高度； 所述步骤S5中采用光刻和刻蚀工艺制备所述上电极和氧化物阻变图形，刻蚀停止层为所述第一介质层。
5.根据权利要求1所述的阻变存储器制备方法，其特征在于，所述上电极下表面尺寸和所述氧化物阻变图形上表面尺寸相同；步骤S4形成的所述下电极宽度由下电极层淀积的厚度确定。
6.根据权利要求1所述的阻变存储器制备方法，其特征在于，所述氧化物阻变层和上电极层采用物理气相沉积工艺依次淀积，所述上电极材料包括Ta、Ti、TaN或TiN，所述氧化物阻变层材料包括TaOx、HfOx、或TiOx。
7.根据权利要求1所述的阻变存储器制备方法，其特征在于，所述保护层材料与所述第一介质层材料相同。
8.根据权利要求1所述的阻变存储器制备方法，其特征在于，所述第一介质层的介电常数高于所述第二介质层的介电常数，所述第一介质层的厚度小于第二介质层的厚度。
9.一种阻变存储器，所述阻变存储器至少包括一个阻变存储器单元，其特征在于，所述阻变存储器单元包括：
第一介质层，内设下电极接触孔，所述下电极接触孔包括线状下电极和隔离介质层，所述线状下电极一侧紧贴所述下电极接触孔的一侧壁，所述线状下电极另一侧紧贴所述隔离介质层；
在所述第一介质层上表面依次层叠的氧化物阻变图形和上电极；其中，所述氧化物阻变图形的上表面和所述上电极的下表面重合，所述下电极接触孔中的线状下电极的顶部与所述氧化物阻变图形下表面接触。
10.根据权利要求9所述的阻变存储器，其特征在于，还包括：
第一金属层，与所述线状下电极的底部下表面接触，所述线状下电极通过所述第一金属层引出；其中，相邻两个所述线状下电极位于一个所述下电极接触孔中，所述线状下电极的底部相连，所述下电极接触孔中的线状下电极的顶部与所述氧化物阻变图形的下表面接触；
第二金属层，位于所述上电极的上表面，以引出所述上电极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011614887.5A CN112701222B (zh) | 2020-12-31 | 2020-12-31 | 一种阻变存储器及其制备方法 |
| PCT/CN2021/143023 WO2022143886A1 (zh) | 2020-12-31 | 2021-12-30 | 一种阻变存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011614887.5A CN112701222B (zh) | 2020-12-31 | 2020-12-31 | 一种阻变存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112701222A CN112701222A (zh) | 2021-04-23 |
| CN112701222B true CN112701222B (zh) | 2022-07-05 |
Family
ID=75512713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011614887.5A Active CN112701222B (zh) | 2020-12-31 | 2020-12-31 | 一种阻变存储器及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112701222B (zh) |
| WO (1) | WO2022143886A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112701222B (zh) * | 2020-12-31 | 2022-07-05 | 上海集成电路装备材料产业创新中心有限公司 | 一种阻变存储器及其制备方法 |
| CN115867123A (zh) * | 2022-12-07 | 2023-03-28 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6386685B1 (en) * | 1998-09-30 | 2002-05-14 | Canon Kabushiki Kaisha | Ink jet recording head, ink jet apparatus provided with the same, and ink jet recording method |
| CN102157688A (zh) * | 2011-03-23 | 2011-08-17 | 北京大学 | 一种阻变存储器及其制备方法 |
| CN103367639A (zh) * | 2013-07-25 | 2013-10-23 | 福州大学 | 一种氧化锌纳米线低功耗阻变存储器及其制备方法 |
| CN106654004A (zh) * | 2015-10-29 | 2017-05-10 | 华邦电子股份有限公司 | 电阻式存储器及其制造方法 |
| WO2018004697A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Dual layer metal oxide rram devices and methods of fabrication |
| WO2019005167A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | DOUBLE LOWER ELECTRODE FOR MEMORY APPLICATIONS AND METHODS OF FORMING SAME |
| CN111029362A (zh) * | 2019-11-12 | 2020-04-17 | 华中科技大学 | 一种高密度的相变存储器三维集成电路结构的制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103579280B (zh) * | 2012-08-10 | 2015-12-02 | 复旦大学 | 电阻型存储器及其制备方法 |
| JP6860871B2 (ja) * | 2015-12-07 | 2021-04-21 | ナノブリッジ・セミコンダクター株式会社 | 抵抗変化素子、半導体装置、及び半導体装置の製造方法 |
| FR3059157B1 (fr) * | 2016-11-18 | 2019-04-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de fabrication d’une memoire resistive |
| KR102495258B1 (ko) * | 2018-04-24 | 2023-02-03 | 삼성전자주식회사 | 반도체 장치 |
| US10700129B2 (en) * | 2018-06-22 | 2020-06-30 | International Business Machines Corporation | Vertical array of resistive switching devices having a tunable oxygen vacancy concentration |
| US10396126B1 (en) * | 2018-07-24 | 2019-08-27 | International Business Machines Corporation | Resistive memory device with electrical gate control |
| US10903421B2 (en) * | 2018-10-01 | 2021-01-26 | International Business Machines Corporation | Controlling filament formation and location in a resistive random-access memory device |
| CN111864062B (zh) * | 2019-04-29 | 2024-01-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法以及阻变式存储器 |
| CN111244273A (zh) * | 2020-03-10 | 2020-06-05 | 上海华力微电子有限公司 | 改善rram阻变结构下电极凹陷的方法 |
| CN112701222B (zh) * | 2020-12-31 | 2022-07-05 | 上海集成电路装备材料产业创新中心有限公司 | 一种阻变存储器及其制备方法 |
-
2020
- 2020-12-31 CN CN202011614887.5A patent/CN112701222B/zh active Active
-
2021
- 2021-12-30 WO PCT/CN2021/143023 patent/WO2022143886A1/zh active Application Filing
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6386685B1 (en) * | 1998-09-30 | 2002-05-14 | Canon Kabushiki Kaisha | Ink jet recording head, ink jet apparatus provided with the same, and ink jet recording method |
| CN102157688A (zh) * | 2011-03-23 | 2011-08-17 | 北京大学 | 一种阻变存储器及其制备方法 |
| CN103367639A (zh) * | 2013-07-25 | 2013-10-23 | 福州大学 | 一种氧化锌纳米线低功耗阻变存储器及其制备方法 |
| CN106654004A (zh) * | 2015-10-29 | 2017-05-10 | 华邦电子股份有限公司 | 电阻式存储器及其制造方法 |
| WO2018004697A1 (en) * | 2016-07-01 | 2018-01-04 | Intel Corporation | Dual layer metal oxide rram devices and methods of fabrication |
| WO2019005167A1 (en) * | 2017-06-30 | 2019-01-03 | Intel Corporation | DOUBLE LOWER ELECTRODE FOR MEMORY APPLICATIONS AND METHODS OF FORMING SAME |
| CN111029362A (zh) * | 2019-11-12 | 2020-04-17 | 华中科技大学 | 一种高密度的相变存储器三维集成电路结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022143886A1 (zh) | 2022-07-07 |
| CN112701222A (zh) | 2021-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10276793B2 (en) | Variable resistance memory devices and methods of manufacturing the same | |
| CN104347631B (zh) | 使用组合间隔件的rram结构和工艺 | |
| CN101533848B (zh) | 非易失性存储器器件及相关的方法和处理系统 | |
| CN112701222B (zh) | 一种阻变存储器及其制备方法 | |
| CN103022347B (zh) | 半导体器件及其制造方法 | |
| CN104425716B (zh) | 电阻式随机存取存储器及其制造方法 | |
| CN103325806B (zh) | 可变电阻存储器件及其制造方法 | |
| CN107046096A (zh) | 半导体结构及其制造方法 | |
| US20130175493A1 (en) | Phase change memory structure having low-k dielectric heat-insulating material and fabrication method thereof | |
| CN102104055A (zh) | 可变电阻存储器 | |
| TW201731079A (zh) | 可變電阻記憶體裝置及其製造方法 | |
| CN103117359A (zh) | 一种高可靠性非挥发存储器及其制备方法 | |
| CN103165662A (zh) | 阻变存储器件及其制造方法 | |
| US11984351B2 (en) | Cavity in metal interconnect structure | |
| CN101165922A (zh) | 堆叠式金属-氧化物-金属电容器结构 | |
| CN115867123A (zh) | 一种半导体器件及其制造方法 | |
| CN111584711A (zh) | 一种rram器件及形成rram器件的方法 | |
| CN102420107A (zh) | 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构 | |
| CN112736198B (zh) | 一种阻变存储器及其制备方法 | |
| CN105609631A (zh) | 相变化存储装置及其制造方法 | |
| WO2023116023A1 (zh) | 一种半导体器件及其制造方法 | |
| CN112635668B (zh) | 一种阻变存储器及其制备方法 | |
| CN107154457B (zh) | 电极的制造方法及电阻式随机存取内存 | |
| US11665987B2 (en) | Integrated switch using stacked phase change materials | |
| TW202327045A (zh) | 一種儲存單元組及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |